JPH0792206A - 交流入力電圧の検出回路 - Google Patents
交流入力電圧の検出回路Info
- Publication number
- JPH0792206A JPH0792206A JP23698693A JP23698693A JPH0792206A JP H0792206 A JPH0792206 A JP H0792206A JP 23698693 A JP23698693 A JP 23698693A JP 23698693 A JP23698693 A JP 23698693A JP H0792206 A JPH0792206 A JP H0792206A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- input
- terminal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】
【目的】その検出速度を向上する。
【構成】交流入力電圧がその交流端子に入力される整流
回路１と、その一方の端子に整流回路から出力される電
圧の分電圧が、その他方の端子に基準電圧がそれぞれ入
力される第１の比較回路９と、その一方の入力端子にこ
の第１の比較回路９の出力電圧が、その他方の端子に基
準電圧がそれぞれ入力され、その出力電圧が減衰回路１
３を介してその一方の入力端子にフィードバックされ、
その一方の入力端子に第１の比較回路９の出力電圧が入
力されている間、この一方の入力端子の電圧がこのオフ
の動作レベル以上の電圧に保持される第２の比較回路１
２とで構成する。
回路１と、その一方の端子に整流回路から出力される電
圧の分電圧が、その他方の端子に基準電圧がそれぞれ入
力される第１の比較回路９と、その一方の入力端子にこ
の第１の比較回路９の出力電圧が、その他方の端子に基
準電圧がそれぞれ入力され、その出力電圧が減衰回路１
３を介してその一方の入力端子にフィードバックされ、
その一方の入力端子に第１の比較回路９の出力電圧が入
力されている間、この一方の入力端子の電圧がこのオフ
の動作レベル以上の電圧に保持される第２の比較回路１
２とで構成する。
Description
【０００１】
【産業上の利用分野】本発明は操作電源から入力される
交流電圧を検出し、この交流入力電圧が所定の動作レベ
ルを越えたとき出力段をオンし、所定の動作レベル以下
になったときオフする半導体接触器などの制御機器など
に用いられる交流入力電圧の検出回路に関する。
交流電圧を検出し、この交流入力電圧が所定の動作レベ
ルを越えたとき出力段をオンし、所定の動作レベル以下
になったときオフする半導体接触器などの制御機器など
に用いられる交流入力電圧の検出回路に関する。
【０００２】
【従来の技術】図３はこの種交流入力電圧の検出回路の
従来例を示す回路図である。図３において交流入力電圧
の検出回路は、その交流端子に交流入力電圧Ｖ1 が入力
される整流回路１と、この整流回路１の両直流端子間に
接続された定電圧回路２と、整流回路１の両端子間に直
列に接続された抵抗３および４と、この抵抗４に並列に
接続されたコンデンサ５と、定電圧回路２の両出力端子
間に直列に接続された抵抗７および８と、その−側入力
端子が抵抗７と８の接続点に、その＋側入力端子が抵抗
６を介し抵抗３と４の接続点に接続された、例えばオペ
アンプからなる比較回路９とで構成される。
従来例を示す回路図である。図３において交流入力電圧
の検出回路は、その交流端子に交流入力電圧Ｖ1 が入力
される整流回路１と、この整流回路１の両直流端子間に
接続された定電圧回路２と、整流回路１の両端子間に直
列に接続された抵抗３および４と、この抵抗４に並列に
接続されたコンデンサ５と、定電圧回路２の両出力端子
間に直列に接続された抵抗７および８と、その−側入力
端子が抵抗７と８の接続点に、その＋側入力端子が抵抗
６を介し抵抗３と４の接続点に接続された、例えばオペ
アンプからなる比較回路９とで構成される。
【０００３】なお、抵抗１０は比較回路９のオンの動作
レベルとオフの動作レベルの間にヒステリシスを持た
せ、その検出動作を安定させるフィードバック抵抗であ
る。この交流入力電圧の検出回路の動作を図４に示す波
形図を参照して説明する。交流入力電圧Ｖ1 は整流回路
１で全波整流され、その直流端子から図４（１）に示す
脈動波の電圧Ｖ2 が出力する。この電圧Ｖ2 は抵抗３お
よび抵抗４で分圧され、この抵抗４の両端子間電圧はコ
ンデンサ５で平滑化される。図４（２）はこの抵抗４の
両端子間電圧（以下入力電圧Ｖ3 と称する）の波形を示
し、時刻ｔ0で交流入力電圧Ｖ1 が入力されてから、抵
抗３，４およびコンデンサ５とで定まる時定数Ｔd で上
昇する。この入力電圧Ｖ3 は抵抗６を介して比較回路９
の＋側入力端子に入力される。一方、この比較回路９の
−側入力端子には、定電圧回路２から出力された定電圧
を抵抗７および８で分圧した基準電圧Ｖ4 が入力されて
おり、この入力電圧Ｖ3 は基準電圧Ｖ4 と比較され、入
力電圧Ｖ3 が基準電圧Ｖ 4 で定まるオンの動作レベルを
越えたとき、比較回路９はオンして出力端子から一定出
力の検出信号Ｐを出力し、この入力電圧Ｖ3 が基準電圧
Ｖ4 で定まるオフの動作レベル以下に下がったとき、比
較回路９はオフして検出信号Ｐは消失する。
レベルとオフの動作レベルの間にヒステリシスを持た
せ、その検出動作を安定させるフィードバック抵抗であ
る。この交流入力電圧の検出回路の動作を図４に示す波
形図を参照して説明する。交流入力電圧Ｖ1 は整流回路
１で全波整流され、その直流端子から図４（１）に示す
脈動波の電圧Ｖ2 が出力する。この電圧Ｖ2 は抵抗３お
よび抵抗４で分圧され、この抵抗４の両端子間電圧はコ
ンデンサ５で平滑化される。図４（２）はこの抵抗４の
両端子間電圧（以下入力電圧Ｖ3 と称する）の波形を示
し、時刻ｔ0で交流入力電圧Ｖ1 が入力されてから、抵
抗３，４およびコンデンサ５とで定まる時定数Ｔd で上
昇する。この入力電圧Ｖ3 は抵抗６を介して比較回路９
の＋側入力端子に入力される。一方、この比較回路９の
−側入力端子には、定電圧回路２から出力された定電圧
を抵抗７および８で分圧した基準電圧Ｖ4 が入力されて
おり、この入力電圧Ｖ3 は基準電圧Ｖ4 と比較され、入
力電圧Ｖ3 が基準電圧Ｖ 4 で定まるオンの動作レベルを
越えたとき、比較回路９はオンして出力端子から一定出
力の検出信号Ｐを出力し、この入力電圧Ｖ3 が基準電圧
Ｖ4 で定まるオフの動作レベル以下に下がったとき、比
較回路９はオフして検出信号Ｐは消失する。
【０００４】
【発明が解決しようとする課題】前述の交流入力電圧の
検出回路においては、交流入力電圧を全波整流し抵抗で
分圧した電圧が比較回路に入力されるが、この比較回路
の入力電圧はコンデンサによって平滑化された電圧とな
っているため、交流入力電圧が入力されてからこの入力
電圧が定常値に達するまでに、これら分圧用の抵抗と平
滑用のコンデンサで定まる時定数に対応した遅れを生じ
る。このために検出速度が低下する問題がある。
検出回路においては、交流入力電圧を全波整流し抵抗で
分圧した電圧が比較回路に入力されるが、この比較回路
の入力電圧はコンデンサによって平滑化された電圧とな
っているため、交流入力電圧が入力されてからこの入力
電圧が定常値に達するまでに、これら分圧用の抵抗と平
滑用のコンデンサで定まる時定数に対応した遅れを生じ
る。このために検出速度が低下する問題がある。
【０００５】本発明の目的は前述の問題点を解決し、検
出速度を向上した交流入力電圧の検出回路を提供するこ
とにある。
出速度を向上した交流入力電圧の検出回路を提供するこ
とにある。
【０００６】
【課題を解決するための手段】前述の目的を達成するた
めに本発明の交流入力電圧の検出回路は、交流入力電圧
がその交流端子に入力される整流回路と、その一方の端
子に前記整流回路から出力された電圧の分電圧が、その
他方の端子に基準電圧がそれぞれ入力される第１の比較
回路と、その一方の入力端子にこの第１の比較回路の出
力電圧が、その他方の端子に基準電圧がそれぞれ入力さ
れ、その出力電圧が減衰回路を介してこの一方の入力端
子にフィードバックされ、その一方の入力端子に前記第
１の比較回路の出力電圧が入力されている間、この一方
の入力端子の電圧がこの第１の比較回路のオフの動作レ
ベル以上の電圧に保持される第２の比較回路からなるよ
うにする。そして、前記の第１あるいは第２の比較回路
はオペアンプからなるようにする。あるいは、前記の減
衰回路は減衰回路はその一方の端子が第２の比較回路の
出力端子に、その他方の端子がダイオードを介しこの第
２の比較回路の一方の入力端子に接続されたコンデンサ
と、このコンデンサに並列に接続された抵抗とからなる
ようにする。
めに本発明の交流入力電圧の検出回路は、交流入力電圧
がその交流端子に入力される整流回路と、その一方の端
子に前記整流回路から出力された電圧の分電圧が、その
他方の端子に基準電圧がそれぞれ入力される第１の比較
回路と、その一方の入力端子にこの第１の比較回路の出
力電圧が、その他方の端子に基準電圧がそれぞれ入力さ
れ、その出力電圧が減衰回路を介してこの一方の入力端
子にフィードバックされ、その一方の入力端子に前記第
１の比較回路の出力電圧が入力されている間、この一方
の入力端子の電圧がこの第１の比較回路のオフの動作レ
ベル以上の電圧に保持される第２の比較回路からなるよ
うにする。そして、前記の第１あるいは第２の比較回路
はオペアンプからなるようにする。あるいは、前記の減
衰回路は減衰回路はその一方の端子が第２の比較回路の
出力端子に、その他方の端子がダイオードを介しこの第
２の比較回路の一方の入力端子に接続されたコンデンサ
と、このコンデンサに並列に接続された抵抗とからなる
ようにする。
【０００７】
【作用】本発明の交流入力電圧の検出回路では、例えば
オペアンプからなる第１の比較回路に入力される電圧は
交流入力電圧を全波整流し、抵抗で分圧した電圧で、交
流入力電圧に対して遅れのない電圧となる。しかし、こ
の入力電圧は交流入力電圧を全波整流した脈動波の電圧
であるので、この第１の比較回路の出力電圧はこの脈動
波の入力電圧に対応したパルス波の電圧となるが、この
出力電圧を、例えばオペアンプからなり、その出力電圧
が減衰回路を介してフィードバックされる第２の比較回
路に入力し、この減衰回路の減衰率を調整して第１の比
較回路の出力電圧が入力されている間、第２の比較回路
の入力端子の電圧をこの第２の比較回路のオフの動作レ
ベル以上の電圧に保持することにより、この第２の比較
回路の出力電圧すなわち、検出信号は一定の電圧に保持
される。従って、交流入力電圧を高い検出速度で検出が
可能となる。
オペアンプからなる第１の比較回路に入力される電圧は
交流入力電圧を全波整流し、抵抗で分圧した電圧で、交
流入力電圧に対して遅れのない電圧となる。しかし、こ
の入力電圧は交流入力電圧を全波整流した脈動波の電圧
であるので、この第１の比較回路の出力電圧はこの脈動
波の入力電圧に対応したパルス波の電圧となるが、この
出力電圧を、例えばオペアンプからなり、その出力電圧
が減衰回路を介してフィードバックされる第２の比較回
路に入力し、この減衰回路の減衰率を調整して第１の比
較回路の出力電圧が入力されている間、第２の比較回路
の入力端子の電圧をこの第２の比較回路のオフの動作レ
ベル以上の電圧に保持することにより、この第２の比較
回路の出力電圧すなわち、検出信号は一定の電圧に保持
される。従って、交流入力電圧を高い検出速度で検出が
可能となる。
【０００８】そして前記の減衰回路は、例えばその一方
の端子が第２の比較回路の出力端子に、その他方の端子
がダイオードを介しこの第２の比較回路の一方の入力端
子に接続されたコンデンサと、このコンデンサに並列に
接続された抵抗とからなるようにしたので、このコンデ
ンサの容量、あるいは抵抗の抵抗値を調整することによ
り、これらコンデンサと抵抗とで定まる時定数に対応し
た減衰率に調整することができる。
の端子が第２の比較回路の出力端子に、その他方の端子
がダイオードを介しこの第２の比較回路の一方の入力端
子に接続されたコンデンサと、このコンデンサに並列に
接続された抵抗とからなるようにしたので、このコンデ
ンサの容量、あるいは抵抗の抵抗値を調整することによ
り、これらコンデンサと抵抗とで定まる時定数に対応し
た減衰率に調整することができる。
【０００９】
【実施例】図１は本発明の交流入力電圧の検出回路の一
実施例を示す回路図である。図１に示す本発明の交流入
力検出回路は、図３に示す従来の交流入力検出回路にお
いて、抵抗４に並列に接続された平滑用のコンデンサ５
を除去し、比較回路９（以下第１の比較回路と称する）
の後段に、例えばオペアンプからなる第２の比較回路１
２を設けたものである。すなわち、この第２の比較回路
１２はその＋側入力端子が抵抗１１を介し第１の比較回
路９の出力端子に、その−側入力端子が抵抗７と８の接
続点に、その出力端子が減衰回路１３を介してその＋側
入力端子に接続される。そしてこの減衰回路１３は、そ
の一方の端子が第２の比較回路１２の出力端子に、その
他方の端子がダイオード１４のアノード・カソードを介
しこの＋側入力端子に接続されたコンデンサ１５と、こ
のコンデンサ１５に並列に接続された抵抗１６とで構成
されている。なお、この場合フィードバック抵抗１０は
第２の比較回路１２の出力端子と、第１の比較回路９の
＋側入力端子の間に接続する。
実施例を示す回路図である。図１に示す本発明の交流入
力検出回路は、図３に示す従来の交流入力検出回路にお
いて、抵抗４に並列に接続された平滑用のコンデンサ５
を除去し、比較回路９（以下第１の比較回路と称する）
の後段に、例えばオペアンプからなる第２の比較回路１
２を設けたものである。すなわち、この第２の比較回路
１２はその＋側入力端子が抵抗１１を介し第１の比較回
路９の出力端子に、その−側入力端子が抵抗７と８の接
続点に、その出力端子が減衰回路１３を介してその＋側
入力端子に接続される。そしてこの減衰回路１３は、そ
の一方の端子が第２の比較回路１２の出力端子に、その
他方の端子がダイオード１４のアノード・カソードを介
しこの＋側入力端子に接続されたコンデンサ１５と、こ
のコンデンサ１５に並列に接続された抵抗１６とで構成
されている。なお、この場合フィードバック抵抗１０は
第２の比較回路１２の出力端子と、第１の比較回路９の
＋側入力端子の間に接続する。
【００１０】この交流入力電圧の検出回路の動作を図２
に示す波形図を参照して説明する。交流入力電圧Ｖ1 は
整流回路１に全波整流され、その直流端子から図２
（１）に示す脈動波の電圧Ｖ2 が出力される。ここまで
は、図３に示す従来の検出回路と同様である。この電圧
Ｖ2 は抵抗３および４で分圧され、この抵抗４の両端子
間電圧（以下入力電圧Ｖ5 と称する）は、図２（２）に
示すように整流回路１の直流端子の電圧Ｖ2 に比例した
ものとなる。この入力電圧Ｖ5 は、抵抗６を介して第１
の比較回路９の＋側入力端子に入力される。一方、この
第１の比較回路９の−側入力端子には、定電圧回路２か
ら出力された定電圧を抵抗７および８で分圧した基準電
圧Ｖ4 が入力されており、入力電圧Ｖ5 は基準電圧Ｖ4
と比較され、この入力電圧Ｖ5 が基準電圧Ｖ4 で定まる
オンの動作レベルを越えたとき第１の比較回路９はオン
し、この入力電圧Ｖ5 が基準電圧Ｖ4 で定まるオフの動
作レベル以下に下がったときオフして、その出力端子か
ら図２（３）に示すパルス波の電圧Ｖ6 が出力される。
この出力電圧Ｖ6 は、抵抗１１を介し第２の比較回路１
２の＋側入力端子に入力される。一方、この第２の比較
回路１２の−側入力端子には、定電圧回路２から出力さ
れた定電圧を抵抗７および８で分圧した基準電圧Ｖ4 が
入力されており、第１の比較回路９の出力電圧Ｖ6 は基
準電圧Ｖ4 と比較され、この出力電圧Ｖ6 が基準電圧Ｖ
4 で定まるオンの動作レベルを越えたとき第２の比較回
路１２はオンし、この出力電圧Ｖ6 が基準電圧Ｖ4 で定
まるオフの動作レベル以下に下がったときオフして、そ
の出力端子からパルス波の電圧が出力されるが、この出
力電圧は並列に接続されたコンデンサ１５および抵抗１
６を備えた減衰回路１３を介し、この＋側入力端子にフ
ィードバックされているので、その＋側入力端子の電圧
Ｖ7 は図２（４）に示すようにパルス波と、これらパル
ス波の間がこのコンデンサ１５と抵抗１６とで定まる時
定数で減衰する波形で埋められた電圧となる。そして、
この入力電圧Ｖ7 が第２の比較回路１２のオフの動作レ
ベル以下に低下しないように、コンデンサ１５の容量あ
るいは抵抗１６の抵抗値を定めることによって、第２の
比較回路１２の出力端子から図２（５）に示すように一
定電圧の検出信号Ｐが出力される。
に示す波形図を参照して説明する。交流入力電圧Ｖ1 は
整流回路１に全波整流され、その直流端子から図２
（１）に示す脈動波の電圧Ｖ2 が出力される。ここまで
は、図３に示す従来の検出回路と同様である。この電圧
Ｖ2 は抵抗３および４で分圧され、この抵抗４の両端子
間電圧（以下入力電圧Ｖ5 と称する）は、図２（２）に
示すように整流回路１の直流端子の電圧Ｖ2 に比例した
ものとなる。この入力電圧Ｖ5 は、抵抗６を介して第１
の比較回路９の＋側入力端子に入力される。一方、この
第１の比較回路９の−側入力端子には、定電圧回路２か
ら出力された定電圧を抵抗７および８で分圧した基準電
圧Ｖ4 が入力されており、入力電圧Ｖ5 は基準電圧Ｖ4
と比較され、この入力電圧Ｖ5 が基準電圧Ｖ4 で定まる
オンの動作レベルを越えたとき第１の比較回路９はオン
し、この入力電圧Ｖ5 が基準電圧Ｖ4 で定まるオフの動
作レベル以下に下がったときオフして、その出力端子か
ら図２（３）に示すパルス波の電圧Ｖ6 が出力される。
この出力電圧Ｖ6 は、抵抗１１を介し第２の比較回路１
２の＋側入力端子に入力される。一方、この第２の比較
回路１２の−側入力端子には、定電圧回路２から出力さ
れた定電圧を抵抗７および８で分圧した基準電圧Ｖ4 が
入力されており、第１の比較回路９の出力電圧Ｖ6 は基
準電圧Ｖ4 と比較され、この出力電圧Ｖ6 が基準電圧Ｖ
4 で定まるオンの動作レベルを越えたとき第２の比較回
路１２はオンし、この出力電圧Ｖ6 が基準電圧Ｖ4 で定
まるオフの動作レベル以下に下がったときオフして、そ
の出力端子からパルス波の電圧が出力されるが、この出
力電圧は並列に接続されたコンデンサ１５および抵抗１
６を備えた減衰回路１３を介し、この＋側入力端子にフ
ィードバックされているので、その＋側入力端子の電圧
Ｖ7 は図２（４）に示すようにパルス波と、これらパル
ス波の間がこのコンデンサ１５と抵抗１６とで定まる時
定数で減衰する波形で埋められた電圧となる。そして、
この入力電圧Ｖ7 が第２の比較回路１２のオフの動作レ
ベル以下に低下しないように、コンデンサ１５の容量あ
るいは抵抗１６の抵抗値を定めることによって、第２の
比較回路１２の出力端子から図２（５）に示すように一
定電圧の検出信号Ｐが出力される。
【００１１】この交流入力電圧の検出回路では、交流入
力電圧Ｖ1 を全波整流し、抵抗で分圧した第１の比較回
路の入力電圧Ｖ5 に遅れを生じないので、動作の遅れは
生じなくなる（厳密には図２（５）に示すように、この
入力電圧Ｖ5 が第１の比較回路９のオンの動作レベルに
立ち上るまでの時間Ｔf の遅れを生じるが、極めて小さ
いもので問題にはならない）。
力電圧Ｖ1 を全波整流し、抵抗で分圧した第１の比較回
路の入力電圧Ｖ5 に遅れを生じないので、動作の遅れは
生じなくなる（厳密には図２（５）に示すように、この
入力電圧Ｖ5 が第１の比較回路９のオンの動作レベルに
立ち上るまでの時間Ｔf の遅れを生じるが、極めて小さ
いもので問題にはならない）。
【００１２】なお、この検出信号Ｐは、通常ＬＥＤ（発
光ダイオード）あるいはフォトカプラなどにより絶縁さ
れて、制御装置の主回路に出力される。
光ダイオード）あるいはフォトカプラなどにより絶縁さ
れて、制御装置の主回路に出力される。
【００１３】
【発明の効果】本発明の交流入力電圧の検出回路は検出
速度が向上されるので、高応答を必要とされる用途に用
いられる半導体接触器をはじめ、その適用範囲が著るし
く拡大される。
速度が向上されるので、高応答を必要とされる用途に用
いられる半導体接触器をはじめ、その適用範囲が著るし
く拡大される。
【図１】本発明の交流入力電圧の検出回路の一実施例を
示す回路図
示す回路図
【図２】図１に示す本発明の交流入力電圧の検出回路の
動作を示す波形図
動作を示す波形図
【図３】従来の交流入力電圧の検出回路の一例を示す回
路図
路図
【図４】図３に示す従来の交流入力電圧の検出回路の動
作を示す波形図
作を示す波形図
１ 整流回路 ３ 分圧抵抗 ４ 分圧抵抗 ９ 第１の比較回路 １２ 第２の比較回路 １３ 減衰回路
Claims (3)
- 【請求項１】交流入力電圧がその交流端子に入力される
整流回路と、その一方の端子に前記整流回路から出力さ
れた電圧の分電圧が、その他方の端子に基準電圧がそれ
ぞれ入力される第１の比較回路と、その一方の入力端子
にこの第１の比較回路の出力電圧が、その他方の端子に
基準電圧がそれぞれ入力され、その出力電圧が減衰回路
を介してこの一方の入力端子にフィードバックされ、そ
の一方の入力端子に前記第１の比較回路の出力電圧が入
力されている間、この一方の入力端子の電圧がこの第１
の比較回路のオフの動作レベル以上の電圧に保持される
第２の比較回路とからなることを特徴とする交流入力電
圧の検出回路。 - 【請求項２】請求項１記載のものにおいて、第１あるい
は第２の比較回路はオペアンプからなることを特徴とす
る交流入力電圧の検出回路。 - 【請求項３】請求項１あるいは２記載のものにおいて、
減衰回路はその一方の端子が第２の比較回路の出力端子
に、その他方の端子がダイオードを介しこの第２の比較
回路の一方の入力端子に接続されたコンデンサと、この
コンデンサに並列に接続された抵抗とからなることを特
徴とする交流入力電圧の検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23698693A JPH0792206A (ja) | 1993-09-24 | 1993-09-24 | 交流入力電圧の検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23698693A JPH0792206A (ja) | 1993-09-24 | 1993-09-24 | 交流入力電圧の検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0792206A true JPH0792206A (ja) | 1995-04-07 |
Family
ID=17008704
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23698693A Pending JPH0792206A (ja) | 1993-09-24 | 1993-09-24 | 交流入力電圧の検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0792206A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015149864A (ja) * | 2014-02-07 | 2015-08-20 | キヤノン株式会社 | 電源装置及び画像形成装置 |
-
1993
- 1993-09-24 JP JP23698693A patent/JPH0792206A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015149864A (ja) * | 2014-02-07 | 2015-08-20 | キヤノン株式会社 | 電源装置及び画像形成装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2874928B2 (ja) | 自励ブロツキング変成器式スイツチングレギユレータ用の回路装置 | |
| US5202819A (en) | Capacitor input type rectifier having a circuit for preventing inrush current | |
| US5448175A (en) | Current detecting circuit | |
| JPH0118386B2 (ja) | ||
| JPH0792206A (ja) | 交流入力電圧の検出回路 | |
| JP2857442B2 (ja) | 電源装置の低電圧検出装置 | |
| JP2712369B2 (ja) | 直流電源装置 | |
| US3551772A (en) | Closed control system having means responsive to the amplitude of selfoscillations to modify one or more parameters of the system | |
| JPH0583052A (ja) | 可変利得増幅装置 | |
| JPS63210669A (ja) | 電圧検出回路 | |
| JPS63287363A (ja) | 入力コンデンサの容量抜け検出方式 | |
| JPS6389053A (ja) | スイツチング電源装置 | |
| JPS59188565A (ja) | 瞬断検知装置 | |
| JPH0237097Y2 (ja) | ||
| JPH0246164A (ja) | チョッパ制御方式のインバータ装置 | |
| JPH10271812A (ja) | 電源装置 | |
| JPH074593Y2 (ja) | 過電流検出回路 | |
| JPS6145448Y2 (ja) | ||
| JPH0530650A (ja) | 突入電流防止回路 | |
| JPS6245474Y2 (ja) | ||
| JPS63107419A (ja) | 電源装置 | |
| JPS6343568A (ja) | 交流入力自動切換回路 | |
| JPH07221621A (ja) | スイッチングデバイス | |
| JPS6126872A (ja) | シーケンスコントローラの交流入力回路 | |
| JPS6248216A (ja) | 瞬時停電検出装置 |