JPH0790B2 - 超音波診断装置 - Google Patents
超音波診断装置Info
- Publication number
- JPH0790B2 JPH0790B2 JP60275184A JP27518485A JPH0790B2 JP H0790 B2 JPH0790 B2 JP H0790B2 JP 60275184 A JP60275184 A JP 60275184A JP 27518485 A JP27518485 A JP 27518485A JP H0790 B2 JPH0790 B2 JP H0790B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- circuit
- ultrasonic
- sampling
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Ultra Sonic Daignosis Equipment (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、超音波を利用して被検体の診断部位について
断層画像を得る超音波診断装置に関し、特に画像データ
のサンプリングの周期を細かく変化させることができる
超音波診断装置に関する。
断層画像を得る超音波診断装置に関し、特に画像データ
のサンプリングの周期を細かく変化させることができる
超音波診断装置に関する。
従来の技術 従来の超音波診断装置は、超音波パルスを送受信する探
触子と、この探触子の走査によってエコー信号を出力す
る超音波送受信部と、上記エコー信号をデジタル化して
画像メモリにそのデータを書き込むと共に読み出すデジ
タルスキャンコンバータと、このデジタルスキャンコン
バータからの出力信号を入力して断層画像を表示する表
示装置とを有して成る。そして、上記探触子によるセク
タ走査やコンベックス走査により得た画像データを再構
成し、表示装置としてのテレビモニタに表示するには、
走査角度と走査半径とによる極座標系で表されたデータ
配列を直交座標系であるテレビ走査方式に変換して上記
画像データをサンプリングしなければならない。ここ
で、従来は、上記デジタルスキャンコンバータの画像メ
モリは、テレビモニタの画面と一対一で対応するように
アドレスが割り付けられており、該テレビモニタの画面
と一対一で対応するだけの広い平面分が必要とされるも
のであった。
触子と、この探触子の走査によってエコー信号を出力す
る超音波送受信部と、上記エコー信号をデジタル化して
画像メモリにそのデータを書き込むと共に読み出すデジ
タルスキャンコンバータと、このデジタルスキャンコン
バータからの出力信号を入力して断層画像を表示する表
示装置とを有して成る。そして、上記探触子によるセク
タ走査やコンベックス走査により得た画像データを再構
成し、表示装置としてのテレビモニタに表示するには、
走査角度と走査半径とによる極座標系で表されたデータ
配列を直交座標系であるテレビ走査方式に変換して上記
画像データをサンプリングしなければならない。ここ
で、従来は、上記デジタルスキャンコンバータの画像メ
モリは、テレビモニタの画面と一対一で対応するように
アドレスが割り付けられており、該テレビモニタの画面
と一対一で対応するだけの広い平面分が必要とされるも
のであった。
これに対処して、上記デジタルスキャンコンバータ内の
画像メモリを縮小するため、直交座標系のテレビ走査の
タイミングに同期して画像データをサンプリングするこ
とが行われるようになった。この場合、超音波の周波数
や倍率の他に、超音波の走査角度に応じて画像データの
サンプリングの周期を変化させなければならない。そし
て、このサンプリングの周期を変化させるサンプリング
クロックの生成回路は、フリップフロップやマルチプレ
クサ等の回路素子を複雑に組み合わせると共にカウンタ
及び制御用メモリを有しており、基本パルスをカウンタ
クロックとし、カウンタの出力値を制御用メモリによっ
て制御して所要のサンプリングクロックを生成してい
た。
画像メモリを縮小するため、直交座標系のテレビ走査の
タイミングに同期して画像データをサンプリングするこ
とが行われるようになった。この場合、超音波の周波数
や倍率の他に、超音波の走査角度に応じて画像データの
サンプリングの周期を変化させなければならない。そし
て、このサンプリングの周期を変化させるサンプリング
クロックの生成回路は、フリップフロップやマルチプレ
クサ等の回路素子を複雑に組み合わせると共にカウンタ
及び制御用メモリを有しており、基本パルスをカウンタ
クロックとし、カウンタの出力値を制御用メモリによっ
て制御して所要のサンプリングクロックを生成してい
た。
発明が解決しようとする問題点 しかし、このような超音波診断装置におけるサンプリン
グクロックの生成回路においては、第５図（ａ）に示す
同期Ｔの基本パルスに対して、生成できるサンプリング
クロックは、同図（ｂ），（ｃ）に示すように、いずれ
も上記基本パルスの整数倍の周期1T,2T,3T,…のもので
しかなかった。このように基本パルスの整数倍の周期で
しかサンプリングの周期を変化できないことから、画像
データのサンプリングの点と、テレビ走査による表示の
点とが全ての位置において合致するとは限らず、ある走
査角度のあるテレビ走査のタイミングにおいてはずれる
ことがあった。従って、画像データのサンプリングの誤
差が生じ、精度の細かい画像データが得られず、テレビ
モニタに表示される断層画像は良好とはいえなかった。
グクロックの生成回路においては、第５図（ａ）に示す
同期Ｔの基本パルスに対して、生成できるサンプリング
クロックは、同図（ｂ），（ｃ）に示すように、いずれ
も上記基本パルスの整数倍の周期1T,2T,3T,…のもので
しかなかった。このように基本パルスの整数倍の周期で
しかサンプリングの周期を変化できないことから、画像
データのサンプリングの点と、テレビ走査による表示の
点とが全ての位置において合致するとは限らず、ある走
査角度のあるテレビ走査のタイミングにおいてはずれる
ことがあった。従って、画像データのサンプリングの誤
差が生じ、精度の細かい画像データが得られず、テレビ
モニタに表示される断層画像は良好とはいえなかった。
そこで、本発明はこのような問題点を解決することを目
的とする。
的とする。
問題点を解決するための手段 上記目的を達成するために、本発明による超音波診断装
置は、超音波パルスを送受信する探触子と、この探触子
の走査による受波信号を入力してエコー信号を出力する
超音波送受信部と、この超音波送受信部からのエコー信
号を入力してデジタル化し画像メモリにそのデータを書
き込むと共に読み出すデジタルスキャンコンバータと、
このデジタルスキャンコンバータからの出力信号を入力
して断層画像として表示する表示装置とを有して成る超
音波診断装置において、上記デジタルスキャンコンバー
タ内の画像メモリに画像データを書き込む際のサンプリ
ングクロックを生成するサンプリングクロック生成回路
は、基本パルスに対して所定時間ずつ遅れた複数個のク
ロックパルスを作ると共に並列に出力する遅延回路と、
この遅延回路からの複数個のクロックパルスを並列に入
力し任意の一定時間ずつずれたクロックパルスを順次選
択すると共にその隣り合う２個ずつを組み合わせて該ク
ロックパルスの周期を変化させる選択回路と、この選択
回路に対して上記選択、組み合わせの信号を送出して制
御する制御用メモリと、この制御用メモリからの制御信
号により上記選択回路で得られたクロックパルスの周期
を分周して各種周期のサンプリングクロックを生成する
分周回路とで構成し、上記画像メモリに書き込む画像デ
ータのサンプリング周期を細かく変化させるようにした
ものである。
置は、超音波パルスを送受信する探触子と、この探触子
の走査による受波信号を入力してエコー信号を出力する
超音波送受信部と、この超音波送受信部からのエコー信
号を入力してデジタル化し画像メモリにそのデータを書
き込むと共に読み出すデジタルスキャンコンバータと、
このデジタルスキャンコンバータからの出力信号を入力
して断層画像として表示する表示装置とを有して成る超
音波診断装置において、上記デジタルスキャンコンバー
タ内の画像メモリに画像データを書き込む際のサンプリ
ングクロックを生成するサンプリングクロック生成回路
は、基本パルスに対して所定時間ずつ遅れた複数個のク
ロックパルスを作ると共に並列に出力する遅延回路と、
この遅延回路からの複数個のクロックパルスを並列に入
力し任意の一定時間ずつずれたクロックパルスを順次選
択すると共にその隣り合う２個ずつを組み合わせて該ク
ロックパルスの周期を変化させる選択回路と、この選択
回路に対して上記選択、組み合わせの信号を送出して制
御する制御用メモリと、この制御用メモリからの制御信
号により上記選択回路で得られたクロックパルスの周期
を分周して各種周期のサンプリングクロックを生成する
分周回路とで構成し、上記画像メモリに書き込む画像デ
ータのサンプリング周期を細かく変化させるようにした
ものである。
実施例 以下、本発明の実施例を添付図面に基づいて詳細に説明
する。
する。
第１図は本発明による超音波診断装置の実施例を示すブ
ロック図である。この超音波診断装置は、超音波を利用
して被検体の診断部位について断層画像を得るもので、
探触子１と、超音波送受信部２と、デジタルスキャンコ
ンバータ（以下「DSC」と略称する）３と、表示装置４
とから成る。上記探触子１は、セクタ走査またはコンベ
ックス走査等を行って超音波パルスを送受信するもの
で、図示省略したがその中には超音波パルスの発生源で
あると共に反射波を受信する振動子が内蔵されている。
また、前記超音波送受信部２は、上記探触子１による超
音波パルスの送受信を制御すると共にその走査による受
波信号S1を入力してエコー信号S2を出力するもので、図
示省略したがパルス発生器及び受信増幅器並びにそれら
の制御回路を有している。
ロック図である。この超音波診断装置は、超音波を利用
して被検体の診断部位について断層画像を得るもので、
探触子１と、超音波送受信部２と、デジタルスキャンコ
ンバータ（以下「DSC」と略称する）３と、表示装置４
とから成る。上記探触子１は、セクタ走査またはコンベ
ックス走査等を行って超音波パルスを送受信するもの
で、図示省略したがその中には超音波パルスの発生源で
あると共に反射波を受信する振動子が内蔵されている。
また、前記超音波送受信部２は、上記探触子１による超
音波パルスの送受信を制御すると共にその走査による受
波信号S1を入力してエコー信号S2を出力するもので、図
示省略したがパルス発生器及び受信増幅器並びにそれら
の制御回路を有している。
さらに、前記DSC3は、上記超音波送受信部２からのエコ
ー信号S2を入力してデジタル化し、超音波断層画像のデ
ータを内部の記憶部に書き込んだり読み出すもので、中
央処理装置（CPU）５と、上記エコー信号S2をデジタル
化するA/D変換器６と、上記CPU5からの制御信号S3によ
り探触子１の走査角度や深度（走査半径）に応じたタイ
ミングのサンプリングクロックを生成するサンプリング
クロック生成回路７と、このサンプリングクロック生成
回路７で生成されたサンプリングクロックCLKを入力し
てアドレスを修正するメモリ書込みアドレスカウンタ８
と、上記CPU5からのテレビ同期信号S4を入力してアドレ
スを指定するメモリ読出しアドレスカウンタ９と、上記
メモリ書込みアドレスカウンタ８からのアドレス指定に
より画像データを書き込むと共に上記メモリ読出しアド
レスカウンタ９からのアドレス指定により上記画像デー
タを読み出す画像メモリ10と、この画像メモリ10から読
み出した画像データについて超音波ビームの走査線間に
生じる空白部を埋め込んで探触子１による走査方式に応
じた断層画像を再構成する補間形成回路11と、この補間
形成回路11からの出力データをアナログ信号に変換する
D/A変換器12とを有して成る。
ー信号S2を入力してデジタル化し、超音波断層画像のデ
ータを内部の記憶部に書き込んだり読み出すもので、中
央処理装置（CPU）５と、上記エコー信号S2をデジタル
化するA/D変換器６と、上記CPU5からの制御信号S3によ
り探触子１の走査角度や深度（走査半径）に応じたタイ
ミングのサンプリングクロックを生成するサンプリング
クロック生成回路７と、このサンプリングクロック生成
回路７で生成されたサンプリングクロックCLKを入力し
てアドレスを修正するメモリ書込みアドレスカウンタ８
と、上記CPU5からのテレビ同期信号S4を入力してアドレ
スを指定するメモリ読出しアドレスカウンタ９と、上記
メモリ書込みアドレスカウンタ８からのアドレス指定に
より画像データを書き込むと共に上記メモリ読出しアド
レスカウンタ９からのアドレス指定により上記画像デー
タを読み出す画像メモリ10と、この画像メモリ10から読
み出した画像データについて超音波ビームの走査線間に
生じる空白部を埋め込んで探触子１による走査方式に応
じた断層画像を再構成する補間形成回路11と、この補間
形成回路11からの出力データをアナログ信号に変換する
D/A変換器12とを有して成る。
また、表示装置４は、上記DSC3からの出力信号S5を入力
して超音波断層画像を表示するもので、例えばテレビモ
ニタである。
して超音波断層画像を表示するもので、例えばテレビモ
ニタである。
ここで、本発明においては、上記DSC3内の画像メモリ10
に画像データを書き込む際のサンプリングクロックCLK
を生成するサンプリングクロック生成回路７は、遅延回
路13と、選択回路14と、制御用メモリ15と、分周回路16
とからなる。上記遅延回路13は、CPU5からの基本パルス
Psを入力し、この基本パルスPsに対して所定時間Δｔず
つ遅れたｎ個のクロックパルスPcを作ると共に、それら
のクロックパルスPcを並列に出力するものである。上記
選択回路14は、遅延回路13から出力されたｎ個のクロッ
クパルスPcを並列に入力し、制御用メモリ15から出力さ
れる選択制御信号S6により任意の一定時間ずつずれたク
ロックパルスPcを順次選択すると共にその隣り合う２個
ずつを組み合わせることにより、該クロックパルスPcの
周期を変化させるものである。
に画像データを書き込む際のサンプリングクロックCLK
を生成するサンプリングクロック生成回路７は、遅延回
路13と、選択回路14と、制御用メモリ15と、分周回路16
とからなる。上記遅延回路13は、CPU5からの基本パルス
Psを入力し、この基本パルスPsに対して所定時間Δｔず
つ遅れたｎ個のクロックパルスPcを作ると共に、それら
のクロックパルスPcを並列に出力するものである。上記
選択回路14は、遅延回路13から出力されたｎ個のクロッ
クパルスPcを並列に入力し、制御用メモリ15から出力さ
れる選択制御信号S6により任意の一定時間ずつずれたク
ロックパルスPcを順次選択すると共にその隣り合う２個
ずつを組み合わせることにより、該クロックパルスPcの
周期を変化させるものである。
この選択回路14の内部構成は、第２図に示すブロック図
のようになっている。すなわち、上記遅延回路13で作ら
れ基本パルスPsに対して所定時間Δｔずつ遅れたｎ個の
遅延クロックパルスPc1,Pc2,Pc3，…,Pcnを並列に入力
し、これらｎ個の遅延クロックパルスPc1〜Pcnのうち順
次出力するクロックパルスを切り換えるセレクタ17と、
このセレクタ17から出力された遅延クロックパルスを取
り込んでこの遅延クロックパルスの立ち上がりを次回の
遅延クロックパルスの選択のための同期信号とし、後述
の制御用メモリ15から出力された選択制御信号S6を入力
し次回の遅延クロックパルスはどれかを決めてその切換
信号S8を上記セレクタ17へ送出するレジスタ18とから成
る。なお、上記セレクタ17で隣り合う２個ずつの遅延ク
ロックパルスを組み合わせて出力される合成クロックパ
ルスP,P′は後述の分周回路16へ送られるようになって
いる。
のようになっている。すなわち、上記遅延回路13で作ら
れ基本パルスPsに対して所定時間Δｔずつ遅れたｎ個の
遅延クロックパルスPc1,Pc2,Pc3，…,Pcnを並列に入力
し、これらｎ個の遅延クロックパルスPc1〜Pcnのうち順
次出力するクロックパルスを切り換えるセレクタ17と、
このセレクタ17から出力された遅延クロックパルスを取
り込んでこの遅延クロックパルスの立ち上がりを次回の
遅延クロックパルスの選択のための同期信号とし、後述
の制御用メモリ15から出力された選択制御信号S6を入力
し次回の遅延クロックパルスはどれかを決めてその切換
信号S8を上記セレクタ17へ送出するレジスタ18とから成
る。なお、上記セレクタ17で隣り合う２個ずつの遅延ク
ロックパルスを組み合わせて出力される合成クロックパ
ルスP,P′は後述の分周回路16へ送られるようになって
いる。
上記制御用メモリ15は、選択回路14に対して選択制御信
号S6を送出すると共に分周回路16に対して分周制御信号
S7を送出するもので、例えばROM（読出し専用メモリ）
からなり、このROMに記憶された超音波周波数、倍率お
よび走査角度等に応じた上記クロックパルスPcの選択、
組み合せを制御したり、得られたクロックパルスの周期
の分周を制御するようになっている。上記分周回路16
は、制御用メモリ15からの分周制御信号S7により上記選
択回路14で得られたクロックパルスの周期を分周して、
求める各種の周期のサンプリングクロックCLKを生成す
るものである。
号S6を送出すると共に分周回路16に対して分周制御信号
S7を送出するもので、例えばROM（読出し専用メモリ）
からなり、このROMに記憶された超音波周波数、倍率お
よび走査角度等に応じた上記クロックパルスPcの選択、
組み合せを制御したり、得られたクロックパルスの周期
の分周を制御するようになっている。上記分周回路16
は、制御用メモリ15からの分周制御信号S7により上記選
択回路14で得られたクロックパルスの周期を分周して、
求める各種の周期のサンプリングクロックCLKを生成す
るものである。
次に、このように構成された本発明の超音波診断装置の
動作について第３図及び第４図を参照して説明する。ま
ず、第１図において、探触子１から超音波パルスを被検
体の診断部位に送受信する。すると、この探触子１の走
査による受波信号S1を入力して超音波送受信部２からエ
コー信号S2がDSC3に出力される。このDSC3では上記エコ
ー信号S2を入力してA/D変換器６でデジタル信号に変換
し、このデータを画像メモリ10に書き込む。
動作について第３図及び第４図を参照して説明する。ま
ず、第１図において、探触子１から超音波パルスを被検
体の診断部位に送受信する。すると、この探触子１の走
査による受波信号S1を入力して超音波送受信部２からエ
コー信号S2がDSC3に出力される。このDSC3では上記エコ
ー信号S2を入力してA/D変換器６でデジタル信号に変換
し、このデータを画像メモリ10に書き込む。
この画像メモリ10に上記画像データを書き込む際のサン
プリングクロックは、サンプリングクロック生成回路７
によって生成される。すなわち、CPU5から出力された周
期Ｔの基本パルスPs（第３図（ａ）参照）は、上記サン
プリングクロック生成回路７の遅延回路13に入力する。
すると、この遅延回路13では、上記基本パルスPsに対し
て所定時間Δｔずつ遅れたｎ個のクロックパルスPcを作
る。例えば、第３図（ｂ）に示すように、基本パルスPs
の立ち上がりから時間Δｔだけ遅れて立ち上がる周期Ｔ
の第一の遅延クロックパルスPc1や、同図（ｃ）に示す
ように、基本パルスPsの立ち上りから時間２Δｔだけ遅
れて立ち上がる周期Ｔの第二の遅延クロックパルスPc2
や、同図（ｄ）に示すように、同じく時間３Δｔだけ遅
れて立ち上がる第三の遅延クロックパルスPc3，…等が
作られる。そして、これらの遅延クロックパルスPc1,Pc
2，…,Pcnは選択回路14に並列に入力する。この選択回
路14には、制御用メモリ15から選択制御信号S6が入力さ
れる。
プリングクロックは、サンプリングクロック生成回路７
によって生成される。すなわち、CPU5から出力された周
期Ｔの基本パルスPs（第３図（ａ）参照）は、上記サン
プリングクロック生成回路７の遅延回路13に入力する。
すると、この遅延回路13では、上記基本パルスPsに対し
て所定時間Δｔずつ遅れたｎ個のクロックパルスPcを作
る。例えば、第３図（ｂ）に示すように、基本パルスPs
の立ち上がりから時間Δｔだけ遅れて立ち上がる周期Ｔ
の第一の遅延クロックパルスPc1や、同図（ｃ）に示す
ように、基本パルスPsの立ち上りから時間２Δｔだけ遅
れて立ち上がる周期Ｔの第二の遅延クロックパルスPc2
や、同図（ｄ）に示すように、同じく時間３Δｔだけ遅
れて立ち上がる第三の遅延クロックパルスPc3，…等が
作られる。そして、これらの遅延クロックパルスPc1,Pc
2，…,Pcnは選択回路14に並列に入力する。この選択回
路14には、制御用メモリ15から選択制御信号S6が入力さ
れる。
ここで、上記制御用メモリ15は、それに記憶された超音
波周波数、倍率および走査角度等に応じて、上記遅延回
路13から並列に出力されたｎ個の遅延クロックパルスPc
1〜Pcnのうちどれを順次選択して隣り合う２個ずつを組
み合わせるかを決定して、その選択制御信号S6を出力す
る。
波周波数、倍率および走査角度等に応じて、上記遅延回
路13から並列に出力されたｎ個の遅延クロックパルスPc
1〜Pcnのうちどれを順次選択して隣り合う２個ずつを組
み合わせるかを決定して、その選択制御信号S6を出力す
る。
いま、この選択制御信号S6の内容が、例えば第３図に示
すように、任意の一定時間たとえばΔｔずつ遅れたクロ
ックパルスを順次選択すると共にその隣り合う２個ずつ
を組み合わせるものとすると、上記選択回路14からは第
３図（ｅ）に示すような合成クロックパルスＰが出力さ
れる。すなわち、まず、第３図（ｂ）に示すように、セ
レクタ17で第一の遅延クロックパルスPc1を選択して該
第一の遅延クロックパルスPc1で立ち上げ、その立ち上
がりのタイミングに同期してレジスタ18が次回の遅延ク
ロックパルスを選択するための切換信号S8を出力し、同
図（ｃ）に示すように、上記Pc1よりΔｔだけ遅れた第
二の遅延クロックパルスPc2にセレクタ17を切り換えて
組み合わせるので、その周期は、第３図（ｅ）に示すよ
うに、第一の遅延クロックパルスPc1の立ち上がりから
第二の遅延クロックパルスPc2の２番パルスの立ち上が
りまでの（Ｔ＋Δｔ）となる。
すように、任意の一定時間たとえばΔｔずつ遅れたクロ
ックパルスを順次選択すると共にその隣り合う２個ずつ
を組み合わせるものとすると、上記選択回路14からは第
３図（ｅ）に示すような合成クロックパルスＰが出力さ
れる。すなわち、まず、第３図（ｂ）に示すように、セ
レクタ17で第一の遅延クロックパルスPc1を選択して該
第一の遅延クロックパルスPc1で立ち上げ、その立ち上
がりのタイミングに同期してレジスタ18が次回の遅延ク
ロックパルスを選択するための切換信号S8を出力し、同
図（ｃ）に示すように、上記Pc1よりΔｔだけ遅れた第
二の遅延クロックパルスPc2にセレクタ17を切り換えて
組み合わせるので、その周期は、第３図（ｅ）に示すよ
うに、第一の遅延クロックパルスPc1の立ち上がりから
第二の遅延クロックパルスPc2の２番パルスの立ち上が
りまでの（Ｔ＋Δｔ）となる。
次に、上記レジスタ18は、セレクタ17で選択された第二
の遅延クロックパルスPc2の立ち上がりのタイミングに
同期して、制御用メモリ15から入力した選択制御信号S6
の内容により、上記第二の遅延クロックパルスPc2より
Δｔだけ遅れた第三の遅延クロックパルスPc3を次回の
遅延クロックパルスとして決定し、その切換信号S8を上
記セレクタ17へ送出する。これにより、セレクタ17は、
第３図（ｄ）に示すように、上記第二の遅延クロックパ
ルスPc2よりΔｔだけ遅れた第三の遅延クロックパルスP
c3に切り換えて組み合わせる。従って、その周期は、前
回と同じく第３図（ｅ）に示すように、第二の遅延クロ
ックパルスPc2の２番パルスの立ち上がりから第三の遅
延クロックパルスPc3の３番パルスの立ち上がりまでの
（Ｔ＋Δｔ）となる。以後同様にして、図示は省略した
が順次Pc3とPc4,Pc4とPc5，…,PcnとPc1のようにループ
して組み合わせて行く。これにより、この場合は、上記
選択回路14によってクロックパルスの周期が（Ｔ＋Δ
ｔ）に変化される。
の遅延クロックパルスPc2の立ち上がりのタイミングに
同期して、制御用メモリ15から入力した選択制御信号S6
の内容により、上記第二の遅延クロックパルスPc2より
Δｔだけ遅れた第三の遅延クロックパルスPc3を次回の
遅延クロックパルスとして決定し、その切換信号S8を上
記セレクタ17へ送出する。これにより、セレクタ17は、
第３図（ｄ）に示すように、上記第二の遅延クロックパ
ルスPc2よりΔｔだけ遅れた第三の遅延クロックパルスP
c3に切り換えて組み合わせる。従って、その周期は、前
回と同じく第３図（ｅ）に示すように、第二の遅延クロ
ックパルスPc2の２番パルスの立ち上がりから第三の遅
延クロックパルスPc3の３番パルスの立ち上がりまでの
（Ｔ＋Δｔ）となる。以後同様にして、図示は省略した
が順次Pc3とPc4,Pc4とPc5，…,PcnとPc1のようにループ
して組み合わせて行く。これにより、この場合は、上記
選択回路14によってクロックパルスの周期が（Ｔ＋Δ
ｔ）に変化される。
また、上記選択制御信号S6の内容が例えば第４図に示す
ように、任意の一定時間たとえばΔｔずつ進んだクロッ
クパルスを順次選択すると共にその隣り合う２個ずつを
組み合わせるものとすると、上記選択回路14からは第４
図（ｅ）に示すような合成クロックパルスＰ′が出力さ
れる。すなわち、まず、第４図（ｂ）に示すように、セ
レクタ17で第三の遅延クロックパルスPc3を選択して該
第三の遅延クロックパルスPc3で立ち上げ、その立ち上
がりのタイミングに同期してレジスタ18が次回の遅延ク
ロックパルスを選択するために切換信号S8を出力し、同
図（ｃ）に示すように、上記Pc3よりΔｔだけ進んだ第
二の遅延クロックパルスPc2にセレクタ17を切り換えて
組み合わせるので、その周期は、第４（ｅ）に示すよう
に、第三の遅延クロックパルスPc3の立ち上がりから第
二の遅延クロックパルスPc2の２番パルスの立ち上がり
までの（Ｔ−Δｔ）となる。
ように、任意の一定時間たとえばΔｔずつ進んだクロッ
クパルスを順次選択すると共にその隣り合う２個ずつを
組み合わせるものとすると、上記選択回路14からは第４
図（ｅ）に示すような合成クロックパルスＰ′が出力さ
れる。すなわち、まず、第４図（ｂ）に示すように、セ
レクタ17で第三の遅延クロックパルスPc3を選択して該
第三の遅延クロックパルスPc3で立ち上げ、その立ち上
がりのタイミングに同期してレジスタ18が次回の遅延ク
ロックパルスを選択するために切換信号S8を出力し、同
図（ｃ）に示すように、上記Pc3よりΔｔだけ進んだ第
二の遅延クロックパルスPc2にセレクタ17を切り換えて
組み合わせるので、その周期は、第４（ｅ）に示すよう
に、第三の遅延クロックパルスPc3の立ち上がりから第
二の遅延クロックパルスPc2の２番パルスの立ち上がり
までの（Ｔ−Δｔ）となる。
次に、上記レジスタ18は、セレクタ17で選択された第二
の遅延クロックパルスPc2の立ち上がりのタイミングに
同期して、制御用メモリ15から入力した選択制御信号S6
の内容により、上記第二の遅延クロックパルスPc2より
Δｔだけ進んだ第一の遅延クロックパルスPc1を次回の
遅延クロックパルスとして決定し、その切換信号S8を上
記セレクタ17へ送出する。これにより、セレクタ17は、
第４図（ｄ）に示すように、上記第二の遅延クロックパ
ルスPc2よりΔｔだけ進んだ第一の遅延クロックパルスP
c1に切り換えて組み合わせる。従って、その周期は、前
回と同じく第４図（ｅ）に示すように、第二の遅延クロ
ックパルスPc2の２番パルスの立ち上がりから第一の遅
延クロックパルスPc1の３番パルスの立ち上がりまでの
（Ｔ−Δｔ）となる。以後同様にして、図示は省略した
が順次Pc1とPcn,PcnとPcn-1，…のようにループして組
み合わせて行く。これにより、この場合は、上記選択回
路14によってクロックパルスの周期が（Ｔ−Δｔ）に変
化される。
の遅延クロックパルスPc2の立ち上がりのタイミングに
同期して、制御用メモリ15から入力した選択制御信号S6
の内容により、上記第二の遅延クロックパルスPc2より
Δｔだけ進んだ第一の遅延クロックパルスPc1を次回の
遅延クロックパルスとして決定し、その切換信号S8を上
記セレクタ17へ送出する。これにより、セレクタ17は、
第４図（ｄ）に示すように、上記第二の遅延クロックパ
ルスPc2よりΔｔだけ進んだ第一の遅延クロックパルスP
c1に切り換えて組み合わせる。従って、その周期は、前
回と同じく第４図（ｅ）に示すように、第二の遅延クロ
ックパルスPc2の２番パルスの立ち上がりから第一の遅
延クロックパルスPc1の３番パルスの立ち上がりまでの
（Ｔ−Δｔ）となる。以後同様にして、図示は省略した
が順次Pc1とPcn,PcnとPcn-1，…のようにループして組
み合わせて行く。これにより、この場合は、上記選択回
路14によってクロックパルスの周期が（Ｔ−Δｔ）に変
化される。
このようにして、上記選択、組み合わせるクロックパル
スPcを適宜変更することにより、各種の周期のクロック
パルスが得られる。こうして得られた合成クロックパル
スP,P′は、分周回路16へ入力する。この分周回路16に
は、制御用メモリ15から分周制御信号S7が入力されてお
り、この分周制御信号S7に応じて例えば1/m（ｍ＝1,2,
3,…）まで分周される。この結果、時間精度がｍ×Δｔ
の各種の周期のサンプリングクロックCLKが生成され
て、サンプリングクロック生成回路７から出力される。
スPcを適宜変更することにより、各種の周期のクロック
パルスが得られる。こうして得られた合成クロックパル
スP,P′は、分周回路16へ入力する。この分周回路16に
は、制御用メモリ15から分周制御信号S7が入力されてお
り、この分周制御信号S7に応じて例えば1/m（ｍ＝1,2,
3,…）まで分周される。この結果、時間精度がｍ×Δｔ
の各種の周期のサンプリングクロックCLKが生成され
て、サンプリングクロック生成回路７から出力される。
次に、上記サンプリングクロック生成回路７から出力さ
れたサンプリングクロックCLKは、メモリ書込みアドレ
スカウンタ８に入力し、そのアドレスを修正する。そし
て、このメモリ書込みアドレスカウンタ８からのアドレ
ス指定により、上記A/D変換器６から出力された画像デ
ータを画像メモリ10に書き込む。次に、このようにして
書き込まれた画像データは、CPU5からのテレビ同期信号
S4の制御によりアドレスが生成されたメモリ読出しアド
レスカウンタ９のアドレス指定により、上記画像メモリ
10から逐次読み出される。この読み出された画像データ
は、補間形成回路11へ入力し、この回路によって超音波
ビームの走査線間に生じる空白部が埋め込まれ、探触子
１による走査方式に応じた断層画像が再構成される。そ
して、上記補間形成回路11からの出力データは、D/A変
換器12でアナログ信号に変換され、表示装置４に入力し
て断層画像として表示される。
れたサンプリングクロックCLKは、メモリ書込みアドレ
スカウンタ８に入力し、そのアドレスを修正する。そし
て、このメモリ書込みアドレスカウンタ８からのアドレ
ス指定により、上記A/D変換器６から出力された画像デ
ータを画像メモリ10に書き込む。次に、このようにして
書き込まれた画像データは、CPU5からのテレビ同期信号
S4の制御によりアドレスが生成されたメモリ読出しアド
レスカウンタ９のアドレス指定により、上記画像メモリ
10から逐次読み出される。この読み出された画像データ
は、補間形成回路11へ入力し、この回路によって超音波
ビームの走査線間に生じる空白部が埋め込まれ、探触子
１による走査方式に応じた断層画像が再構成される。そ
して、上記補間形成回路11からの出力データは、D/A変
換器12でアナログ信号に変換され、表示装置４に入力し
て断層画像として表示される。
発明の効果 本発明は以上説明したように、DSC3内の画像メモリ10に
画像データを書き込む際のサンプリングクロックを生成
するサンプリングクロック生成回路７を、遅延回路13
と、選択回路14と、制御用メモリ15と、分周回路16とで
構成したので、上記遅延回路13から出力される所要時間
（Δｔ）ずつ遅れた複数個のクロックパルスPcを選択回
路14で順次選択すると共にその隣り合う２個ずつを組み
合わせることにより、各種の周期のサンプリングクロッ
クCLKを作ることができる。ここで、上記遅延回路13の
遅延時間Δｔは、基本パルスPsの周期Ｔに比べて十分小
さいので、分周回路16からは時間精度がｍ×Δｔ（ｍ＝
1,2,3,…）という細かい精度の各種の周期のサンプリン
グクロックCLKが出力される。従って、従来装置におい
ては基本パルスの整数倍の周期1T,2T,3T,…でしかサン
プリングの周期を変化できなかったのに対して、本発明
においてはｍ×Δｔという細かい精度で画像データのサ
ンプリングの周期を変化させることができる。このこと
から、画像データのサンプリングの点と、テレビ走査に
よる表示の点とを大部分の位置において合致させること
ができ、複雑なセクタ走査やコンベックス走査による画
像データのサンプリングの誤差を少なくすることができ
る。従って、精度の細かい画像データが得られ、表示装
置４には良好な断層画像が表示される。
画像データを書き込む際のサンプリングクロックを生成
するサンプリングクロック生成回路７を、遅延回路13
と、選択回路14と、制御用メモリ15と、分周回路16とで
構成したので、上記遅延回路13から出力される所要時間
（Δｔ）ずつ遅れた複数個のクロックパルスPcを選択回
路14で順次選択すると共にその隣り合う２個ずつを組み
合わせることにより、各種の周期のサンプリングクロッ
クCLKを作ることができる。ここで、上記遅延回路13の
遅延時間Δｔは、基本パルスPsの周期Ｔに比べて十分小
さいので、分周回路16からは時間精度がｍ×Δｔ（ｍ＝
1,2,3,…）という細かい精度の各種の周期のサンプリン
グクロックCLKが出力される。従って、従来装置におい
ては基本パルスの整数倍の周期1T,2T,3T,…でしかサン
プリングの周期を変化できなかったのに対して、本発明
においてはｍ×Δｔという細かい精度で画像データのサ
ンプリングの周期を変化させることができる。このこと
から、画像データのサンプリングの点と、テレビ走査に
よる表示の点とを大部分の位置において合致させること
ができ、複雑なセクタ走査やコンベックス走査による画
像データのサンプリングの誤差を少なくすることができ
る。従って、精度の細かい画像データが得られ、表示装
置４には良好な断層画像が表示される。
第１図は本発明による超音波診断装置の実施例を示すブ
ロック図、第２図は選択回路の内部構成を示すブロック
図、第３図及び第４図はサンプリングクロック生成回路
におけるサンプリングクロックの生成を示すタイミング
線図、第５図は従来のサンプリングクロック生成回路に
おけるサンプリングクロックの生成を示すタイミング線
図である。 １……探触子 ２……超音波送受信部 ３……デジタルスキャンコンバータ ４……表示装置 ７……サンプリングクロック生成回路 10……画像メモリ 12……D/A変換器 13……遅延回路 14……選択回路 15……制御用メモリ 16……分周回路 Ps……基本パルス Pc……遅延回路からのクロックパルス CLK……サンプリングクロック
ロック図、第２図は選択回路の内部構成を示すブロック
図、第３図及び第４図はサンプリングクロック生成回路
におけるサンプリングクロックの生成を示すタイミング
線図、第５図は従来のサンプリングクロック生成回路に
おけるサンプリングクロックの生成を示すタイミング線
図である。 １……探触子 ２……超音波送受信部 ３……デジタルスキャンコンバータ ４……表示装置 ７……サンプリングクロック生成回路 10……画像メモリ 12……D/A変換器 13……遅延回路 14……選択回路 15……制御用メモリ 16……分周回路 Ps……基本パルス Pc……遅延回路からのクロックパルス CLK……サンプリングクロック
Claims (1)
- 【請求項１】超音波パルスを送受信する探触子と、この
探触子の走査による受波信号を入力してエコー信号を出
力する超音波送受信部と、この超音波送受信部からエコ
ー信号を入力してデジタル化し画像メモリにそのデータ
を書き込むと共に読み出すデジタルスキャンコンバータ
と、このデジタルスキャンコンバータからの出力信号を
入力して断層画像として表示する表示装置とを有して成
る超音波診断装置において、上記デジタルスキャンコン
バータ内の画像メモリに画像データを書き込む際のサン
プリングクロックを生成するサンプリングクロック生成
回路は、基本パルスに対して所定時間ずつ遅れた複数個
のクロックパルスを作ると共に並列に出力する遅延回路
と、この遅延回路からの複数個のクロックパルスを並列
に入力し任意の一定時間ずつずれたクロックパルスを順
次選択すると共にその隣り合う２個ずつを組み合わせて
該クロックパルスの周期を変化させる選択回路と、この
選択回路に対して上記選択、組み合わせの信号を送出し
て制御する制御用メモリと、この制御用メモリからの制
御信号により上記選択回路で得られたクロックパルスの
周期を分周して各種周期のサンプリングクロックを生成
する分周回路とで構成し、上記画像メモリに書き込む画
像データのサンプリング周期を細かく変化させるように
したことを特徴とする超音波診断装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60275184A JPH0790B2 (ja) | 1985-12-09 | 1985-12-09 | 超音波診断装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60275184A JPH0790B2 (ja) | 1985-12-09 | 1985-12-09 | 超音波診断装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62137042A JPS62137042A (ja) | 1987-06-19 |
| JPH0790B2 true JPH0790B2 (ja) | 1995-01-11 |
Family
ID=17551848
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60275184A Expired - Lifetime JPH0790B2 (ja) | 1985-12-09 | 1985-12-09 | 超音波診断装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0790B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2689760B2 (ja) * | 1991-04-05 | 1997-12-10 | トヨタ自動車株式会社 | ワーク持上げ装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5670758A (en) * | 1979-11-16 | 1981-06-12 | Matsushita Electric Ind Co Ltd | Ultrasonic diagnosis apparatus |
| JPS57134146A (en) * | 1981-02-13 | 1982-08-19 | Shimadzu Corp | Ultrasonic diagnostic apparatus |
-
1985
- 1985-12-09 JP JP60275184A patent/JPH0790B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62137042A (ja) | 1987-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4817433A (en) | Ultrasonic imaging apparatus | |
| EP0539700B1 (en) | Method and apparatus for the simultaneous performance of the beam formation and scan conversion in a phased array system | |
| US4752896A (en) | Ultrasonic imaging device | |
| JPH084588B2 (ja) | 超音波受信装置 | |
| JPH0790B2 (ja) | 超音波診断装置 | |
| JP3976897B2 (ja) | 超音波装置 | |
| JP3474229B2 (ja) | 超音波診断装置 | |
| JPH09189755A (ja) | 均一梯子方式を用いた超音波スキャンシステムのディジタルスキャンコンバータ | |
| JP2737703B2 (ja) | 超音波受信装置 | |
| JP4417074B2 (ja) | 位相調整機能付きａ／ｄコンバータ | |
| JP2006314436A (ja) | 超音波診断装置 | |
| JP4510479B2 (ja) | 超音波診断装置の送信回路 | |
| JPH0736819B2 (ja) | シネループメモリ付超音波診断装置 | |
| JPH05184567A (ja) | 超音波診断装置 | |
| JPH0344772B2 (ja) | ||
| JP2005160977A (ja) | 超音波診断装置 | |
| JP2002143154A (ja) | 超音波診断装置 | |
| JPH09294743A (ja) | 超音波診断装置 | |
| JPS6240021B2 (ja) | ||
| JPH05673B2 (ja) | ||
| JPS5861739A (ja) | 超音波診断装置 | |
| JPH06343637A (ja) | 超音波診断装置 | |
| JP2000070266A (ja) | 超音波診断装置 | |
| JPH0321491Y2 (ja) | ||
| JPH08308840A (ja) | 超音波診断装置 |