JPH0786849A - Input circuit - Google Patents
Input circuitInfo
- Publication number
- JPH0786849A JPH0786849A JP5177504A JP17750493A JPH0786849A JP H0786849 A JPH0786849 A JP H0786849A JP 5177504 A JP5177504 A JP 5177504A JP 17750493 A JP17750493 A JP 17750493A JP H0786849 A JPH0786849 A JP H0786849A
- Authority
- JP
- Japan
- Prior art keywords
- current
- input
- mirror
- circuit
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Networks Using Active Elements (AREA)
- Amplifiers (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、論理回路に制御信号を
加える場合等に用いられる入力回路に関するものであ
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an input circuit used for adding a control signal to a logic circuit.
【０００２】[0002]
【従来の技術】図３は従来のこの種の入力回路の１例を
示す回路図であるが、エミッタが接地される入力トラン
ジスタＱ１のベースは、抵抗Ｒ１を経て入力端子１に接
続され、コレクタは出力端子２に接続すると共に、電源
電圧ＶCCの加えられる電源端子３に接続する。また、ベ
ースは、抵抗Ｒ２を経て接地されている。入力トランジ
スタＱ１は、入力端子１に加えられる入力信号に応じて
オン、オフして出力端子２にはローレベル（以下、Ｌレ
ベル）、ハイレベル（以下、Ｈレベル）の出力信号が生
ずる。そして、出力信号は例えば制御信号として論理回
路に加えられる。抵抗Ｒ１は電流制限用の抵抗である
が、抵抗Ｒ２は入力信号と共に加えられるノイズに対し
てトランジスタＱ１が誤動作を生じないように、その入
力インピーダンスを下げる役割をする。抵抗Ｒ２の値は
通常数十ＫΩの大きな値になるので、この回路を集積回
路化する場合には広い面積を必要とし、集積回路全体の
面積の縮小化にとって障害となっていた。2. Description of the Related Art FIG. 3 is a circuit diagram showing an example of a conventional input circuit of this type. The base of an input transistor Q1 whose emitter is grounded is connected to an input terminal 1 via a resistor R1 and a collector. Is connected to the output terminal 2 and also to the power supply terminal 3 to which the power supply voltage V CC is applied. Further, the base is grounded via the resistor R2. The input transistor Q1 is turned on and off according to an input signal applied to the input terminal 1, and a low level (hereinafter, L level) and a high level (hereinafter, H level) output signal is generated at the output terminal 2. Then, the output signal is applied to the logic circuit as a control signal, for example. The resistor R1 is a resistor for limiting current, while the resistor R2 plays a role of lowering its input impedance so that the transistor Q1 does not malfunction due to noise added together with the input signal. Since the value of the resistor R2 is usually a large value of several tens of KΩ, a large area is required when integrating this circuit into an integrated circuit, which is an obstacle to the reduction of the area of the entire integrated circuit.
【０００３】[0003]
【発明が解決しようとする課題】本発明の課題は、入力
トランジスタの入力側とアース間に接続される抵抗を能
動素子を用いて形成された等価的なインピーダンスに置
き換えた入力回路を提供することにある。SUMMARY OF THE INVENTION An object of the present invention is to provide an input circuit in which the resistance connected between the input side of the input transistor and the ground is replaced with an equivalent impedance formed by using an active element. It is in.
【０００４】[0004]
【課題を解決するための手段】本発明の入力回路は、入
力信号が加えられる入力トランジスタ、第１と第２の電
流ミラー回路からなり、第１の電流ミラー回路からは入
力トランジスタと第２の電流ミラー回路に夫々ミラー電
流が供給され、第２の電流ミラー回路は入力トランジス
タに加えられる入力信号の電流を該ミラー電流分だけ分
流してなることを特徴とする。The input circuit of the present invention comprises an input transistor to which an input signal is applied, first and second current mirror circuits, and an input transistor and a second current mirror circuit from the first current mirror circuit. A mirror current is supplied to each of the current mirror circuits, and the second current mirror circuit divides the current of the input signal applied to the input transistor by the mirror current.
【０００５】[0005]
【実施例】以下、本発明の入力回路の実施例を示す図１
を参照しながら説明する。なお、図３と同じ部分は同一
符号を付与してある。図１において、入力トランジスタ
Ｑ１のベースは抵抗Ｒ１を経て入力端子１に接続され、
コレクタは出力端子２に接続されると共に第１のカレン
トミラー回路の出力側のトランジスタＱ３のコレクタに
接続される。エミッタは接地される。第１のカレントミ
ラー回路は、トランジスタＱ２とトランジスタＱ３から
形成されており、共通接続されたエミッタが定電流源Ｓ
１に接続する。定電流源Ｓ１は、電源電圧ＶCCの加えら
れる電源端子３に接続する。トランジスタＱ２のコレク
タは、第２のカレントミラー回路の片側のダイオード接
続されたトランジスタＱ５のコレクタに接続する。第２
のカレントミラー回路の他方のトランジスタＱ４のコレ
クタは、入力トランジスタＱ１のベースに接続される。
また、トランジスタＱ５とトランジスタＱ４のエミッタ
は接地される。なお、第１のカレントミラー回路を形成
するトランジスタＱ２、トランジスタＱ３はＰＮＰ形で
あるが、他のトランジスタはＮＰＮ形である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT An embodiment of an input circuit of the present invention is shown in FIG.
Will be described with reference to. The same parts as those in FIG. 3 are designated by the same reference numerals. In FIG. 1, the base of the input transistor Q1 is connected to the input terminal 1 through the resistor R1,
The collector is connected to the output terminal 2 and the collector of the transistor Q3 on the output side of the first current mirror circuit. The emitter is grounded. The first current mirror circuit includes a transistor Q2 and a transistor Q3, and the commonly connected emitters are constant current sources S
Connect to 1. The constant current source S1 is connected to the power supply terminal 3 to which the power supply voltage V CC is applied. The collector of the transistor Q2 is connected to the collector of the diode-connected transistor Q5 on one side of the second current mirror circuit. Second
The collector of the other transistor Q4 of the current mirror circuit is connected to the base of the input transistor Q1.
The emitters of the transistors Q5 and Q4 are grounded. The transistors Q2 and Q3 forming the first current mirror circuit are of PNP type, while the other transistors are of NPN type.
【０００６】このように構成された入力回路は、第１の
カレントミラー回路から入力トランジスタＱ１と第２の
カレントミラー回路にミラー電流が夫々供給される。従
って、入力トランジスタＱ１、トランジスタＱ５、トラ
ンジスターＱ４のコレクタには、同じ値のミラー電流が
流れる。このミラー電流は、定電流源Ｓ１によって設定
される。そして、入力信号の加えられる入力トランジス
タＱ１のベースからこのミラー電流分だけのベース電流
がアースへ分流される。入力信号が加えられて入力トラ
ンジスタＱ１のベースに流れ込もうとするベース電流が
ミラー電流以下であれば、入力トランジスタＱ１はオフ
し、出力端子２にはＨレベルの出力が得られる。また、
入力端子１に加えられる入力信号の電圧レベルが上が
り、そのベース電流がミラー電流を越えると入力トラン
ジスタＱ１はオンし、出力端子２にはＬレベルの出力が
得られる。第２のカレントミラー回路は、図３の抵抗Ｒ
２の役割をする。すなわち、ミラー電流を１０μＡとす
れば、トランジスタＱ４のベース・エミッタ間電圧ＶBE
はほぼ０．７Ｖであるから0.7V/10 μA ＝７０ＫΩとな
り、７０ＫΩの抵抗が入力トランジスタＱ１のベースと
アース間に接続されていることと等価になる。この抵抗
値は、定電流源Ｓ１の電流によって調節できる。In the input circuit thus configured, mirror currents are supplied from the first current mirror circuit to the input transistor Q1 and the second current mirror circuit, respectively. Therefore, mirror currents of the same value flow in the collectors of the input transistor Q1, the transistor Q5, and the transistor Q4. This mirror current is set by the constant current source S1. Then, the base current corresponding to the mirror current is shunted to the ground from the base of the input transistor Q1 to which the input signal is applied. If the base current that is applied with the input signal and flows into the base of the input transistor Q1 is less than or equal to the mirror current, the input transistor Q1 is turned off and an H level output is obtained at the output terminal 2. Also,
When the voltage level of the input signal applied to the input terminal 1 rises and its base current exceeds the mirror current, the input transistor Q1 is turned on and an L level output is obtained at the output terminal 2. The second current mirror circuit is the resistor R of FIG.
Play the role of 2. That is, if the mirror current is 10 μA, the base-emitter voltage V BE of the transistor Q4 is
Is approximately 0.7V, so 0.7V / 10 μA = 70KΩ, which is equivalent to connecting a resistance of 70KΩ between the base of the input transistor Q1 and the ground. This resistance value can be adjusted by the current of the constant current source S1.
【０００７】図２は本発明の入力回路の他の実施例を示
す回路図であり、図１と同一部分は同じ符号を付与して
ある。図２では、第１のカレントミラー回路が３個のト
ランジスタＱ６、トランジスタ７、トランジスタＱ８か
ら形成されており、共通接続されたエミッタが電源端子
３に接続されている。トランジスタＱ６のコレクタが定
電流源Ｓ２を経て接地され、出力側のトランジスタＱ７
とトランジスタＱ８のコレクタが入力トランジスタＱ１
と第２のカレントミラー回路のトランジスタＱ５のコレ
クタに夫々接続されている。第１のカレントミラー回路
の３個のトランジスタに流れるミラー電流は、定電流源
Ｓ２を流れる電流と同じである。第２のカレントミラー
回路は、図１の場合と同じように等価的に抵抗の役割を
する。なお、実施例では論理回路に加えられる制御信号
の入力回路について説明したが、アナログ信号を増幅回
路に加えるための入力回路にも広く用いることができ
る。FIG. 2 is a circuit diagram showing another embodiment of the input circuit of the present invention. The same parts as those in FIG. 1 are designated by the same reference numerals. In FIG. 2, the first current mirror circuit is formed of three transistors Q6, transistor 7, and transistor Q8, and the commonly connected emitters are connected to the power supply terminal 3. The collector of the transistor Q6 is grounded via the constant current source S2, and the output transistor Q7
And the collector of the transistor Q8 is the input transistor Q1
And the collector of the transistor Q5 of the second current mirror circuit. The mirror current flowing through the three transistors of the first current mirror circuit is the same as the current flowing through the constant current source S2. The second current mirror circuit equivalently functions as a resistor as in the case of FIG. Although the input circuit of the control signal applied to the logic circuit is described in the embodiment, it can be widely used for the input circuit for applying the analog signal to the amplifier circuit.
【０００８】[0008]
【発明の効果】以上述べたように本発明の入力回路は、
入力トランジスタの入力信号の加えられる入力側とアー
ス間に接続される抵抗をカレントミラー回路を用いて等
価的に形成してある。能動素子だけで形成されているの
で、集積回路に占める面積は抵抗を形成する場合に比較
して小さくできる。実験では、第１と第２のカレントミ
ラー回路を含めても抵抗を形成する場合に比較して１／
４程度になった。従って、集積回路の縮小化に大きく寄
与することができる。As described above, the input circuit of the present invention is
A resistor connected between the input side to which the input signal of the input transistor is applied and the ground is equivalently formed by using a current mirror circuit. Since it is formed of only active elements, the area occupied by the integrated circuit can be made smaller than in the case of forming a resistor. In the experiment, even if the first and second current mirror circuits are included, compared to the case where a resistor is formed, 1 /
It's about 4. Therefore, it can greatly contribute to downsizing of the integrated circuit.
【図１】本発明の入力回路の実施例を示す回路図であ
る。FIG. 1 is a circuit diagram showing an embodiment of an input circuit of the present invention.
【図２】本発明の入力回路の他の実施例を示す回路図で
ある。FIG. 2 is a circuit diagram showing another embodiment of the input circuit of the present invention.
【図３】従来の入力回路の１例を示す回路図である。FIG. 3 is a circuit diagram showing an example of a conventional input circuit.
１ 入力端子 ２ 出力端子 1 input terminal 2 output terminal
Claims (2)
タ、第１と第２の電流ミラー回路からなり、第１の電流
ミラー回路からは入力トランジスタと第２の電流ミラー
回路に夫々ミラー電流が供給され、第２の電流ミラー回
路は入力トランジスタに加えられる入力信号の電流を該
ミラー電流分だけ分流してなることを特徴とする入力回
路。1. An input transistor to which an input signal is applied, comprising first and second current mirror circuits, wherein a mirror current is supplied from the first current mirror circuit to the input transistor and the second current mirror circuit, respectively. An input circuit, wherein the second current mirror circuit divides the current of the input signal applied to the input transistor by the mirror current.
ンジスタ、第１と第２の電流ミラー回路からなり、第１
の電流ミラー回路からは入力トランジスタの主電流路と
第２の電流ミラー回路に夫々ミラー電流が供給され、第
２の電流ミラー回路は入力トランジスタのベースに接続
し、該ミラー電流分だけそのベース電流を分流してなる
ことを特徴とする入力回路。2. An input transistor to which an input signal is applied to a base, comprising first and second current mirror circuits, the first transistor comprising:
The mirror current is supplied from the current mirror circuit to the main current path of the input transistor and the second current mirror circuit respectively, and the second current mirror circuit is connected to the base of the input transistor, and the base current corresponding to the mirror current is supplied. An input circuit characterized by being shunted.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5177504A JPH0786849A (en) | 1993-06-25 | 1993-06-25 | Input circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5177504A JPH0786849A (en) | 1993-06-25 | 1993-06-25 | Input circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0786849A true JPH0786849A (en) | 1995-03-31 |
Family
ID=16032067
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5177504A Pending JPH0786849A (en) | 1993-06-25 | 1993-06-25 | Input circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0786849A (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63302623A (en) * | 1987-06-02 | 1988-12-09 | Nec Corp | Logical gate circuit |
-
1993
- 1993-06-25 JP JP5177504A patent/JPH0786849A/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63302623A (en) * | 1987-06-02 | 1988-12-09 | Nec Corp | Logical gate circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4591804A (en) | Cascode current-source arrangement having dual current paths | |
| US4897614A (en) | Current mirror circuit | |
| JPH0786849A (en) | Input circuit | |
| US5376900A (en) | Push-pull output stage for amplifier in integrated circuit form | |
| JP3427482B2 (en) | Operational amplifier | |
| JPS6252486B2 (en) | ||
| JP2623954B2 (en) | Variable gain amplifier | |
| JPH0352031Y2 (en) | ||
| JPH0671176B2 (en) | Output circuit | |
| JP2901441B2 (en) | Buffer amplifier | |
| JP2829773B2 (en) | Comparator circuit | |
| JP3135590B2 (en) | Transistor circuit | |
| JP2702271B2 (en) | Power circuit | |
| JPS6325769Y2 (en) | ||
| JPS6119537Y2 (en) | ||
| JPH0342741Y2 (en) | ||
| JPH0522275B2 (en) | ||
| JPH0312487B2 (en) | ||
| JPH07336161A (en) | Differential amplifier | |
| JPH0548350A (en) | Output buffer circuit provided with alarm function | |
| JPS6143014A (en) | Comparator with hysteresis | |
| JPS6252489B2 (en) | ||
| JPS6155805B2 (en) | ||
| JPH0564486B2 (en) | ||
| JPH05173657A (en) | Constant-voltage circuit |