JPH0786747B2 - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JPH0786747B2 JPH0786747B2 JP60093489A JP9348985A JPH0786747B2 JP H0786747 B2 JPH0786747 B2 JP H0786747B2 JP 60093489 A JP60093489 A JP 60093489A JP 9348985 A JP9348985 A JP 9348985A JP H0786747 B2 JPH0786747 B2 JP H0786747B2
- Authority
- JP
- Japan
- Prior art keywords
- image data
- frame memory
- sam
- address
- image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000012545 processing Methods 0.000 title claims description 24
- 238000012937 correction Methods 0.000 claims description 14
- 238000012546 transfer Methods 0.000 claims description 5
- 239000013545 self-assembled monolayer Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 2
- 238000000682 scanning probe acoustic microscopy Methods 0.000 description 2
- 101100390805 Mus musculus Fkbp8 gene Proteins 0.000 description 1
- 101100029946 Mus musculus Pld3 gene Proteins 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Image Processing (AREA)
- Image Generation (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、画像処理装置に関し、特に、表示画像に描く
表示画像を所定のスケールで拡大する画像処理装置に関
する。
表示画像を所定のスケールで拡大する画像処理装置に関
する。
（従来の技術） たとえば、数値制御装置等の表示画面に描かせた図面等
の画像を拡大あるいは縮小して表示させたい場合があ
る。従来の画像の拡大・縮小操作は、例えば、特開昭55
−40460号公報に示されているように、１画面分の画像
データを記憶できる第１ページメモリと表示画面に表示
させる１画面分の画像データを記憶することができる第
２ページメモリを設けると共に、第１ページメモリと第
２ページメモリとの間に画像処理部を設け、該画像処理
部が第１ページメモリの所定のアドレスを起点として所
定範囲の画像データを取りだし、該画像データを所望の
倍率で拡大又は縮小する加工をほどこし、該画像処理部
が該加工された画像データを第２ページメモリに一旦記
憶させた後、該第２ページメモリに記憶されている画像
データを表示させるものである。
の画像を拡大あるいは縮小して表示させたい場合があ
る。従来の画像の拡大・縮小操作は、例えば、特開昭55
−40460号公報に示されているように、１画面分の画像
データを記憶できる第１ページメモリと表示画面に表示
させる１画面分の画像データを記憶することができる第
２ページメモリを設けると共に、第１ページメモリと第
２ページメモリとの間に画像処理部を設け、該画像処理
部が第１ページメモリの所定のアドレスを起点として所
定範囲の画像データを取りだし、該画像データを所望の
倍率で拡大又は縮小する加工をほどこし、該画像処理部
が該加工された画像データを第２ページメモリに一旦記
憶させた後、該第２ページメモリに記憶されている画像
データを表示させるものである。
また、画面に表示されている画像を２倍にする手段とし
て、基本の画像の１ビットデータを行及び列方向に２度
書きして変倍する手段もあり、例えば特開昭60−1974号
公報に記載されていて公知である。
て、基本の画像の１ビットデータを行及び列方向に２度
書きして変倍する手段もあり、例えば特開昭60−1974号
公報に記載されていて公知である。
（発明が解決しようとする問題点） ところで、上記特開昭55−40460号公報に記載されてい
るような従来装置では、画像処理部が第１ページメモリ
から所定部分の画像データを読み出した後、この画像デ
ータに種々な加工を加えたうえで、第２ページメモリに
記憶させるが、その画像データの処理に複雑な演算が必
要であり、また、演算に多くの時間を要するため、高速
な画像データ処理が不可能である。また特開昭60−1974
号公報に記載されているものも、上記公開公報に記載さ
れているものと同様、基本の画像データを複雑な演算処
理を施して加工している。そのため、高速な画像データ
の処理が不可能である。
るような従来装置では、画像処理部が第１ページメモリ
から所定部分の画像データを読み出した後、この画像デ
ータに種々な加工を加えたうえで、第２ページメモリに
記憶させるが、その画像データの処理に複雑な演算が必
要であり、また、演算に多くの時間を要するため、高速
な画像データ処理が不可能である。また特開昭60−1974
号公報に記載されているものも、上記公開公報に記載さ
れているものと同様、基本の画像データを複雑な演算処
理を施して加工している。そのため、高速な画像データ
の処理が不可能である。
本発明は、上述のような従来の不都合な点を改善しよう
とするものであり、その目的は、複雑なハードウエア及
びソフトウエアを用いることなく、簡単な構成で高速に
画像の拡大操作を行なうことができるような画像処理装
置を提供することにある。
とするものであり、その目的は、複雑なハードウエア及
びソフトウエアを用いることなく、簡単な構成で高速に
画像の拡大操作を行なうことができるような画像処理装
置を提供することにある。
（問題点を解決するための手段） 上述の発明の目的を達成するために、本発明は、表示画
面に描く表示画像を拡大する画像処理装置において、１
フレーム分の画像を記憶する第１フレームメモリと、該
第１フレームメモリの画像データを加工した画像データ
を記憶する第２フレームメモリと、第１フレームメモリ
の任意のアドレスから１行分の画像データをパラレルに
取り出し自在である共にシフトクロックに従って順次読
み取った画像データがシリアルに外部に読み出される第
１のSAMと、該第１のSAMからシリアルに転送される画像
データを前記シフトクロックに従って順次シリアルに読
み込み、第２のフレームメモリに該読み込まれた１行分
の画像データをパラレルに書き込み自在な第２のSAM
と、第１フレームメモリ及び第２フレームメモリのアド
レスを指定するＸ及びＹアドレスカウンタと、前記Ｘ及
びＹアドレスカウンタのカウント値に加算して第１フレ
ームメモリの画像データ読出しの初期アドレスを決定す
るためのDX及びDYレジスタと、第２フレームメモリの初
期書き込みアドレスを指定するＹアドレス補正カウンタ
と、第１のSAMに読み込まれた画像データをシリアルに
読み出すためのシフトクロックと該第１のSAMからのシ
リアルな転送データを第２のSAMに読み込むためのシフ
トクロックを出力し、かつ第１と第２のSAMにそれぞれ
送出するシフトクロックの数の割合を画像の拡大倍率に
従った割合で出力するRAM−SAMアクセス制御部と、第２
フレームメモリの画像データを表示装置に転送する手段
と、を有することを特徴とする画像処理装置を提供す
る。
面に描く表示画像を拡大する画像処理装置において、１
フレーム分の画像を記憶する第１フレームメモリと、該
第１フレームメモリの画像データを加工した画像データ
を記憶する第２フレームメモリと、第１フレームメモリ
の任意のアドレスから１行分の画像データをパラレルに
取り出し自在である共にシフトクロックに従って順次読
み取った画像データがシリアルに外部に読み出される第
１のSAMと、該第１のSAMからシリアルに転送される画像
データを前記シフトクロックに従って順次シリアルに読
み込み、第２のフレームメモリに該読み込まれた１行分
の画像データをパラレルに書き込み自在な第２のSAM
と、第１フレームメモリ及び第２フレームメモリのアド
レスを指定するＸ及びＹアドレスカウンタと、前記Ｘ及
びＹアドレスカウンタのカウント値に加算して第１フレ
ームメモリの画像データ読出しの初期アドレスを決定す
るためのDX及びDYレジスタと、第２フレームメモリの初
期書き込みアドレスを指定するＹアドレス補正カウンタ
と、第１のSAMに読み込まれた画像データをシリアルに
読み出すためのシフトクロックと該第１のSAMからのシ
リアルな転送データを第２のSAMに読み込むためのシフ
トクロックを出力し、かつ第１と第２のSAMにそれぞれ
送出するシフトクロックの数の割合を画像の拡大倍率に
従った割合で出力するRAM−SAMアクセス制御部と、第２
フレームメモリの画像データを表示装置に転送する手段
と、を有することを特徴とする画像処理装置を提供す
る。
（作用） 第１フレームメモリのソース画像データはDX及びDYレジ
スタにより指定されたアドレスから第1SAM（SAMの詳細
は後述する）に１行分転送される。第1SAMに記憶された
１行分の画像データはDX及びDYアドレスにより指定され
たアドレスから第2SAMに転送されるが、この時スケール
ファクタ、例えば1:2に応じて第2SAMには、画素が重複
して入力される。第2SAMに１行分の画像データが書き込
まれる度に該画像データは第２フレームメモリに転送さ
れ、結果的にソース画像データはＸとＹ方向に２倍とな
った画像データとして第２フレームメモリに記憶され
る。なお、第２フレームメモリに画像データを書き込む
位置は、Ｙアドレス補正カウンタから指定できる。
スタにより指定されたアドレスから第1SAM（SAMの詳細
は後述する）に１行分転送される。第1SAMに記憶された
１行分の画像データはDX及びDYアドレスにより指定され
たアドレスから第2SAMに転送されるが、この時スケール
ファクタ、例えば1:2に応じて第2SAMには、画素が重複
して入力される。第2SAMに１行分の画像データが書き込
まれる度に該画像データは第２フレームメモリに転送さ
れ、結果的にソース画像データはＸとＹ方向に２倍とな
った画像データとして第２フレームメモリに記憶され
る。なお、第２フレームメモリに画像データを書き込む
位置は、Ｙアドレス補正カウンタから指定できる。
（実施例） 第１図は、本発明の原理を説明するための説明図であ
り、第２図は、本発明の画像処理装置のブロック図であ
り、第３図は、画像データの一部の移動を示す概略図で
ある。
り、第２図は、本発明の画像処理装置のブロック図であ
り、第３図は、画像データの一部の移動を示す概略図で
ある。
第１図に示すように、本発明は、第１フレームメモリに
記憶した画像データ、例えば文字“A"を第２フレームメ
モリに所定のスケールファクタで、特に1:2のスケール
ファクタで拡大することを意図したものである。具体的
には、第２図に示すように、第１フレームメモリに記憶
した画像を構成する画素の各々を第２フレームメモリに
行及び列の両方向に重複して書込むことにより拡大操作
を行なっている。また、得ようと思う画像の左上点はDX
及びDYアドレスカウンタにより決めることができる。
記憶した画像データ、例えば文字“A"を第２フレームメ
モリに所定のスケールファクタで、特に1:2のスケール
ファクタで拡大することを意図したものである。具体的
には、第２図に示すように、第１フレームメモリに記憶
した画像を構成する画素の各々を第２フレームメモリに
行及び列の両方向に重複して書込むことにより拡大操作
を行なっている。また、得ようと思う画像の左上点はDX
及びDYアドレスカウンタにより決めることができる。
次に、本発明の画像処理装置の構成及び動作を第２図を
参照して説明する。
参照して説明する。
第２図において、1,2はＸアドレスカウンタ、Ｙアドレ
スカウンタであり、第１フレームメモリ及び第２フレー
ムメモリのＸアドレス、Ｙアドレスを指定するものであ
る。3,4はアッダ（加算器）であり、アッダ３は、Ｘア
ドレスカウンタ１からのアドレス信号とDXレジスタ14か
らのDXアドレス信号を加算してマルチプレクサ６に出力
するものであり、アッダ４は、Ｙアドレスカウンタ２か
らのアドレス信号と、ゲート16を介して出力されるDYレ
ジスタ15のDYアドレス信号と、ゲート17を介して出力さ
れるＹアドレス補正カウンタ18からのアドレス補正信号
と、を加算してマルチプレクサ６に出力すると共に、オ
ーバーフローをRAM−SAMアクセス制御部７に知らせる。
なおゲート16,17の開閉はRAM−SAMアクセス制御部７に
よって制御される。５はCPUであり、回路の各部を制御
するものである。６はマルチプレクサであり、CPU5の制
御の下で第１フレームメモリ、第２フレームメモリのＸ
アドレス、Ｙアドレスを選択するものであり、また第1S
AM9のアドレスを指定するものである。７は、RAM−SAM
アクセス制御部であり、第１フレームメモリ８と第1SAM
9との間及び第２フレームメモリ10と第2SAM11との間で
画像データを読出し／書込みの制御を行なうと共に、第
1SAM9から第2SAM11への画像データの転送を所定のスケ
ールファクタで行なうものである。８は、第１フレーム
メモリであり、通常のようにソース画像を記憶するもの
である。９は、第1SAM（シリアル・アクセス・メモリ）
であり、第１フレームメモリ８に記憶されている画像デ
ータの任意のアドレスから画像データをパラレルに取り
出すことができ、取り出した画像データを外部にシリア
ルに転送できる。またこの逆の動作もできるが、第1SAM
ではその必要はない。そして、この第1SAM9は、RAM−SA
Mアクセス制御部７からの指令により第１フレームメモ
リ８の所定のアドレスからの画像データ１行分をパラレ
ルに読み出し、後に述べる第2SAMにシリアルに転送す
る。10は、第２フレームメモリであり、拡大した画像を
記憶するためのものである。11は、第1SAMと同様なシリ
アル・アクセス・メモリからなる第2SAMであり、第1SAM
9からの画像データを受け取り、その画像データを第２
フレームメモリとの間で読出し／書込み可能に構成され
ている。12,13は、データトランスミッタ／レシーバで
あり、通常のように、CPUデータバスと第１フレームメ
モリ８、または第２フレームメモリ10との間でCPU5の制
御下で画像データの受け渡しを行なうものである。
スカウンタであり、第１フレームメモリ及び第２フレー
ムメモリのＸアドレス、Ｙアドレスを指定するものであ
る。3,4はアッダ（加算器）であり、アッダ３は、Ｘア
ドレスカウンタ１からのアドレス信号とDXレジスタ14か
らのDXアドレス信号を加算してマルチプレクサ６に出力
するものであり、アッダ４は、Ｙアドレスカウンタ２か
らのアドレス信号と、ゲート16を介して出力されるDYレ
ジスタ15のDYアドレス信号と、ゲート17を介して出力さ
れるＹアドレス補正カウンタ18からのアドレス補正信号
と、を加算してマルチプレクサ６に出力すると共に、オ
ーバーフローをRAM−SAMアクセス制御部７に知らせる。
なおゲート16,17の開閉はRAM−SAMアクセス制御部７に
よって制御される。５はCPUであり、回路の各部を制御
するものである。６はマルチプレクサであり、CPU5の制
御の下で第１フレームメモリ、第２フレームメモリのＸ
アドレス、Ｙアドレスを選択するものであり、また第1S
AM9のアドレスを指定するものである。７は、RAM−SAM
アクセス制御部であり、第１フレームメモリ８と第1SAM
9との間及び第２フレームメモリ10と第2SAM11との間で
画像データを読出し／書込みの制御を行なうと共に、第
1SAM9から第2SAM11への画像データの転送を所定のスケ
ールファクタで行なうものである。８は、第１フレーム
メモリであり、通常のようにソース画像を記憶するもの
である。９は、第1SAM（シリアル・アクセス・メモリ）
であり、第１フレームメモリ８に記憶されている画像デ
ータの任意のアドレスから画像データをパラレルに取り
出すことができ、取り出した画像データを外部にシリア
ルに転送できる。またこの逆の動作もできるが、第1SAM
ではその必要はない。そして、この第1SAM9は、RAM−SA
Mアクセス制御部７からの指令により第１フレームメモ
リ８の所定のアドレスからの画像データ１行分をパラレ
ルに読み出し、後に述べる第2SAMにシリアルに転送す
る。10は、第２フレームメモリであり、拡大した画像を
記憶するためのものである。11は、第1SAMと同様なシリ
アル・アクセス・メモリからなる第2SAMであり、第1SAM
9からの画像データを受け取り、その画像データを第２
フレームメモリとの間で読出し／書込み可能に構成され
ている。12,13は、データトランスミッタ／レシーバで
あり、通常のように、CPUデータバスと第１フレームメ
モリ８、または第２フレームメモリ10との間でCPU5の制
御下で画像データの受け渡しを行なうものである。
また、14はDXレジスタであり、Ｘ座標上（行方向）のオ
フセット量DXを設定してアッダ３に出力するものであ
り、15はDYレジスタであり、Ｙ座標上（列方向）のオフ
セット量DYを設定してゲート16を介してアッダ４に出力
するものである。18はＹアドレス補正カウンタであり、
Ｙ座標上の補正アドレスをカウントアップしてゲート17
を介してアッダ４に出力している。
フセット量DXを設定してアッダ３に出力するものであ
り、15はDYレジスタであり、Ｙ座標上（列方向）のオフ
セット量DYを設定してゲート16を介してアッダ４に出力
するものである。18はＹアドレス補正カウンタであり、
Ｙ座標上の補正アドレスをカウントアップしてゲート17
を介してアッダ４に出力している。
次に、本発明の画像処理装置の動作について以下に説明
する。ソース画像がCPU5の制御の下に通常のように第１
フレームメモリ８に書込まれる。またDXレジスタ14、DY
レジスタ15にはそれぞれ拡大したい画像部分の左上点
（拡大コピー開始アドレス）に応じた所望のオフセット
量DX,DYが設定される。次に、第１フレームメモリをマ
ルチプレクサ６側に選択し、Ｘ及びＹアドレスカウンタ
1,2と、Ｙアドレス補正カウンタ18をリセットする。な
お、この時点ではゲート17は禁止されている。
する。ソース画像がCPU5の制御の下に通常のように第１
フレームメモリ８に書込まれる。またDXレジスタ14、DY
レジスタ15にはそれぞれ拡大したい画像部分の左上点
（拡大コピー開始アドレス）に応じた所望のオフセット
量DX,DYが設定される。次に、第１フレームメモリをマ
ルチプレクサ６側に選択し、Ｘ及びＹアドレスカウンタ
1,2と、Ｙアドレス補正カウンタ18をリセットする。な
お、この時点ではゲート17は禁止されている。
この状態で、第１フレームメモリ８から第1SAMに画像デ
ータの１行分が転送されているが、前述したようにDYレ
ジスタ15からオフセット量DYがＹアドレスカウンタ２か
らのＹアドレス（この時点ではゼロにリセットされてい
る）にアッダ４で加算されてマルチプレクサ６に入力さ
れているので、DYアドレスだけオフセットされたアドレ
スにある１行分が第３図に示すように第1SAMに転送され
る。次に、RAM−SAMアクセス制御部７から第1SAM9及び
第2SAM11にシフトクロックが1:2の割合で出力され、第
３図に示すように第1SAM9のDXレジスタで指定されたア
ドレスから第2SAMに重複して画素が順次転送され、すな
わち、同一の画素が２個ずつ入力され第2SAMに１行分が
満たされるまで続行され、一杯になった時点でＸアドレ
スカウンタ１よりオーバーフロー信号が出される。Ｘア
ドレスカウンタ１は、第２のSAM11にシフトクロックが
送出される毎に＋１ずつカウントアップされる。又、１
行分の列数カウントアップすると、つまりオーバーフロ
ー信号が出ると、ゼロになる様に動作する。
ータの１行分が転送されているが、前述したようにDYレ
ジスタ15からオフセット量DYがＹアドレスカウンタ２か
らのＹアドレス（この時点ではゼロにリセットされてい
る）にアッダ４で加算されてマルチプレクサ６に入力さ
れているので、DYアドレスだけオフセットされたアドレ
スにある１行分が第３図に示すように第1SAMに転送され
る。次に、RAM−SAMアクセス制御部７から第1SAM9及び
第2SAM11にシフトクロックが1:2の割合で出力され、第
３図に示すように第1SAM9のDXレジスタで指定されたア
ドレスから第2SAMに重複して画素が順次転送され、すな
わち、同一の画素が２個ずつ入力され第2SAMに１行分が
満たされるまで続行され、一杯になった時点でＸアドレ
スカウンタ１よりオーバーフロー信号が出される。Ｘア
ドレスカウンタ１は、第２のSAM11にシフトクロックが
送出される毎に＋１ずつカウントアップされる。又、１
行分の列数カウントアップすると、つまりオーバーフロ
ー信号が出ると、ゼロになる様に動作する。
次に第2SAMから第２フレームメモリに最初の１行分が転
送されるが、この際の初期アドレスは、Ｙアドレス補正
カウンタによって決められる。例えばＹアドレス補正カ
ウンタがゼロのときは、ゼロアドレスが指定される。す
なわち、この時点ではゲート17が開かれており、一方ゲ
ート16が閉じられていて、Ｙアドレスカウンタ２のアド
レス（この時点ではゼロにリセットされたままである）
とＹアドレス補正カウンタ18の設定された補正アドレス
（例えばゼロアドレス）がアッダ４で加算された求めら
れるアドレス（例えばゼロアドレス）に指定される。第
２フレームメモリ10のこの指定されたアドレスに第2SAM
から画像データの１行分が第３図に示すように転送され
ることになる。
送されるが、この際の初期アドレスは、Ｙアドレス補正
カウンタによって決められる。例えばＹアドレス補正カ
ウンタがゼロのときは、ゼロアドレスが指定される。す
なわち、この時点ではゲート17が開かれており、一方ゲ
ート16が閉じられていて、Ｙアドレスカウンタ２のアド
レス（この時点ではゼロにリセットされたままである）
とＹアドレス補正カウンタ18の設定された補正アドレス
（例えばゼロアドレス）がアッダ４で加算された求めら
れるアドレス（例えばゼロアドレス）に指定される。第
２フレームメモリ10のこの指定されたアドレスに第2SAM
から画像データの１行分が第３図に示すように転送され
ることになる。
次にＹアドレス補正カウンタ18が１だけカウントアップ
され、第2SAMに記憶されている同一画像データの１行分
が第３図に示すように第２フレームメモリの次の行（第
２番目）に転送される。
され、第2SAMに記憶されている同一画像データの１行分
が第３図に示すように第２フレームメモリの次の行（第
２番目）に転送される。
その後、第１フレームメモリの画像データの次の行がＹ
アドレスカウンタ２を１だけカウントアップすることに
よって指定され、以下同様に第1SAMにその１行分が転送
され、さらにDXだけオフセットしたアドレスから画像デ
ータが第2SAMに順次重複して転送され、第２フレームメ
モリ10の次の行（第３番目）に入力される。そして、Ｙ
アドレス補正カウンタが１だけカウントアップされ、同
一画像データの１行分が第２フレームメモリ10の次の行
（第４番目）に転送される。
アドレスカウンタ２を１だけカウントアップすることに
よって指定され、以下同様に第1SAMにその１行分が転送
され、さらにDXだけオフセットしたアドレスから画像デ
ータが第2SAMに順次重複して転送され、第２フレームメ
モリ10の次の行（第３番目）に入力される。そして、Ｙ
アドレス補正カウンタが１だけカウントアップされ、同
一画像データの１行分が第２フレームメモリ10の次の行
（第４番目）に転送される。
以下、上述の動作が繰返されて拡大コピーが得られる。
なお、アッダ４の出力がオーバーフローした場合の動作
は領域外であるので無視する。
なお、アッダ４の出力がオーバーフローした場合の動作
は領域外であるので無視する。
（発明の効果） 以上詳細に説明したように、本発明は、第１フレームメ
モリの任意のアドレスから１行分の画像データがパラレ
ルに取り出し自在である共にシフトクロックに従って順
次読み取った画像データがシリアルに外部に読み出され
る第１のSAMと、該第１のSAMからシリアルに転送される
画像データをシフトクロックに従って順次シリアルに読
み込み、第２のフレームメモリに該読み込まれた１行分
の画像データをパラレルに書き込み自在な第２のSAMと
を備えているので、従来のように処理しようとする画像
データを直接演算処理して拡大するものと比較して複雑
な演算処理が不要なため、高速に画像データの処理が可
能となるし、ハードウエアやソフトウエアが従来のもの
と比較して簡単になる。また第１のSAMに読み込まれた
画像データをシリアルに読み出すためのシフトクロック
と該第１のSAMからのシリアルな転送データを第２のSAM
に読み込むためのシフトクロックを出力し、かつ第１と
第２のSAMにそれぞれ送出するシフトクロックの数の割
合を画像の拡大倍率に従った割合で出力するRAM−SAMア
クセス制御部を設けているので、画像の拡大処理が従来
のものと比較して簡単に行なえる。
モリの任意のアドレスから１行分の画像データがパラレ
ルに取り出し自在である共にシフトクロックに従って順
次読み取った画像データがシリアルに外部に読み出され
る第１のSAMと、該第１のSAMからシリアルに転送される
画像データをシフトクロックに従って順次シリアルに読
み込み、第２のフレームメモリに該読み込まれた１行分
の画像データをパラレルに書き込み自在な第２のSAMと
を備えているので、従来のように処理しようとする画像
データを直接演算処理して拡大するものと比較して複雑
な演算処理が不要なため、高速に画像データの処理が可
能となるし、ハードウエアやソフトウエアが従来のもの
と比較して簡単になる。また第１のSAMに読み込まれた
画像データをシリアルに読み出すためのシフトクロック
と該第１のSAMからのシリアルな転送データを第２のSAM
に読み込むためのシフトクロックを出力し、かつ第１と
第２のSAMにそれぞれ送出するシフトクロックの数の割
合を画像の拡大倍率に従った割合で出力するRAM−SAMア
クセス制御部を設けているので、画像の拡大処理が従来
のものと比較して簡単に行なえる。
第１図は、本発明の原理を説明するための説明図であ
る。 第２図は、本発明の画像処理装置のブロック図である。 第３図は、画像データの一部の移動を示す概略図であ
る。 １……Ｘアドレスカウンタ、２……Ｙアドレスカウン
タ、3,4……アッダ、６……マルチプレクサ、７……RAM
−SAMアクセス制御部、８……第１フレームメモリ、９
……第1SAM、10……第２フレームメモリ、11……第2SA
M、14……DXレジスタ、15……DYレジスタ、18……Ｙア
ドレス補正カウンタ。
る。 第２図は、本発明の画像処理装置のブロック図である。 第３図は、画像データの一部の移動を示す概略図であ
る。 １……Ｘアドレスカウンタ、２……Ｙアドレスカウン
タ、3,4……アッダ、６……マルチプレクサ、７……RAM
−SAMアクセス制御部、８……第１フレームメモリ、９
……第1SAM、10……第２フレームメモリ、11……第2SA
M、14……DXレジスタ、15……DYレジスタ、18……Ｙア
ドレス補正カウンタ。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭55−40460（ＪＰ，Ａ) 特開 昭60−1974（ＪＰ，Ａ)
Claims (1)
- 【請求項１】表示画面に描く表示画像を拡大する画像処
理装置において、１フレーム分の画像を記憶する第１フ
レームメモリと、該第１フレームメモリの画像データを
加工した画像データを記憶する第２フレームメモリと、
第１フレームメモリの任意のアドレスから１行分の画像
データをパラレルに取り出し自在である共にシフトクロ
ックに従って順次読み取った画像データがシリアルに外
部に読み出される第１のSAMと、該第１のSAMからシリア
ルに転送される画像データを前記シフトクロックに従っ
て順次シリアルに読み込み、第２のフレームメモリに該
読み込まれた１行分の画像データをパラレルに書き込み
自在な第２のSAMと、第１フレームメモリ及び第２フレ
ームメモリのアドレスを指定するＸ及びＹアドレスカウ
ンタと、前記Ｘ及びＹアドレスカウンタのカウント値に
加算して第１フレームメモリの画像データ読出しの初期
アドレスを決定するためのDX及びDYレジスタと、第２フ
レームメモリの初期書き込みアドレスを指定するＹアド
レス補正カウンタと、第１のSAMに読み込まれた画像デ
ータをシリアルに読み出すためのシフトクロックと該第
１のSAMからのシリアルな転送データを第２のSAMに読み
込むためのシフトクロックを出力し、かつ第１と第２の
SAMにそれぞれ送出するシフトクロックの数の割合を画
像の拡大倍率に従った割合で出力するRAM−SAMアクセス
制御部と、第２フレームメモリの画像データを表示装置
に転送する手段と、を有することを特徴とする画像処理
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60093489A JPH0786747B2 (ja) | 1985-04-30 | 1985-04-30 | 画像処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60093489A JPH0786747B2 (ja) | 1985-04-30 | 1985-04-30 | 画像処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61251897A JPS61251897A (ja) | 1986-11-08 |
| JPH0786747B2 true JPH0786747B2 (ja) | 1995-09-20 |
Family
ID=14083753
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60093489A Expired - Lifetime JPH0786747B2 (ja) | 1985-04-30 | 1985-04-30 | 画像処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0786747B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6395775A (ja) * | 1986-10-09 | 1988-04-26 | Konica Corp | 拡大・縮小可能な画像処理装置 |
| JPS63167565A (ja) * | 1986-12-27 | 1988-07-11 | Konica Corp | 記録位置指定可能な画像処理装置 |
| JPS63250782A (ja) * | 1987-04-06 | 1988-10-18 | Yokogawa Electric Corp | 画像デ−タ拡大処理装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5540460A (en) * | 1978-09-14 | 1980-03-21 | Fuji Xerox Co Ltd | Image transfer device |
| JPS57161780A (en) * | 1981-03-30 | 1982-10-05 | Tokyo Shibaura Electric Co | Picture display unit |
| JPS601974A (ja) * | 1983-06-17 | 1985-01-08 | Ricoh Co Ltd | 変倍回路 |
| JPS607265A (ja) * | 1983-06-27 | 1985-01-16 | Usac Electronics Ind Co Ltd | イメ−ジ処理装置 |
-
1985
- 1985-04-30 JP JP60093489A patent/JPH0786747B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61251897A (ja) | 1986-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2893529B1 (en) | Method and device for selective display refresh | |
| JPH07325930A (ja) | マウスカーソル追従型拡大表示の移動方式 | |
| JPH0786747B2 (ja) | 画像処理装置 | |
| JP3154741B2 (ja) | 画像処理装置及びその方式 | |
| JPH06149533A (ja) | 表示領域外セグメントの描画処理を削減したセグメント高速描画方式 | |
| JPH0325684A (ja) | 画像描画制御装置 | |
| JPH0728991A (ja) | メモリを用いたデータ処理回路 | |
| JPS62145483A (ja) | 画像拡大縮小回転装置 | |
| JP2585842B2 (ja) | アニメーション表示方式 | |
| JPH0816808A (ja) | 画像表示装置および画像表示方法 | |
| JP2731028B2 (ja) | 表示制御装置 | |
| JP2512252B2 (ja) | 画像拡大縮小装置 | |
| JPH0379733B2 (ja) | ||
| JP2000098996A (ja) | 画像表示装置 | |
| JP2998417B2 (ja) | マルチメディア情報処理装置 | |
| JPH0443394A (ja) | マルチウィンドウのダブルバッファ方式 | |
| JPS60231270A (ja) | パタ−ン制御装置 | |
| JPS6054075A (ja) | 画像拡大縮小回路 | |
| JPS6329838A (ja) | 表示装置 | |
| JPH04151195A (ja) | 画像表示装置 | |
| JPH03156690A (ja) | 矩形領域描画方式 | |
| JPS63285681A (ja) | ビデオメモリ装置 | |
| JPH03105576A (ja) | 画像処理装置 | |
| JPH0580744A (ja) | 画像処理装置 | |
| JPH10268855A (ja) | 画面分割表示装置 |