JPH0786734A - 電子回路の電気導通検査方法および電気導通検査装置ならびに電子回路 - Google Patents
電子回路の電気導通検査方法および電気導通検査装置ならびに電子回路Info
- Publication number
- JPH0786734A JPH0786734A JP5229329A JP22932993A JPH0786734A JP H0786734 A JPH0786734 A JP H0786734A JP 5229329 A JP5229329 A JP 5229329A JP 22932993 A JP22932993 A JP 22932993A JP H0786734 A JPH0786734 A JP H0786734A
- Authority
- JP
- Japan
- Prior art keywords
- electronic circuit
- electrical continuity
- inspected
- contact pin
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
- Tests Of Electronic Circuits (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】
【目的】 電子回路の電気導通検査を正確に行うことが
できる電子回路の電気導通検査方法および電気導通検査
装置ならびに電子回路を提供する。 【構成】 電気導通検査装置の接触ピン6を被検査点と
しての基板3の電極4に接触させる際に、フラックス残
渣5が多いと接触不良となり、結果的にはんだ付不良と
見なされてしまう。そこで、接触ピン6を加熱するヒー
タ8を設け、このヒータ8により接触ピン6を60℃〜
80℃に加熱して、この加熱させた接触ピン6を被検査
点としての電極4に接触させる。これにより、加熱され
た接触ピン6が電極4におけるフラックス残渣5と接触
した段階で、フラックス残渣5が軟化して流動性を持
ち、接触ピン6からさらに圧力が加わると、接触ピン6
はフラック残渣5を排除しながら電極4に到達し、電気
導通を得る。
できる電子回路の電気導通検査方法および電気導通検査
装置ならびに電子回路を提供する。 【構成】 電気導通検査装置の接触ピン6を被検査点と
しての基板3の電極4に接触させる際に、フラックス残
渣5が多いと接触不良となり、結果的にはんだ付不良と
見なされてしまう。そこで、接触ピン6を加熱するヒー
タ8を設け、このヒータ8により接触ピン6を60℃〜
80℃に加熱して、この加熱させた接触ピン6を被検査
点としての電極4に接触させる。これにより、加熱され
た接触ピン6が電極4におけるフラックス残渣5と接触
した段階で、フラックス残渣5が軟化して流動性を持
ち、接触ピン6からさらに圧力が加わると、接触ピン6
はフラック残渣5を排除しながら電極4に到達し、電気
導通を得る。
Description
【0001】
【産業上の利用分野】本発明は電子部品がはんだ付けさ
れた電子回路の電気導通検査方法および電気導通検査装
置ならびに電子回路に関するものである。
れた電子回路の電気導通検査方法および電気導通検査装
置ならびに電子回路に関するものである。
【0002】
【従来の技術】近年、電気製品の小型軽量化にともな
い、プリント基板上に電子部品を実装する方法としては
表面実装方法が主流になっている。
い、プリント基板上に電子部品を実装する方法としては
表面実装方法が主流になっている。
【0003】以下、図10の(a)〜(d)を参照しな
がら従来の電子部品の表面実装方法について説明する。
21は基板、22はこの基板21上に設けられた電極で
ある。23はクリーム半田で、スキージ24が基板21
に対して平行に移動される際にクリーム半田23がメタ
ルマスク25に形成された孔を通過して、電極22上に
印刷される(図10(a)参照)。次に電子部品26は
印刷されたクリーム半田23上に電子部品装着機によっ
て装着される(図10(b)参照)。装着された電子部
品26は基板21ごとにリフロー装置に投入され、所定
の温度の中を通過するときにクリーム半田23中の金属
成分が再溶融され、基板21の電極22と電子部品26
の電極部26aとの間が溶融されたクリーム半田23で
接続され、このクリーム半田23は最終的に冷却固化さ
れる(図10(c)参照)。クリーム半田23の周辺に
はクリーム半田23中に含まれていたフラックス27の
成分が残渣として残る(図10(d)参照)。
がら従来の電子部品の表面実装方法について説明する。
21は基板、22はこの基板21上に設けられた電極で
ある。23はクリーム半田で、スキージ24が基板21
に対して平行に移動される際にクリーム半田23がメタ
ルマスク25に形成された孔を通過して、電極22上に
印刷される(図10(a)参照)。次に電子部品26は
印刷されたクリーム半田23上に電子部品装着機によっ
て装着される(図10(b)参照)。装着された電子部
品26は基板21ごとにリフロー装置に投入され、所定
の温度の中を通過するときにクリーム半田23中の金属
成分が再溶融され、基板21の電極22と電子部品26
の電極部26aとの間が溶融されたクリーム半田23で
接続され、このクリーム半田23は最終的に冷却固化さ
れる(図10(c)参照)。クリーム半田23の周辺に
はクリーム半田23中に含まれていたフラックス27の
成分が残渣として残る(図10(d)参照)。
【0004】
【発明が解決しようとする課題】しかしながら、従来の
電子部品の表面実装方法によれば、図11に示すよう
に、はんだ付けが行われた箇所の周辺にクリーム半田2
3中に含まれていたフラックス27の成分が残渣として
残るため、この後に検査装置の対となったチェック用の
接触ピン28を基板21上の被検査接触点である基板2
1の電極22の位置に接触させて電子回路の電気導通検
査を行う際に、接触ピン28と基板21の電極22との
間のフラックス27の存在により、被検査点間は実際に
は導通しているにもかかわらず、導通がないものと誤っ
て判断してしまうことがあった。
電子部品の表面実装方法によれば、図11に示すよう
に、はんだ付けが行われた箇所の周辺にクリーム半田2
3中に含まれていたフラックス27の成分が残渣として
残るため、この後に検査装置の対となったチェック用の
接触ピン28を基板21上の被検査接触点である基板2
1の電極22の位置に接触させて電子回路の電気導通検
査を行う際に、接触ピン28と基板21の電極22との
間のフラックス27の存在により、被検査点間は実際に
は導通しているにもかかわらず、導通がないものと誤っ
て判断してしまうことがあった。
【0005】本発明は上記問題を解決するもので、電子
回路の電気導通検査を正確に行うことができる電子回路
の電気導通検査方法および電気導通検査装置ならびに電
子回路を提供することを目的とするものである。
回路の電気導通検査を正確に行うことができる電子回路
の電気導通検査方法および電気導通検査装置ならびに電
子回路を提供することを目的とするものである。
【0006】
【課題を解決するための手段】上記問題を解決するため
に本発明は、以下の何れかを採用するものである。 1)電子回路の電気導通検査方法として、接触ピンを加
熱した状態でこの接触ピンにより電子回路の被検査点を
押え込む工程を設ける。また、この電気導通検査方法に
対応できる電気導通検査装置として、接触ピンを加熱す
る加熱手段を備える。
に本発明は、以下の何れかを採用するものである。 1)電子回路の電気導通検査方法として、接触ピンを加
熱した状態でこの接触ピンにより電子回路の被検査点を
押え込む工程を設ける。また、この電気導通検査方法に
対応できる電気導通検査装置として、接触ピンを加熱す
る加熱手段を備える。
【0007】2)電子回路の電気導通検査方法として、
接触ピンに超音波振動を印加した状態で前記接触ピンに
より電子回路の被検査点を押え込む工程を設ける。ま
た、この電気導通検査方法に対応できる電気導通検査装
置として、接触ピンを超音波振動させる超音波振動子を
備える。
接触ピンに超音波振動を印加した状態で前記接触ピンに
より電子回路の被検査点を押え込む工程を設ける。ま
た、この電気導通検査方法に対応できる電気導通検査装
置として、接触ピンを超音波振動させる超音波振動子を
備える。
【0008】3)電子回路として、電気導通検査の被検
査点に、電気導通検査を行う検査装置のチェック用の接
触ピンが接触される突起を設ける。 4)電子回路として、はんだ付けされるはんだ付け用電
極またはその近傍に、はんだ付の際に流出するフラック
ス残渣を流入させる凹部を形成する。
査点に、電気導通検査を行う検査装置のチェック用の接
触ピンが接触される突起を設ける。 4)電子回路として、はんだ付けされるはんだ付け用電
極またはその近傍に、はんだ付の際に流出するフラック
ス残渣を流入させる凹部を形成する。
【0009】5)電子回路の電気導通検査方法として、
はんだ付けを行う前に、電子回路の被検査点にフィルム
を設ける工程と、はんだ付けを行った後に前記フィルム
を除去してはんだ付の際に流出したフラックス残渣を排
除する工程とを設ける。
はんだ付けを行う前に、電子回路の被検査点にフィルム
を設ける工程と、はんだ付けを行った後に前記フィルム
を除去してはんだ付の際に流出したフラックス残渣を排
除する工程とを設ける。
【0010】6)電子回路の電気導通検査方法として、
電子回路の被検査点に溶剤を吹きつけてフラックス残渣
を溶剤により溶かし出して除去する工程を設ける。 7)電子回路の電気導通検査方法として、電子回路の被
検査点に光を照射してフラックス残渣を除去する工程を
設ける。
電子回路の被検査点に溶剤を吹きつけてフラックス残渣
を溶剤により溶かし出して除去する工程を設ける。 7)電子回路の電気導通検査方法として、電子回路の被
検査点に光を照射してフラックス残渣を除去する工程を
設ける。
【0011】8)電子回路の電気導通検査方法として、
はんだ付けを行う前に電子回路の被検査点にフラックス
残渣の流れ込みを防止するピンを装着する工程と、はん
だ付けを行った後に前記ピンを取り除く工程とを設け
る。
はんだ付けを行う前に電子回路の被検査点にフラックス
残渣の流れ込みを防止するピンを装着する工程と、はん
だ付けを行った後に前記ピンを取り除く工程とを設け
る。
【0012】
【作用】上記した構成により、以下のような作用が得ら
れる。 1)接触ピンを加熱した状態で電子回路の被検査点に押
え込むことにより、被検査点上のフラックス残渣の主成
分であるロジンが軟化点に達して、フラックス残渣が除
去されながら接触ピンが被検査点に達し、導通を得る。
したがって、電気導通検査を確実に行うことができる。
れる。 1)接触ピンを加熱した状態で電子回路の被検査点に押
え込むことにより、被検査点上のフラックス残渣の主成
分であるロジンが軟化点に達して、フラックス残渣が除
去されながら接触ピンが被検査点に達し、導通を得る。
したがって、電気導通検査を確実に行うことができる。
【0013】2)接触ピンに超音波振動を印加した状態
で電子回路の被検査点に押し付けることにより、被検査
点上のフラックス残渣をその振動により除去しながら導
通を得ることができ、電気導通検査を確実に行うことが
できる。
で電子回路の被検査点に押し付けることにより、被検査
点上のフラックス残渣をその振動により除去しながら導
通を得ることができ、電気導通検査を確実に行うことが
できる。
【0014】3)電子回路に突起が設けられているた
め、リフローはんだ付時にフラックス残渣は突起を避け
てその周辺に流れ、突起が露出した状態となって接触ピ
ンとの導通が得易くなり、電気導通検査を確実に行うこ
とができる。
め、リフローはんだ付時にフラックス残渣は突起を避け
てその周辺に流れ、突起が露出した状態となって接触ピ
ンとの導通が得易くなり、電気導通検査を確実に行うこ
とができる。
【0015】4)はんだ付けされるはんだ付け用電極ま
たはその近傍に、はんだ付の際に流出するフラックス残
渣を流入させる凹部を形成することにより、リフローは
んだ付時にフラックス残渣は凹部に流れ込んで被検査点
に到達しにくくなって接触ピンとの導通が得易くなり、
電気導通検査を確実に行うことができる。
たはその近傍に、はんだ付の際に流出するフラックス残
渣を流入させる凹部を形成することにより、リフローは
んだ付時にフラックス残渣は凹部に流れ込んで被検査点
に到達しにくくなって接触ピンとの導通が得易くなり、
電気導通検査を確実に行うことができる。
【0016】5)はんだ付けを行う前に電子回路の被検
査点にフィルムを設け、はんだ付けを行った後に前記フ
ィルムを除去してはんだ付の際に流出したフラックス残
渣を排除することにより、被検査点上のフラックス残渣
を良好に除去しながら導通を得ることができ、電気導通
検査を確実に行うことができる。
査点にフィルムを設け、はんだ付けを行った後に前記フ
ィルムを除去してはんだ付の際に流出したフラックス残
渣を排除することにより、被検査点上のフラックス残渣
を良好に除去しながら導通を得ることができ、電気導通
検査を確実に行うことができる。
【0017】6)電子回路の被検査点に溶剤を吹きつけ
てフラックス残渣を溶剤により溶かし出して除去するこ
とにより、接触ピンと被検査点との導通を得ることがで
き、電気導通検査を確実に行うことができる。
てフラックス残渣を溶剤により溶かし出して除去するこ
とにより、接触ピンと被検査点との導通を得ることがで
き、電気導通検査を確実に行うことができる。
【0018】7)電子回路の被検査点にレーザ光または
ソフトビームなどの光を照射して加熱昇温させ、フラッ
クス残渣を蒸発あるいは燃焼させて炭化させることで、
接触ピンと被検査点との導通を得ることができ、電気導
通検査を確実に行うことができる。
ソフトビームなどの光を照射して加熱昇温させ、フラッ
クス残渣を蒸発あるいは燃焼させて炭化させることで、
接触ピンと被検査点との導通を得ることができ、電気導
通検査を確実に行うことができる。
【0019】8)はんだ付けを行う前に電子回路の被検
査点にフラックス残渣の流れ込みを防止するピンを装着
し、はんだ付けを行った後に前記ピンを取り除くことに
より、被検査点上のフラックス残渣を良好に除去しなが
ら導通を得ることができ、電気導通検査を確実に行うこ
とができる。
査点にフラックス残渣の流れ込みを防止するピンを装着
し、はんだ付けを行った後に前記ピンを取り除くことに
より、被検査点上のフラックス残渣を良好に除去しなが
ら導通を得ることができ、電気導通検査を確実に行うこ
とができる。
【0020】
【実施例】以下、本発明の一実施例について図1〜図9
を参照しながら説明する。図1の(a),(b)におい
て、1は電子部品としてのチップ部品、1aはチップ部
品1の電極部、2ははんだで、はんだ2は基板3上に設
けられた被検査点としての電極4上でチップ部品1と金
属接合される。はんだ付けを行った後には、電極4上に
はリフローはんだ付時に発生したフラックス残渣5が存
在する。一方、電気チェックのための電気導通検査装置
に設けられた接触ピン6はフレーム7に固定されてい
る。フレーム7が下降することによって接触ピン6が電
極4に接触するが、フラックス残渣5が多いと接触不良
となり、結果的にはんだ付不良と見なされてしまう。
を参照しながら説明する。図1の(a),(b)におい
て、1は電子部品としてのチップ部品、1aはチップ部
品1の電極部、2ははんだで、はんだ2は基板3上に設
けられた被検査点としての電極4上でチップ部品1と金
属接合される。はんだ付けを行った後には、電極4上に
はリフローはんだ付時に発生したフラックス残渣5が存
在する。一方、電気チェックのための電気導通検査装置
に設けられた接触ピン6はフレーム7に固定されてい
る。フレーム7が下降することによって接触ピン6が電
極4に接触するが、フラックス残渣5が多いと接触不良
となり、結果的にはんだ付不良と見なされてしまう。
【0021】そこで、図1の(a)に示すように、接触
ピン6を加熱する加熱手段としてのヒータ8を電気導通
検査装置に取り付け、このヒータ8により接触ピン6を
60℃〜80℃に加熱して、この加熱させた接触ピン6
を被検査点としての電極4に接触させる。これにより、
加熱された接触ピン6が電極4におけるフラックス残渣
5と接触した段階で、フラックス残渣5が軟化して流動
性を持ち、接触ピン6からさらに圧力が加わると、図1
の(b)に示すように、接触ピン6はフラック残渣5を
排除しながら電極4に到達し、電気導通を得る。
ピン6を加熱する加熱手段としてのヒータ8を電気導通
検査装置に取り付け、このヒータ8により接触ピン6を
60℃〜80℃に加熱して、この加熱させた接触ピン6
を被検査点としての電極4に接触させる。これにより、
加熱された接触ピン6が電極4におけるフラックス残渣
5と接触した段階で、フラックス残渣5が軟化して流動
性を持ち、接触ピン6からさらに圧力が加わると、図1
の(b)に示すように、接触ピン6はフラック残渣5を
排除しながら電極4に到達し、電気導通を得る。
【0022】次に、本発明の第2の実施例について説明
する。図2の(a)において、9は電気導通検査装置の
接触ピン6に設けられた超音波振動子であり、コントロ
ーラから加えられた電圧により、10KHz〜100K
Hzの振動を起こす。フレーム7が下降して、接触ピン
6がフラックス残渣5に接触すると、図2の(b)に示
すように、超音波振動子9の振動によってフラックス残
渣5が排除され、接触ピン6は容易に電極4に到達し、
電気的導通を得る。
する。図2の(a)において、9は電気導通検査装置の
接触ピン6に設けられた超音波振動子であり、コントロ
ーラから加えられた電圧により、10KHz〜100K
Hzの振動を起こす。フレーム7が下降して、接触ピン
6がフラックス残渣5に接触すると、図2の(b)に示
すように、超音波振動子9の振動によってフラックス残
渣5が排除され、接触ピン6は容易に電極4に到達し、
電気的導通を得る。
【0023】次に、本発明の第3の実施例について説明
する。図3の(a)に示すように、電極4上には突起1
1が形成されている。この突起11は銅あるいはニッケ
ルメッキなどで形成されており、電極4の平面部より約
50〜100mmの高さを持つ。
する。図3の(a)に示すように、電極4上には突起1
1が形成されている。この突起11は銅あるいはニッケ
ルメッキなどで形成されており、電極4の平面部より約
50〜100mmの高さを持つ。
【0024】図3の(b)に示すように、チップ部品1
を実装する電極4上にはクリームはんだ10が印刷供給
される。次に、図3の(c)に示すように、チップ部品
1が基板3上に実装され、リフロー装置で熱せられては
んだ付される。その際、図3の(d)に示すように、フ
ラックス残渣5が発生するが、突起11には流れ込ま
ず、電極4は突起11の金属面が露出した状態となる。
したがって、図3の(e)に示すように、接触ピン6が
下降されると、電極4上の突起11に直接接触すること
となり、良好な電気導通が得られる。
を実装する電極4上にはクリームはんだ10が印刷供給
される。次に、図3の(c)に示すように、チップ部品
1が基板3上に実装され、リフロー装置で熱せられては
んだ付される。その際、図3の(d)に示すように、フ
ラックス残渣5が発生するが、突起11には流れ込ま
ず、電極4は突起11の金属面が露出した状態となる。
したがって、図3の(e)に示すように、接触ピン6が
下降されると、電極4上の突起11に直接接触すること
となり、良好な電気導通が得られる。
【0025】次に、本発明の第4の実施例について説明
する。図4の(a)に示すように、電極4の周辺には、
凹部としての側溝12が設けられている。図4の(a)
に示すように、クリームはんだ10が印刷供給されてチ
ップ部品1が基板3上に装着された後、リフローはんだ
付される(図4の(c)参照)が、このときに流れ出し
たフラックス残渣5は、図4の(d)に示すように、側
溝12に流れ込み、電極4には流れ込まないため、接触
ピン6と良好な導通が得られるものである。なお、側溝
12の幅は約100nm,深さは約100nm程度が良
好である。
する。図4の(a)に示すように、電極4の周辺には、
凹部としての側溝12が設けられている。図4の(a)
に示すように、クリームはんだ10が印刷供給されてチ
ップ部品1が基板3上に装着された後、リフローはんだ
付される(図4の(c)参照)が、このときに流れ出し
たフラックス残渣5は、図4の(d)に示すように、側
溝12に流れ込み、電極4には流れ込まないため、接触
ピン6と良好な導通が得られるものである。なお、側溝
12の幅は約100nm,深さは約100nm程度が良
好である。
【0026】次に、本発明の第5の実施例について説明
する。図5の(a)に示すように、電極4と基板3とに
わたって凹部としての流動孔13が設けられている。ク
リームはんだ10が印刷されてチップ部品1が装着され
た後にリフローはんだ付されるが(図5の(b)〜
(d)参照)、その時流れ出したフラックス残渣5は流
動孔13に流れ込み、電極4には流れ込まないため、図
5の(e)に示すように、接触ピン6と良好な導通が得
られるものである。なお流動孔13の径は電極4の幅の
50%〜80%とすることが適している。
する。図5の(a)に示すように、電極4と基板3とに
わたって凹部としての流動孔13が設けられている。ク
リームはんだ10が印刷されてチップ部品1が装着され
た後にリフローはんだ付されるが(図5の(b)〜
(d)参照)、その時流れ出したフラックス残渣5は流
動孔13に流れ込み、電極4には流れ込まないため、図
5の(e)に示すように、接触ピン6と良好な導通が得
られるものである。なお流動孔13の径は電極4の幅の
50%〜80%とすることが適している。
【0027】次に、本発明の第6の実施例について説明
する。図6の(b)に示すように、電極4における被検
査点箇所はフィルム14で覆われている。フィルム14
は酢酸ビニルを主成分とした樹脂で、印刷あるいはディ
スペンスにより供給され、自然硬化されている。図6の
(c)に示すように、クリームはんだ10が印刷され、
図6の(d)に示すように、チップ部品1が基板3上に
装着された後にリフローはんだ付されるが、流れ出した
フラックス残渣5は、図6の(e)に示すように、フィ
ルム14をとりまく形で拡がる。次に、図6の(f)に
示すように、フィルム14を取り除くことにより、フィ
ルム14が除去された部分のみ電極4が露出するため、
図6の(g)に示すように、この箇所に接触ピン6を接
触させることにより、接触ピン6と電極4との接触が良
好になる。なおフィルム14の膜圧は100nm〜20
nmが適切である。
する。図6の(b)に示すように、電極4における被検
査点箇所はフィルム14で覆われている。フィルム14
は酢酸ビニルを主成分とした樹脂で、印刷あるいはディ
スペンスにより供給され、自然硬化されている。図6の
(c)に示すように、クリームはんだ10が印刷され、
図6の(d)に示すように、チップ部品1が基板3上に
装着された後にリフローはんだ付されるが、流れ出した
フラックス残渣5は、図6の(e)に示すように、フィ
ルム14をとりまく形で拡がる。次に、図6の(f)に
示すように、フィルム14を取り除くことにより、フィ
ルム14が除去された部分のみ電極4が露出するため、
図6の(g)に示すように、この箇所に接触ピン6を接
触させることにより、接触ピン6と電極4との接触が良
好になる。なおフィルム14の膜圧は100nm〜20
nmが適切である。
【0028】次に、本発明の第7の実施例について説明
する。図7の(b)に示すように、電気導通検査装置に
吐出ノズル15が設けられ、この吐出ノズル15の先端
部から、エチルアルコール、アセトン、IPAなどの溶
剤を吐出する。このときに、図7の(c)に示すよう
に、フラックス残渣5は溶剤に溶かされて排除される。
この動作を2〜3回繰り返すことにより、図7の(d)
に示すように、電極4の被検査点が露出し、接触ピン6
と電極4の間に良好な導通が得られる。
する。図7の(b)に示すように、電気導通検査装置に
吐出ノズル15が設けられ、この吐出ノズル15の先端
部から、エチルアルコール、アセトン、IPAなどの溶
剤を吐出する。このときに、図7の(c)に示すよう
に、フラックス残渣5は溶剤に溶かされて排除される。
この動作を2〜3回繰り返すことにより、図7の(d)
に示すように、電極4の被検査点が露出し、接触ピン6
と電極4の間に良好な導通が得られる。
【0029】次に、本発明の第8の実施例について示
す。図8の(b)において、16はレーザ光線で、Ya
gレーザが主体となる。フラックス残渣5はこのレーザ
光線16により500℃〜1000℃に加熱され、図8
の(c)に示すように、一部の炭化物を残して蒸発す
る。これにより、図8の(d)に示すように、電極4の
被検査点箇所のフラックス残渣5はほぼ除去されるとと
もに、フラックス残渣5のあとに残った一部の炭化物は
導通を有するため、接触ピン6と電極4との間に良好な
導通が得られる。
す。図8の(b)において、16はレーザ光線で、Ya
gレーザが主体となる。フラックス残渣5はこのレーザ
光線16により500℃〜1000℃に加熱され、図8
の(c)に示すように、一部の炭化物を残して蒸発す
る。これにより、図8の(d)に示すように、電極4の
被検査点箇所のフラックス残渣5はほぼ除去されるとと
もに、フラックス残渣5のあとに残った一部の炭化物は
導通を有するため、接触ピン6と電極4との間に良好な
導通が得られる。
【0030】次に、本発明の第9の実施例について示
す。図9の(b)において、17はフラックス残渣5を
排除する排除ピンであり、この排除ピン17は電気導通
検査装置のプレート18に任意の位置に無数に取り付け
られている。クリームはんだ10が印刷され、装着され
たチップ部品1がリフローはんだ付される際流れ出すフ
ラック残渣5は、排除ピン17が電極4と接触している
部位はこの排除ピン17により流れ込みが阻止される。
冷却後に排除ピン17を取り除くと、図9の(c)に示
すように、電極4が露出するため、図9の(d)に示す
ように、接触ピン6と電極4との間に良好な導通が得ら
れる。
す。図9の(b)において、17はフラックス残渣5を
排除する排除ピンであり、この排除ピン17は電気導通
検査装置のプレート18に任意の位置に無数に取り付け
られている。クリームはんだ10が印刷され、装着され
たチップ部品1がリフローはんだ付される際流れ出すフ
ラック残渣5は、排除ピン17が電極4と接触している
部位はこの排除ピン17により流れ込みが阻止される。
冷却後に排除ピン17を取り除くと、図9の(c)に示
すように、電極4が露出するため、図9の(d)に示す
ように、接触ピン6と電極4との間に良好な導通が得ら
れる。
【0031】
【発明の効果】以上のように本発明によれば、基板の電
極などの被検査点からクリームはんだのフラックス残渣
を除去したり流れ込みを防止したりすることで、被検査
点と接触ピンとの導通を良好にすることができ、電気導
通検査の不良を低減できて信頼性が向上する。
極などの被検査点からクリームはんだのフラックス残渣
を除去したり流れ込みを防止したりすることで、被検査
点と接触ピンとの導通を良好にすることができ、電気導
通検査の不良を低減できて信頼性が向上する。
【図1】(a),(b)はそれぞれ本発明の第1の実施
例に係る電子回路の電気導通検査方法の工程図
例に係る電子回路の電気導通検査方法の工程図
【図2】(a),(b)はそれぞれ本発明の第2の実施
例に係る電子回路の電気導通検査方法の工程図
例に係る電子回路の電気導通検査方法の工程図
【図3】(a)〜(e)はそれぞれ本発明の第3の実施
例に係る電子回路の電気導通検査方法の工程図
例に係る電子回路の電気導通検査方法の工程図
【図4】(a)〜(d)はそれぞれ本発明の第4の実施
例に係る電子回路の電気導通検査方法の工程図
例に係る電子回路の電気導通検査方法の工程図
【図5】(a)〜(e)はそれぞれ本発明の第5の実施
例に係る電子回路の電気導通検査方法の工程図
例に係る電子回路の電気導通検査方法の工程図
【図6】(a)〜(g)はそれぞれ本発明の第6の実施
例に係る電子回路の電気導通検査方法の工程図
例に係る電子回路の電気導通検査方法の工程図
【図7】(a)〜(d)はそれぞれ本発明の第7の実施
例に係る電子回路の電気導通検査方法の工程図
例に係る電子回路の電気導通検査方法の工程図
【図8】(a)〜(d)はそれぞれ本発明の第8の実施
例に係る電子回路の電気導通検査方法の工程図
例に係る電子回路の電気導通検査方法の工程図
【図9】(a)〜(d)はそれぞれ本発明の第9の実施
例に係る電子回路の電気導通検査方法の工程図
例に係る電子回路の電気導通検査方法の工程図
【図10】(a)〜(d)はそれぞれ従来のクリームはん
だ印刷、リフローによる回路形成方法の工程図
だ印刷、リフローによる回路形成方法の工程図
1 チップ部品 1a 電極部 2 はんだ 3 基板 4 電極(被検査点) 5 フラックス残渣 6 接触ピン 8 ヒータ(加熱手段) 9 超音波振動子 10 クリームはんだ 11 突起 12 側溝(凹部) 13 流動孔(凹部) 14 フィルム 15 吐出ノズル 16 レーザ光線 17 排除ピン
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 G01R 31/28 H05K 1/11 Z 7511−4E
Claims (11)
- 【請求項1】 電気導通検査を行う検査装置のチェック
用の接触ピンをはんだ付けされた電子回路に接触させる
ことにより電子回路の被検査点間の電気導通状態を計測
して検査する方法であって、前記接触ピンを加熱した状
態でこの接触ピンにより電子回路の被検査点を押え込む
工程を有する電子回路の電気導通検査方法。 - 【請求項2】 はんだ付けされた電子回路にチェック用
の接触ピンを接触させることにより電子回路の被検査点
間の電気導通状態を計測して検査する電気導通検査装置
であって、前記接触ピンを加熱する加熱手段を備えた電
気導通検査装置。 - 【請求項3】 電気導通検査を行う検査装置のチェック
用の接触ピンをはんだ付けされた電子回路に接触させる
ことにより電子回路の被検査点間の電気導通状態を計測
して検査する方法であって、前記接触ピンに超音波振動
を印加した状態で前記接触ピンにより電子回路の被検査
点を押え込む工程を有する電子回路の電気導通検査方
法。 - 【請求項4】 はんだ付けされた電子回路にチェック用
の接触ピンを接触させることにより電子回路の被検査点
間の電気導通状態を計測して検査する電気導通検査装置
であって、前記接触ピンを超音波振動させる超音波振動
子を備えた電気導通検査装置。 - 【請求項5】 電気導通検査の被検査点に、電気導通検
査を行う検査装置のチェック用の接触ピンが接触される
突起が設けられた電子回路。 - 【請求項6】 はんだ付けされるはんだ付け用電極の近
傍に、はんだ付の際に流出するフラックス残渣を流入さ
せる凹部を形成した電子回路。 - 【請求項7】 はんだ付けされるはんだ付け用電極に、
はんだ付の際に流出するフラックス残渣を流入させる凹
部を形成した電子回路。 - 【請求項8】 電気導通検査を行う検査装置のチェック
用の接触ピンをはんだ付けされた電子回路に接触させる
ことにより電子回路の被検査点間の電気導通状態を計測
して検査する方法であって、はんだ付けを行う前に、電
子回路の被検査点にフィルムを設ける工程と、はんだ付
けを行った後に前記フィルムを除去してはんだ付の際に
流出したフラックス残渣を排除する工程とを有する電子
回路の電気導通検査方法。 - 【請求項9】 電気導通検査を行う検査装置のチェック
用の接触ピンをはんだ付けされた電子回路に接触させる
ことにより電子回路の被検査点間の電気導通状態を計測
して検査する方法であって、電子回路の被検査点に溶剤
を吹きつけてフラックス残渣を溶剤により溶かし出して
除去する工程を有する電子回路の電気導通検査方法。 - 【請求項10】 電気導通検査を行う検査装置のチェッ
ク用の接触ピンをはんだ付けされた電子回路に接触させ
ることにより電子回路の被検査点間の電気導通状態を計
測して検査する方法であって、電子回路の被検査点に光
を照射してフラックス残渣を除去する工程を有する電子
回路の電気導通検査方法。 - 【請求項11】 電気導通検査を行う検査装置のチェッ
ク用の接触ピンをはんだ付けされた電子回路に接触させ
ることにより電子回路の被検査点間の電気導通状態を計
測して検査する方法であって、はんだ付けを行う前に電
子回路の被検査点にフラックス残渣の流れ込みを防止す
るピンを装着する工程と、はんだ付けを行った後に前記
ピンを取り除く工程とを有する電子回路の電気導通検査
方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5229329A JPH0786734A (ja) | 1993-09-16 | 1993-09-16 | 電子回路の電気導通検査方法および電気導通検査装置ならびに電子回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5229329A JPH0786734A (ja) | 1993-09-16 | 1993-09-16 | 電子回路の電気導通検査方法および電気導通検査装置ならびに電子回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0786734A true JPH0786734A (ja) | 1995-03-31 |
Family
ID=16890449
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5229329A Pending JPH0786734A (ja) | 1993-09-16 | 1993-09-16 | 電子回路の電気導通検査方法および電気導通検査装置ならびに電子回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0786734A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011174863A (ja) * | 2010-02-25 | 2011-09-08 | Tatsumo Kk | 電子機器に用いられるプリント基板の検査方法及びこれに用いる検査装置 |
-
1993
- 1993-09-16 JP JP5229329A patent/JPH0786734A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011174863A (ja) * | 2010-02-25 | 2011-09-08 | Tatsumo Kk | 電子機器に用いられるプリント基板の検査方法及びこれに用いる検査装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5271548A (en) | Method for applying solder to and mounting components on printed circuit boards | |
EP0766829B1 (en) | Method of cleaning probe tips of probe cards | |
US6179198B1 (en) | Method of soldering bumped work by partially penetrating the oxide film covering the solder bumps | |
JP3279940B2 (ja) | 電子回路装置の製造方法、半田残渣均一化治具、金属ロウペースト転写用治具及び電子回路装置の製造装置 | |
JP4675667B2 (ja) | 電子部品実装方法 | |
JP2002031652A (ja) | プローブカード、その修復方法及びその製造方法 | |
JPH0786734A (ja) | 電子回路の電気導通検査方法および電気導通検査装置ならびに電子回路 | |
JP5466043B2 (ja) | 電子機器に用いられるプリント基板の検査方法及びこれに用いる検査装置 | |
JP3863980B2 (ja) | 印刷方法及び印刷装置 | |
WO1998047175A1 (fr) | Procede de fabrication de dispositif et composant semiconducteurs | |
JPH09321425A (ja) | チップ状電子部品の実装方法 | |
KR100801899B1 (ko) | 인쇄회로기판 검사방법 | |
CN114200283B (zh) | 在电路板涂覆阻焊剂后进行通断测试的电路板制造方法 | |
WO2007066643A1 (ja) | プローブピン、プローブカード及びプローブ装置 | |
JPH0621147A (ja) | 電子部品の実装方法 | |
JP3269399B2 (ja) | バンプ付きワークの実装方法 | |
JPH0697640A (ja) | 電子部品の半田付方法 | |
JPH05249172A (ja) | 電気検査方法とこれを使用した電子部品の装着方法 | |
JP4890568B2 (ja) | 電子モジュ―ルの製造方法と、電子モジュールの生産ライン | |
JPH1058650A (ja) | 印刷方法及び印刷装置 | |
JPH06350241A (ja) | 半田付方法及び半田付装置 | |
JPS6160597B2 (ja) | ||
JPH03110065A (ja) | リフローはんだ付方法 | |
CN117441413A (zh) | 电子部件安装基板的制造方法 | |
JPH10284555A (ja) | 半導体集積回路の検査方法及び半導体集積回路の検査装置 |