JPH0786470A - パワー半導体素子の実装方法 - Google Patents

パワー半導体素子の実装方法

Info

Publication number
JPH0786470A
JPH0786470A JP5177466A JP17746693A JPH0786470A JP H0786470 A JPH0786470 A JP H0786470A JP 5177466 A JP5177466 A JP 5177466A JP 17746693 A JP17746693 A JP 17746693A JP H0786470 A JPH0786470 A JP H0786470A
Authority
JP
Japan
Prior art keywords
power semiconductor
semiconductor element
substrate
mounting
adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5177466A
Other languages
English (en)
Inventor
Kentaro Hara
健太郎 原
Keiji Takano
慶二 高野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Corp
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Corp, Omron Tateisi Electronics Co filed Critical Omron Corp
Priority to JP5177466A priority Critical patent/JPH0786470A/ja
Publication of JPH0786470A publication Critical patent/JPH0786470A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 放熱性を向上させ、温度上昇によるチップの
破壊を防止し、長寿命化を図ることができるパワー半導
体素子の実装方法を提供する。 【構成】 パワー半導体素子１の裏面に溝４と平坦部５
とを交互に設け、溝４の中のみ導電性接着剤２を流し、
パワー半導体素子１を基板３上に搭載する。接着剤２を
介さず素子１と基板３とが直接接触する部分を有するこ
とにより、素子１と基板３との密着性が高まり、素子１
の放熱性が向上する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、パワー半導体素子の実
装方法に係り、特に、産業機器、情報処理機器、家電機
器などに用いられるモータ制御用パワー半導体素子の実
装方法に関する。
【０００２】
【従来の技術】従来から、この種のパワー半導体素子の
実装方法においては、導電性接着剤を用いてパワー半導
体素子を基板上に搭載する方法がある。例えば、図６に
示すように、パワー半導体素子５１の裏面全体にＡｇペ
ーストなどの導電性接着剤５２を塗布して、パワー半導
体素子５１を基板５３に接着している。
【０００３】
【発明が解決しようとする課題】しかしながら、上記の
ような導電性接着剤５２は、パワー半導体素子５１やこ
れを搭載する基板５３と比較して、熱伝導性が悪く、パ
ワー半導体素子５１の放熱を妨げていた。また、導電性
接着剤５２をパワー半導体素子５１の裏面全体に広範囲
に亘って塗布するので、接着剤５２の厚さが不均一にな
り、所々にボイドが生じて、パワー半導体素子５１の放
熱を妨げていた。このように、放熱が妨げられることに
より、パワー半導体素子５１の仕様を下げ、熱疲労のた
め寿命が低下するといった問題がある。
【０００４】本発明は、上述した問題点を解決するもの
で、パワー半導体素子を基板上に搭載するとき、部分的
に接着剤を介さずにパワー半導体素子と基板とを直接接
触させることにより、放熱性を向上させることができる
パワー半導体素子の実装方法を提供することを目的とす
る。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に請求項１の発明は、接着剤を介してパワー半導体素子
と基板とを接合させる部分と、接着剤を介することなし
に上記パワー半導体素子と上記基板とを直接接触させる
部分とでもって、上記パワー半導体素子を上記基板上に
搭載するパワー半導体素子の実装方法である。請求項２
の発明は、請求項１記載のパワー半導体素子の実装方法
において、パワー半導体素子の裏面に溝を設け、その素
子の裏面にメッキを施した後、該素子の裏面を研磨する
ことにより、該裏面にメッキされていない平坦部とメッ
キされた溝とを形成し、次いで、接着剤を用いて該素子
を基板上に搭載する方法である。請求項３の発明は、請
求項２記載のパワー半導体素子の実装方法において、パ
ワー半導体素子の裏面加工を、異方性もしくは等方性エ
ッチングで行う方法である。
【０００６】請求項４の発明は、請求項１記載のパワー
半導体素子の実装方法において、パワー半導体素子を搭
載する基板に溝を設け、その基板にメッキを施した後、
該基板を研磨することにより、該基板にメッキされてい
ない平坦部とメッキされた溝とを形成し、次いで、接着
剤を用いて上記パワー半導体素子を上記基板上に搭載す
る方法である。請求項５の発明は、請求項１記載のパワ
ー半導体素子の実装方法において、パワー半導体素子の
裏面に、少なくとも１か所の凹部もしくは凸部を設け、
それと嵌合するように上記パワー半導体素子を搭載する
基板上に凸部もしくは凹部を設け、互いに嵌合される上
記凸部の突起部の長さもしくは上記凹部の溝の深さの何
れか一方を長くし、上記パワー半導体素子を上記基板上
に搭載することで形成される隙間を接着剤で接合する方
法である。
【０００７】
【作用】上記請求項１の方法によれば、ある部分では接
着剤を介さずにパワー半導体素子と基板とが直接接触す
るように、パワー半導体素子が基板上に搭載され、素子
と基板の密着性が向上する。請求項２，３の方法によれ
ば、パワー半導体素子の裏面に、メッキされていない平
坦部とメッキされた溝とが形成され、該素子の実装時に
は溝のみに接着剤が流れるので、平坦部において接着剤
を介さずにパワー半導体素子と基板とが直接接触する。
請求項４の方法によれば、基板に、メッキされていない
平坦部とメッキされた溝とが形成され、パワー半導体素
子の実装時には溝のみに接着剤が流れるので、平坦部に
おいて接着剤を介さずにパワー半導体素子と基板とが直
接接触する。請求項５の方法によれば、パワー半導体素
子を基板上に搭載することで形成される隙間が接着剤で
接合されるので、ある部分では接着剤を介してパワー半
導体素子と基板とが接合し、他の部分では接着剤を介す
ることなしにパワー半導体素子と基板とが直接接触す
る。
【０００８】
【実施例】以下、本発明を具体化した第１実施例につい
て図１及び図２を参照して説明する。図１はパワー半導
体素子と基板の側面図を示す。パワー半導体素子１は、
Ａｇペースト、はんだなどの導電性接着剤２を用いて基
板３の上に搭載される。パワー半導体素子１の裏面には
メッキされている溝４とメッキされていない平坦部５と
が交互に設けられている。溝４の内側には導電性接着剤
２が埋められている。溝４の内側の接着剤２を介してパ
ワー半導体素子１と基板３とが接合し、一方、平坦部５
において接着剤２を介することなしにパワー半導体素子
１と基板３とが直接接触している。
【０００９】図２は上記パワー半導体素子１の製造手順
を示す。公知技術でパワー半導体素子１を製造し
（ａ）、このパワー半導体素子１の裏面に異方性もしく
は等方性エッチングで溝４を作り（ｂ）、その素子１の
裏面全体にメッキ６を施す（ｃ）。その後、その素子１
の裏面を研磨することにより、該裏面にメッキされてい
ない平坦部５を作る。その際、溝４の内側の深い部分に
メッキされた部分は残す（ｄ）。このようにして製造さ
れたパワー半導体素子１は、裏面に、メッキ６を施され
た溝４と、メッキ６のない平坦部５とからなる構造を持
つ。このパワー半導体素子１を基板３の上に実装するこ
とで、素子１の裏面の溝４の内側のみに導電性接着剤２
が流れ、この部分だけで接着され、他の部分は、導電性
接着剤２の収縮作用によりパワー半導体素子１とそれを
搭載する基板３とが直接接触するといった図１に示す実
装方法が実現される。この方法により、パワー半導体素
子１と基板３との密着性が高まり、パワー半導体素子１
の放熱性を向上させることができる。
【００１０】次に、第２実施例について図３及び図４を
参照して説明する。図３はパワー半導体素子と基板の側
面図を示す。上記第１実施例ではパワー半導体素子１の
裏面に加工を施したが、本実施例ではパワー半導体素子
１１を搭載する基板１３に加工を施している。パワー半
導体素子１１は、Ａｇペースト、はんだなどの導電性接
着剤１２を用いて基板１３の上に搭載される。基板１３
の表面にはメッキされている溝１４とメッキされていな
い平坦部１５とが交互に設けられている。溝１４の内側
には導電性接着剤１２が埋められている。溝１４の内側
の接着剤１２を介してパワー半導体素子１１と基板１３
とが接合し、一方、平坦部１５において接着剤１２を介
することなしにパワー半導体素子１１と基板１３とが直
接接触している。
【００１１】図４は上記基板１３の製造手順を示す。公
知技術で基板１３を製造し（ａ）、この基板１３の表面
に溝１４を作り（ｂ）、その基板１３の表面全体にメッ
キ１６を施す（ｃ）。その後、その基板１３の表面を研
磨することにより、該表面にメッキされていない平坦部
１５を作る。その際、溝１４の内側の深い部分にメッキ
された部分は残す（ｄ）。このようにして製造された基
板１３は、表面に、メッキ１６を施された溝１４と、メ
ッキ１６のない平坦部１５とからなる構造を持つ。この
基板１３の上にパワー半導体素子１１を実装すること
で、溝１４の内側のみに導電性接着剤１２が流れ、この
部分だけで接着され、他の部分は、導電性接着剤１２の
収縮作用によりパワー半導体素子１１とそれを搭載する
基板１３とが直接接触するといった図３に示す実装方法
が実現される。この方法により、上記第１実施例と同様
の作用効果が得られる。
【００１２】次に、第３実施例について図５を参照して
説明する。図５はパワー半導体素子と基板の側面図を示
す。同図で（ａ）及び（ｂ）は、パワー半導体素子２１
の裏面に凸部２１ａが設けられ、それと嵌合するように
パワー半導体素子２１を搭載する基板２３上に凹部２３
ａが設けられた状態を示す。互いに嵌合される凸部２１
ａと凹部２３ａのうち、（ａ）は凸部２１ａの突起部の
長さの方が長くなっていて、（ｂ）は凹部２３ａの溝の
深さの方が長くなっている。このように、凸部２１ａの
突起部の長さもしくは凹部２３ａの溝の深さの何れか一
方が長くなっているので、パワー半導体素子２１を基板
２３上に搭載するときに隙間が形成される。この隙間は
Ａｇペースト、はんだなどの導電性接着剤２２で接合さ
れる。
【００１３】また、図５で（ｃ）及び（ｄ）は、パワー
半導体素子３１の裏面に凹部３１ａが設けられ、それと
嵌合するようにパワー半導体素子３１を搭載する基板３
３上に凸部３３ａが設けられた状態を示す。互いに嵌合
される凹部３１ａと凸部３３ａのうち、（ｃ）は凸部３
３ａの突起部の長さの方が長くなっていて、（ｄ）は凹
部３１ａの溝の深さの方が長くなっている。このよう
に、凸部３３ａの突起部の長さもしくは凹部３１ａの溝
の深さの何れか一方が長くなっているので、パワー半導
体素子３１を基板３３上に搭載するときに隙間が形成さ
れる。この隙間はＡｇペースト、はんだなどの導電性接
着剤３２で接合される。以上、図５に示した組み合わせ
例により、部分的にパワー半導体素子と基板とを直接接
触させることができ、上記第１実施例と同様の作用効果
が得られる。
【００１４】
【発明の効果】以上のように請求項１の発明によれば、
接着剤を介さずにパワー半導体素子と基板とが直接接触
する部分を有するので、パワー半導体素子と基板との密
着性が高まり、パワー半導体素子の放熱性を向上させる
ことができる。また、導電性接着剤を塗布する範囲が狭
いので、接着剤の厚さの均一化を図ることができ、ボイ
ドを低減させることができる。以上より、パワー半導体
素子の仕様を向上させることができ、熱疲労のためパワ
ー半導体素子の寿命が低下することが抑えられて、長寿
命化が図れる。請求項２，３の発明によれば、導電性接
着剤がパワー半導体素子の裏面に設けられた溝のみにあ
るので、平坦部では接着剤を介さずにパワー半導体素子
と基板とが直接接触する。従って、上記請求項１と同様
の効果が得られる。請求項４の発明によれば、導電性接
着剤が基板に設けられた溝のみにあるので、平坦部では
接着剤を介さずにパワー半導体素子と基板とが直接接触
する。従って、上記請求項１と同様の効果が得られる。
請求項５の発明によれば、導電性接着剤が凹凸部の嵌合
によって形成される隙間にのみあるので、接着剤を介さ
ずにパワー半導体素子と基板とが直接接触する部分も有
する。従って、上記請求項１と同様の効果が得られる。
【図面の簡単な説明】
【図１】本発明の第１実施例によるパワー半導体素子の
実装方法によって製造されたパワー半導体素子と基板の
側面図である。
【図２】本実施例によるパワー半導体素子の製造手順を
示す図である。
【図３】第２実施例によるパワー半導体素子の実装方法
によって製造されたパワー半導体素子と基板の側面図で
ある。
【図４】本実施例による基板の製造手順を示す図であ
る。
【図５】第３実施例によるパワー半導体素子の実装方法
によって製造されたパワー半導体素子と基板の側面図で
ある。
【図６】従来例によって製造されたパワー半導体素子と
基板の側面図である。
【符号の説明】
１，１１，２１，３１ パワー半導体素子 ２，１２，２２，３２ 導電性接着剤 ３，１３，２３，３３ 基板 ４，１４ 溝 ５，１５ 平坦部 ６，１６ メッキ ２１ａ，３３ａ 凸部 ２３ａ，３１ａ 凹部

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 接着剤を介してパワー半導体素子と基板
    とを接合させる部分と、接着剤を介することなしに上記
    パワー半導体素子と上記基板とを直接接触させる部分と
    でもって、上記パワー半導体素子を上記基板上に搭載す
    ることを特徴としたパワー半導体素子の実装方法。
  2. 【請求項２】 請求項１記載のパワー半導体素子の実装
    方法において、 パワー半導体素子の裏面に溝を設け、その素子の裏面に
    メッキを施した後、該素子の裏面を研磨することによ
    り、該裏面にメッキされていない平坦部とメッキされた
    溝とを形成し、次いで、接着剤を用いて該素子を基板上
    に搭載することを特徴としたパワー半導体素子の実装方
    法。
  3. 【請求項３】 請求項２記載のパワー半導体素子の実装
    方法において、 パワー半導体素子の裏面加工を、異方性もしくは等方性
    エッチングで行うことを特徴としたパワー半導体素子の
    実装方法。
  4. 【請求項４】 請求項１記載のパワー半導体素子の実装
    方法において、 パワー半導体素子を搭載する基板に溝を設け、その基板
    にメッキを施した後、該基板を研磨することにより、該
    基板にメッキされていない平坦部とメッキされた溝とを
    形成し、次いで、接着剤を用いて上記パワー半導体素子
    を上記基板上に搭載することを特徴としたパワー半導体
    素子の実装方法。
  5. 【請求項５】 請求項１記載のパワー半導体素子の実装
    方法において、 パワー半導体素子の裏面に、少なくとも１か所の凹部も
    しくは凸部を設け、それと嵌合するように上記パワー半
    導体素子を搭載する基板上に凸部もしくは凹部を設け、
    互いに嵌合される上記凸部の突起部の長さもしくは上記
    凹部の溝の深さの何れか一方を長くし、上記パワー半導
    体素子を上記基板上に搭載することで形成される隙間を
    接着剤で接合することを特徴としたパワー半導体素子の
    実装方法。
JP5177466A 1993-06-23 1993-06-23 パワー半導体素子の実装方法 Withdrawn JPH0786470A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5177466A JPH0786470A (ja) 1993-06-23 1993-06-23 パワー半導体素子の実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5177466A JPH0786470A (ja) 1993-06-23 1993-06-23 パワー半導体素子の実装方法

Publications (1)

Publication Number Publication Date
JPH0786470A true JPH0786470A (ja) 1995-03-31

Family

ID=16031425

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5177466A Withdrawn JPH0786470A (ja) 1993-06-23 1993-06-23 パワー半導体素子の実装方法

Country Status (1)

Country Link
JP (1) JPH0786470A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5917245A (en) * 1995-12-26 1999-06-29 Mitsubishi Electric Corp. Semiconductor device with brazing mount
WO2000033420A1 (en) * 1998-12-03 2000-06-08 Intermedics Inc. Surface mounted device with grooves on a termination lead
DE10158754A1 (de) * 2001-11-30 2003-06-18 Osram Opto Semiconductors Gmbh Lichtemittierendes Halbleiderbauelement
US6900476B2 (en) 2001-11-30 2005-05-31 Osram Opto Semiconductors Gmbh Light-emitting semiconductor component
DE102005031613B4 (de) * 2004-07-07 2012-03-01 Epistar Corp. LED und LED-Array mit einer jeweiligen Kleberschicht
DE102010036180A1 (de) * 2010-09-02 2012-03-08 Osram Opto Semiconductors Gmbh Leuchtdiodenchip
CN102738092A (zh) * 2011-04-07 2012-10-17 三菱电机株式会社 功率模块及功率模块向冷却器的固定方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5917245A (en) * 1995-12-26 1999-06-29 Mitsubishi Electric Corp. Semiconductor device with brazing mount
WO2000033420A1 (en) * 1998-12-03 2000-06-08 Intermedics Inc. Surface mounted device with grooves on a termination lead
US6246587B1 (en) * 1998-12-03 2001-06-12 Intermedics Inc. Surface mounted device with grooves on a termination lead and methods of assembly
US6426880B1 (en) 1998-12-03 2002-07-30 Intermedics, Inc. Surface mounted device with grooves on a termination lead
DE10158754A1 (de) * 2001-11-30 2003-06-18 Osram Opto Semiconductors Gmbh Lichtemittierendes Halbleiderbauelement
US6784027B2 (en) 2001-11-30 2004-08-31 Osram Opto Semiconductors Gmbh Light-emitting semiconductor component
US6900476B2 (en) 2001-11-30 2005-05-31 Osram Opto Semiconductors Gmbh Light-emitting semiconductor component
DE102005031613B4 (de) * 2004-07-07 2012-03-01 Epistar Corp. LED und LED-Array mit einer jeweiligen Kleberschicht
DE102010036180A1 (de) * 2010-09-02 2012-03-08 Osram Opto Semiconductors Gmbh Leuchtdiodenchip
US9601663B2 (en) 2010-09-02 2017-03-21 Osram Opto Semiconductors Gmbh Light-emitting diode chip
CN102738092A (zh) * 2011-04-07 2012-10-17 三菱电机株式会社 功率模块及功率模块向冷却器的固定方法

Similar Documents

Publication Publication Date Title
JP3062691B1 (ja) 半導体装置
JP5153684B2 (ja) 半導体装置及び半導体装置の製造方法
JP5171404B2 (ja) 樹脂モールド型半導体モジュール
JP5126201B2 (ja) 半導体モジュールおよびその製造方法
JPH0786470A (ja) パワー半導体素子の実装方法
JPH11265976A (ja) パワー半導体モジュールおよびその製造方法
US7573727B2 (en) Connecting device for contacting a semiconductor component
JP2000349353A (ja) ペルチェモジュールおよびそれを備えた光通信用モジュール
JP2828358B2 (ja) 半導体放熱構造
JP2000286289A (ja) 金属貼付基板および半導体装置
JP2001035977A (ja) 半導体装置用容器
JP2000232187A (ja) リードフレームの製造方法
JP3425924B2 (ja) 半導体装置
JPH07105460B2 (ja) 半導体装置
JP2000196005A (ja) 半導体装置
JPS63190363A (ja) パワ−パツケ−ジ
JPH10313081A (ja) 半導体装置およびその製造方法
JP3113560B2 (ja) リードフレームおよびこれを用いた半導体装置
JPH06196511A (ja) 半導体デバイス
JPH0714949A (ja) 半導体モジュール
JP3262086B2 (ja) 半導体装置及びその製造方法
JP2002076161A (ja) 表面実装型の半導体装置
KR950003074Y1 (ko) 트랜지스터(tr)의 알루미늄 와이어 본드패드(bond pad) 구조
JPH02154482A (ja) 樹脂封止型半導体発光装置
JPH11150217A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000905