JPH0785596A - 差動ピーク検出回路 - Google Patents
差動ピーク検出回路Info
- Publication number
- JPH0785596A JPH0785596A JP5180857A JP18085793A JPH0785596A JP H0785596 A JPH0785596 A JP H0785596A JP 5180857 A JP5180857 A JP 5180857A JP 18085793 A JP18085793 A JP 18085793A JP H0785596 A JPH0785596 A JP H0785596A
- Authority
- JP
- Japan
- Prior art keywords
- differential
- circuit
- signal
- comparator
- outputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】
【目的】 デジタルノイズが混入してもミスパルスの発
生しないピーク信号検出回路を提供すること。 【構成】 フォトディテクタ１，２で受光した光信号
を、ビデオアンプ３ａ，抵抗Ｒｆで構成した差動電流／
電圧変換アンプ３によって一対の電圧信号に変換する。
この出力を差動ＡＣ結合回路４によって差動ＡＣ結合
し、コンパレータ６によって差動スライスする。又差動
Ｉ／Ｖ電流／電圧変換アンプの出力を差動微分回路５に
よって差動微分し、コンパレータ７によって差動スライ
スする。コンパレータ６，７の出力をアンド回路８によ
って論理積をとることにより、ピット情報信号を検出し
ている。
生しないピーク信号検出回路を提供すること。 【構成】 フォトディテクタ１，２で受光した光信号
を、ビデオアンプ３ａ，抵抗Ｒｆで構成した差動電流／
電圧変換アンプ３によって一対の電圧信号に変換する。
この出力を差動ＡＣ結合回路４によって差動ＡＣ結合
し、コンパレータ６によって差動スライスする。又差動
Ｉ／Ｖ電流／電圧変換アンプの出力を差動微分回路５に
よって差動微分し、コンパレータ７によって差動スライ
スする。コンパレータ６，７の出力をアンド回路８によ
って論理積をとることにより、ピット情報信号を検出し
ている。
Description
【０００１】
【産業上の利用分野】本発明はピーク位置に光ディス
ク，光磁気ディスク等のメディアの情報を再生する記録
再生装置に用いられる差動ピーク検出回路に関するもの
である。
ク，光磁気ディスク等のメディアの情報を再生する記録
再生装置に用いられる差動ピーク検出回路に関するもの
である。
【０００２】
【従来の技術】従来光ディスク等においては、２−７変
調等のマーク間変調方式で記録されたデータを再生する
回路として、演算増幅器等で構成されたシングル演算再
生回路が用いられている。図５はこのような光ディスク
におけるピット情報を再生するシングル演算再生回路の
回路図、図６はその各部の波形を示すタイムチャートで
ある。本図においてフォトディテクタ１１，１２は光信
号を受光するものであり、その電流出力ＩS1，ＩS2は演
算増幅器や帰還抵抗で構成された電流／電圧変換アンプ
（Ｉ／Ｖ変換アンプ）１３により受光信号の和信号とし
て電圧信号Ｖｓに変換される。変換式は次式で示され
る。 Ｖｓ＝−Ｒｆ（ＩS1−ＩS2） 電圧信号Ｖｓはメディアのピットに相当する部分にピー
クを有する信号として図６に示すように検出される。
調等のマーク間変調方式で記録されたデータを再生する
回路として、演算増幅器等で構成されたシングル演算再
生回路が用いられている。図５はこのような光ディスク
におけるピット情報を再生するシングル演算再生回路の
回路図、図６はその各部の波形を示すタイムチャートで
ある。本図においてフォトディテクタ１１，１２は光信
号を受光するものであり、その電流出力ＩS1，ＩS2は演
算増幅器や帰還抵抗で構成された電流／電圧変換アンプ
（Ｉ／Ｖ変換アンプ）１３により受光信号の和信号とし
て電圧信号Ｖｓに変換される。変換式は次式で示され
る。 Ｖｓ＝−Ｒｆ（ＩS1−ＩS2） 電圧信号Ｖｓはメディアのピットに相当する部分にピー
クを有する信号として図６に示すように検出される。
【０００３】Ｉ／Ｖ変換アンプ１３の出力はＡＧＣ回路
１４に入力され、ある時定数で平均信号振幅が一定レベ
ルＶppとなるように制御される。ＡＧＣ回路１４の出力
はクランプ回路１５に入力され、ボトムレベルが一定レ
ベルＶCLとなるようにクランプされる。そしてクランプ
回路１５の出力は閾値ＶSLを有するコンパレータ１６に
よって弁別される。このためコンパレータ１６より図６
に示すようにピークの存在を示す概略ピーク位置デジタ
ル信号が得られる。
１４に入力され、ある時定数で平均信号振幅が一定レベ
ルＶppとなるように制御される。ＡＧＣ回路１４の出力
はクランプ回路１５に入力され、ボトムレベルが一定レ
ベルＶCLとなるようにクランプされる。そしてクランプ
回路１５の出力は閾値ＶSLを有するコンパレータ１６に
よって弁別される。このためコンパレータ１６より図６
に示すようにピークの存在を示す概略ピーク位置デジタ
ル信号が得られる。
【０００４】又Ｉ／Ｖ変換アンプ１３の出力は微分回路
１７に入力される。微分回路１７は例えば図示のように
入力に直列接続されたコンデンサＣ１，抵抗Ｒ１とフィ
ードバック抵抗Ｒ２及び演算増幅器２１によって構成さ
れる。この場合微分回路１７のゲイン特性は図７に示す
ものとなる。本図において周波数ｆ１，ｆ２は次式で示
される。 ｆ１＝１／（２πＲ２・Ｃ１） ｆ２＝１／（２πＲ１・Ｃ１） この回路は＋２０ｄＢ／ｄｅｃの傾きを有する周波数ｆ
２までが微分帯域として使用できる。微分回路１７によ
って入力信号Ｖｓが微分され、ピーク位置においてゼロ
クロスする信号が得られる。
１７に入力される。微分回路１７は例えば図示のように
入力に直列接続されたコンデンサＣ１，抵抗Ｒ１とフィ
ードバック抵抗Ｒ２及び演算増幅器２１によって構成さ
れる。この場合微分回路１７のゲイン特性は図７に示す
ものとなる。本図において周波数ｆ１，ｆ２は次式で示
される。 ｆ１＝１／（２πＲ２・Ｃ１） ｆ２＝１／（２πＲ１・Ｃ１） この回路は＋２０ｄＢ／ｄｅｃの傾きを有する周波数ｆ
２までが微分帯域として使用できる。微分回路１７によ
って入力信号Ｖｓが微分され、ピーク位置においてゼロ
クロスする信号が得られる。
【０００５】微分回路１７より得られる信号は０レベル
に閾値を有するコンパレータ１８によって弁別され、微
分信号のゼロクロス点、即ち原信号のピーク位置にて立
下る実ピーク位置デジタル信号が得られる。このとき微
分信号は光ディスクにピットがない部分ではほぼ基準電
位の信号となるため、コンパレータ１８の出力ではノイ
ズ等の影響によって図６に示すように時々チャタリング
を起こし図示のようにひげを持った出力が得られてい
る。そこでアンド回路１９によってコンパレータ１６，
１８の出力の論理積をとることによってこのようなひげ
を除去し、原信号のピーク位置においてのみ立下るピッ
ト情報信号を得ている。
に閾値を有するコンパレータ１８によって弁別され、微
分信号のゼロクロス点、即ち原信号のピーク位置にて立
下る実ピーク位置デジタル信号が得られる。このとき微
分信号は光ディスクにピットがない部分ではほぼ基準電
位の信号となるため、コンパレータ１８の出力ではノイ
ズ等の影響によって図６に示すように時々チャタリング
を起こし図示のようにひげを持った出力が得られてい
る。そこでアンド回路１９によってコンパレータ１６，
１８の出力の論理積をとることによってこのようなひげ
を除去し、原信号のピーク位置においてのみ立下るピッ
ト情報信号を得ている。
【０００６】尚図５ではフォトディテクタ１１，１２の
和信号によりピット情報を再生する再生回路について説
明したが、光磁気ディスクのようにフォトディテクタの
差信号により磁気情報を再生する回路例を図８に示す。
この場合には図８に示すようにフォトディテクタ１１，
１２の出力を夫々演算増幅器２２ａの非反転入力端及び
反転入力端子に入力し、差信号を演算増幅器２２ａより
得ている。その他の回路構成については図５と同様であ
る。この場合にＩ／Ｖ変換アンプ２２の出力は次式で示
される。 Ｖｓ＝Ｒｆ・（ＩS1−ＩS2）
和信号によりピット情報を再生する再生回路について説
明したが、光磁気ディスクのようにフォトディテクタの
差信号により磁気情報を再生する回路例を図８に示す。
この場合には図８に示すようにフォトディテクタ１１，
１２の出力を夫々演算増幅器２２ａの非反転入力端及び
反転入力端子に入力し、差信号を演算増幅器２２ａより
得ている。その他の回路構成については図５と同様であ
る。この場合にＩ／Ｖ変換アンプ２２の出力は次式で示
される。 Ｖｓ＝Ｒｆ・（ＩS1−ＩS2）
【０００７】
【発明が解決しようとする課題】しかるに近年ドライブ
装置が高速化・小型化されるに伴いＳ／Ｎ比の向上や実
装密度の高密度化が推進されている。しかし実装密度を
高めればアナログ／デジタルの混在比が高くなるため、
Ｓ／Ｎ比を劣化させることとなる。例えば微小レベルの
アナログ信号の配線パターンの近くをデジタル信号パタ
ーンが走ることにより、又は近距離のデジタル信号のス
イッチング動作が電源振動を発生させることにより、ア
ナログ信号にデジタル信号ノイズが重畳することとな
る。従ってＳ／Ｎ比の向上と実装密度の高密度化は、特
質上相反するものといえる。
装置が高速化・小型化されるに伴いＳ／Ｎ比の向上や実
装密度の高密度化が推進されている。しかし実装密度を
高めればアナログ／デジタルの混在比が高くなるため、
Ｓ／Ｎ比を劣化させることとなる。例えば微小レベルの
アナログ信号の配線パターンの近くをデジタル信号パタ
ーンが走ることにより、又は近距離のデジタル信号のス
イッチング動作が電源振動を発生させることにより、ア
ナログ信号にデジタル信号ノイズが重畳することとな
る。従ってＳ／Ｎ比の向上と実装密度の高密度化は、特
質上相反するものといえる。
【０００８】そこで図５において実装基板上のａ，ｂ，
ｃ，ｄの各点の配線近くにデジタル信号パターンが配線
され、夫々の点にスイッチングノイズが重畳された場合
について考える。図９はこのようなノイズが重畳された
場合の波形図を示している。微分回路１７の出力点にｄ
で示すノイズが重畳された場合には、原理的に誤動作と
はならない。しかしＩ／Ｖ変換アンプ１３，ＡＧＣ回路
１４，クランプ回路１５に夫々ａ〜ｃのノイズが重畳さ
れた場合には、図９に示すようにそのレベルがコンパレ
ータ１６のスライスレベルＶSLを越えるレベルとなれ
ば、図示のようなミスパルスＭを発生することとなる。
コンパレータ１６の前段でＡＧＣがかけられているが、
スライスレベルＶSLは確実に信号をスライスできるよう
振幅変動成分を見積もって充分にマージンをとった上で
設定することとなるので、あまり高いレベルには設定で
きない。従ってノイズ混入によるミスパルスの発生は光
ディスクの回路設計や回路実装を検討する上での大きな
問題となっている。
ｃ，ｄの各点の配線近くにデジタル信号パターンが配線
され、夫々の点にスイッチングノイズが重畳された場合
について考える。図９はこのようなノイズが重畳された
場合の波形図を示している。微分回路１７の出力点にｄ
で示すノイズが重畳された場合には、原理的に誤動作と
はならない。しかしＩ／Ｖ変換アンプ１３，ＡＧＣ回路
１４，クランプ回路１５に夫々ａ〜ｃのノイズが重畳さ
れた場合には、図９に示すようにそのレベルがコンパレ
ータ１６のスライスレベルＶSLを越えるレベルとなれ
ば、図示のようなミスパルスＭを発生することとなる。
コンパレータ１６の前段でＡＧＣがかけられているが、
スライスレベルＶSLは確実に信号をスライスできるよう
振幅変動成分を見積もって充分にマージンをとった上で
設定することとなるので、あまり高いレベルには設定で
きない。従ってノイズ混入によるミスパルスの発生は光
ディスクの回路設計や回路実装を検討する上での大きな
問題となっている。
【０００９】このミスパルスの発生を避けるためにノイ
ズの混入が発生しないようなパターン設計を行うことが
考えられるが、ノイズの混入自体は避けられないため、
ノイズに対してミスパルスを発生しない構成をとること
が重要な課題となりつつある。
ズの混入が発生しないようなパターン設計を行うことが
考えられるが、ノイズの混入自体は避けられないため、
ノイズに対してミスパルスを発生しない構成をとること
が重要な課題となりつつある。
【００１０】本発明はこのような従来の問題点に鑑みて
なされたものであって、外部からのノイズ混入に対して
ミスパルスを発生しない回路構成を提供することを目的
とする。
なされたものであって、外部からのノイズ混入に対して
ミスパルスを発生しない回路構成を提供することを目的
とする。
【００１１】
【課題を解決するための手段】本発明は入力信号を一対
の差動アナログ信号とする差動変換アンプと、差動アナ
ログ信号を差動ＡＣ結合する差動ＡＣ結合回路と、差動
変換アンプより得られる差動アナログ信号を差動微分す
る差動微分回路と、差動ＡＣ結合回路より得られる一対
の出力の大小に基づいて二値信号を出力する第１のコン
パレータと、差動微分回路より得られる一対の出力の大
小に基づいて二値信号を出力する第２のコンパレータ
と、第１，第２のコンパレータの出力の論理積をとる論
理積回路と、を有することを特徴とするものである。
の差動アナログ信号とする差動変換アンプと、差動アナ
ログ信号を差動ＡＣ結合する差動ＡＣ結合回路と、差動
変換アンプより得られる差動アナログ信号を差動微分す
る差動微分回路と、差動ＡＣ結合回路より得られる一対
の出力の大小に基づいて二値信号を出力する第１のコン
パレータと、差動微分回路より得られる一対の出力の大
小に基づいて二値信号を出力する第２のコンパレータ
と、第１，第２のコンパレータの出力の論理積をとる論
理積回路と、を有することを特徴とするものである。
【００１２】
【作用】このような特徴を有する本発明によれば、差動
変換アンプによって入力信号に対応した一対の差動アナ
ログ信号が得られる。この信号を差動ＡＣ結合回路に通
すことによって直流成分を除き、一対の差動アナログ信
号を得ている。この一対の信号の大小により第１のコン
パレータで二値信号に弁別する。ここでノイズが重畳さ
れたとしても信号成分は逆相でノイズは同相であるた
め、第１のコンパレータの出力に影響することなく逆相
である信号のみを検出することができる。又差動微分回
路は差動アナログ信号の差動微分信号を出力し、第２の
コンパレータに入力する。第２のコンパレータはその一
対の入力の大小に応じて二値信号を出力することによ
り、同相で加わるノイズの影響をなくすことができる。
そして第１，第２のコンパレータの出力の論理積によっ
て正しい信号が出力されることとなる。従って同相除去
比が高ければ高いほど信号成分に対してノイズ成分はよ
り除去され、信号のＳ／Ｎ比が高まってミスパルスの発
生が防止できることとなる。
変換アンプによって入力信号に対応した一対の差動アナ
ログ信号が得られる。この信号を差動ＡＣ結合回路に通
すことによって直流成分を除き、一対の差動アナログ信
号を得ている。この一対の信号の大小により第１のコン
パレータで二値信号に弁別する。ここでノイズが重畳さ
れたとしても信号成分は逆相でノイズは同相であるた
め、第１のコンパレータの出力に影響することなく逆相
である信号のみを検出することができる。又差動微分回
路は差動アナログ信号の差動微分信号を出力し、第２の
コンパレータに入力する。第２のコンパレータはその一
対の入力の大小に応じて二値信号を出力することによ
り、同相で加わるノイズの影響をなくすことができる。
そして第１，第２のコンパレータの出力の論理積によっ
て正しい信号が出力されることとなる。従って同相除去
比が高ければ高いほど信号成分に対してノイズ成分はよ
り除去され、信号のＳ／Ｎ比が高まってミスパルスの発
生が防止できることとなる。
【００１３】
【実施例】図１は本発明の一実施例によるメディアのピ
ット情報を再生する差動ピーク検出回路の構成を示す回
路図である。本図においてフォトディテクタ１，２は光
信号を受光するものであり、そのカソード端は共通接続
されて電源Ｖccに、アノード端も共通接続されビデオア
ンプ３の反転入力端に接続され、抵抗Ｒｆを介して接地
される。ビデオアンプ３の非反転入力端子と接地端との
間にも抵抗Ｒｆが接続されている。ビデオアンプ３ａは
２つの抵抗Ｒｆと共に一対の電圧信号Ｖｓ，−Ｖｓを受
光信号の和信号として変換するものである。その変換式
は次式で示される。 Ｖｓ＝−Ｇ／Ｒｆ・（ＩS1＋ＩS2） Ｇ：ビデオアンプのゲイン
ット情報を再生する差動ピーク検出回路の構成を示す回
路図である。本図においてフォトディテクタ１，２は光
信号を受光するものであり、そのカソード端は共通接続
されて電源Ｖccに、アノード端も共通接続されビデオア
ンプ３の反転入力端に接続され、抵抗Ｒｆを介して接地
される。ビデオアンプ３の非反転入力端子と接地端との
間にも抵抗Ｒｆが接続されている。ビデオアンプ３ａは
２つの抵抗Ｒｆと共に一対の電圧信号Ｖｓ，−Ｖｓを受
光信号の和信号として変換するものである。その変換式
は次式で示される。 Ｖｓ＝−Ｇ／Ｒｆ・（ＩS1＋ＩS2） Ｇ：ビデオアンプのゲイン
【００１４】差動電流／電圧変換アンプ３の出力は、差
動ＡＣ結合回路４と差動微分回路５に入力される。差動
ＡＣ結合回路４は例えば図２に示すように、カップリン
グコンデンサＣacと負荷抵抗Ｒacから夫々構成されてい
る。入力差動信号は次に示す時定数Ｔで、アナログ基準
電位（ここではアナロググラウンド）に対してＡＣ結合
される。 Ｔ＝Ｒac／Ｃac
動ＡＣ結合回路４と差動微分回路５に入力される。差動
ＡＣ結合回路４は例えば図２に示すように、カップリン
グコンデンサＣacと負荷抵抗Ｒacから夫々構成されてい
る。入力差動信号は次に示す時定数Ｔで、アナログ基準
電位（ここではアナロググラウンド）に対してＡＣ結合
される。 Ｔ＝Ｒac／Ｃac
【００１５】一方差動微分回路５は例えば図２に示すよ
うな差動回路によって構成される。本図において一対の
入力信号はトランジスタＱ１，Ｑ２のベースに入力され
る。トランジスタＱ１，Ｑ２のコレクタは夫々抵抗Ｒ２
と同一の抵抗値を有する一対の抵抗によって電源Ｖccに
接続されており、エミッタは夫々定電流源５ａ，５ｂを
介して接地される。又これらのエミッタ端には前記した
微分回路の抵抗Ｒ１，コンデンサＣ１の２倍の抵抗値と
容量を有するＣＲの直列回路が接続されている。こうす
れば前述した図７と同等の微分特性が得られ、一対のト
ランジスタＱ１，Ｑ２のコレクタより差動微分信号が得
られる。
うな差動回路によって構成される。本図において一対の
入力信号はトランジスタＱ１，Ｑ２のベースに入力され
る。トランジスタＱ１，Ｑ２のコレクタは夫々抵抗Ｒ２
と同一の抵抗値を有する一対の抵抗によって電源Ｖccに
接続されており、エミッタは夫々定電流源５ａ，５ｂを
介して接地される。又これらのエミッタ端には前記した
微分回路の抵抗Ｒ１，コンデンサＣ１の２倍の抵抗値と
容量を有するＣＲの直列回路が接続されている。こうす
れば前述した図７と同等の微分特性が得られ、一対のト
ランジスタＱ１，Ｑ２のコレクタより差動微分信号が得
られる。
【００１６】さて図１において差動ＡＣ結合回路４の出
力は第１のコンパレータ６に入力される。コンパレータ
６は入力信号を差動スライスし、入力信号の大小に応じ
た二値信号を出力するものであって、ピークの存在を表
す概略ピーク位置デジタル信号を出力する。一方差動微
分回路５の出力は第２のコンパレータ７にも入力され
る。コンパレータ７は一対の入力信号を差動スライス
し、入力信号の大小に基づいた二値信号を出力するもの
であり、差動スライスされた実ピーク位置を示す軸ピー
ク位置デジタル信号を出力する。これらのコンパレータ
６，７の出力はアンド回路８に入力され、その論理積に
よりピット情報信号を出力する。
力は第１のコンパレータ６に入力される。コンパレータ
６は入力信号を差動スライスし、入力信号の大小に応じ
た二値信号を出力するものであって、ピークの存在を表
す概略ピーク位置デジタル信号を出力する。一方差動微
分回路５の出力は第２のコンパレータ７にも入力され
る。コンパレータ７は一対の入力信号を差動スライス
し、入力信号の大小に基づいた二値信号を出力するもの
であり、差動スライスされた実ピーク位置を示す軸ピー
ク位置デジタル信号を出力する。これらのコンパレータ
６，７の出力はアンド回路８に入力され、その論理積に
よりピット情報信号を出力する。
【００１７】一方フォトディテクタの差信号により磁気
情報を再生する場合には、図３に示すように一対のフォ
トディテクタ１，２を夫々ビデオアンプ９ａの入力端に
接続し、抵抗Ｒｆを接地端間に接続する。この場合には
差動電流／電圧変換アンプ９の出力する一対の電圧信号
Ｖｓ，−Ｖｓは次式で示される。 Ｖｓ＝Ｇ・Ｒｆ・（ＩS1−ＩS2） その他の構成は第１実施例と同様である。
情報を再生する場合には、図３に示すように一対のフォ
トディテクタ１，２を夫々ビデオアンプ９ａの入力端に
接続し、抵抗Ｒｆを接地端間に接続する。この場合には
差動電流／電圧変換アンプ９の出力する一対の電圧信号
Ｖｓ，−Ｖｓは次式で示される。 Ｖｓ＝Ｇ・Ｒｆ・（ＩS1−ＩS2） その他の構成は第１実施例と同様である。
【００１８】次に図１に示す差動ピーク検出回路におい
て、差動電流／電圧変換アンプ３，差動ＡＣ結合回路４
及び差動微分回路５の出力にデジタルノイズが重畳され
た場合について図４のタイムチャートを用いて説明す
る。アナログ波形において実線は＋出力、破線は−出力
を示している。本図に示されるように、信号は逆相，ノ
イズは同相であるため、いずれの点でノイズが混入して
もコンパレータ６の入力において差動信号はピット信号
位置でのみ交差し、ノイズの位置では交差しない。従っ
てノイズによる概略ピークデジタル信号の誤発生を防ぐ
ことができる。又差動微分回路５の出力にノイズが重畳
してもノイズは同相であるため、コンパレータ７の出力
には特に影響を与えることはない。従って検出回路のア
ナログ部分を差動構成とすることによってミスパルスの
発生を防ぐことができる。
て、差動電流／電圧変換アンプ３，差動ＡＣ結合回路４
及び差動微分回路５の出力にデジタルノイズが重畳され
た場合について図４のタイムチャートを用いて説明す
る。アナログ波形において実線は＋出力、破線は−出力
を示している。本図に示されるように、信号は逆相，ノ
イズは同相であるため、いずれの点でノイズが混入して
もコンパレータ６の入力において差動信号はピット信号
位置でのみ交差し、ノイズの位置では交差しない。従っ
てノイズによる概略ピークデジタル信号の誤発生を防ぐ
ことができる。又差動微分回路５の出力にノイズが重畳
してもノイズは同相であるため、コンパレータ７の出力
には特に影響を与えることはない。従って検出回路のア
ナログ部分を差動構成とすることによってミスパルスの
発生を防ぐことができる。
【００１９】又本実施例によれば、従来例に比べて回路
規模を大幅に削減することができる。即ち従来例では概
略ピークデジタル信号を得るためレベルのスライスを行
っていたので、信号の振幅を一定レベルにするためＡＧ
Ｃ回路や振幅に応じてスライスレベルを変えるオートス
ライス回路等が必要となっていた。しかし本実施例では
差動ＡＣ結合回路を用いて差動スライスを行っている。
そして一対の入力信号の正負に応じて二値信号を出力し
ているため、信号の振幅に無関係に弁別することがで
き、この部分が削除できる。従って小規模でノイズの影
響のない回路が実現できることとなる。
規模を大幅に削減することができる。即ち従来例では概
略ピークデジタル信号を得るためレベルのスライスを行
っていたので、信号の振幅を一定レベルにするためＡＧ
Ｃ回路や振幅に応じてスライスレベルを変えるオートス
ライス回路等が必要となっていた。しかし本実施例では
差動ＡＣ結合回路を用いて差動スライスを行っている。
そして一対の入力信号の正負に応じて二値信号を出力し
ているため、信号の振幅に無関係に弁別することがで
き、この部分が削除できる。従って小規模でノイズの影
響のない回路が実現できることとなる。
【００２０】尚本実施例は差動電流／電圧変換アンプ
３，差動ＡＣ結合回路４，差動微分回路５へは一対の信
号ペアが入出力されるため、同相除去比を改善するため
に基板に実装する際にもペアとして近距離で配線や引き
回しを行うことが好ましい。こうすれば同相除去比（Ｃ
ＭＲＲ）を高めることができ、Ｓ／Ｎ比が改善されるこ
ととなる。
３，差動ＡＣ結合回路４，差動微分回路５へは一対の信
号ペアが入出力されるため、同相除去比を改善するため
に基板に実装する際にもペアとして近距離で配線や引き
回しを行うことが好ましい。こうすれば同相除去比（Ｃ
ＭＲＲ）を高めることができ、Ｓ／Ｎ比が改善されるこ
ととなる。
【００２１】
【発明の効果】以上詳細に説明したように本発明によれ
ば、アナログ部分を全て差動回路によって構成している
ため、外来ノイズの影響を受けず信号のＳ／Ｎ比を高め
ることができる。又従来のようなＡＧＣ回路等の信号振
幅制御回路が不要となるため、小規模で安価なピーク位
置検出回路が実現できるという効果も得られる。
ば、アナログ部分を全て差動回路によって構成している
ため、外来ノイズの影響を受けず信号のＳ／Ｎ比を高め
ることができる。又従来のようなＡＧＣ回路等の信号振
幅制御回路が不要となるため、小規模で安価なピーク位
置検出回路が実現できるという効果も得られる。
【図１】本発明の第１実施例による差動ピーク検出回路
の構成を示す回路図である。
の構成を示す回路図である。
【図２】本実施例の差動ＡＣ結合回路及び差動微分回路
の一例を示す回路図である。
の一例を示す回路図である。
【図３】本発明の第２実施例による差動ピーク検出回路
の構成を示す回路図である。
の構成を示す回路図である。
【図４】第１実施例の動作を説明するためのタイムチャ
ートである。
ートである。
【図５】従来の信号検出回路の一例を示す回路図であ
る。
る。
【図６】従来の信号検出回路の動作を示すタイムチャー
トである。
トである。
【図７】従来の微分回路のゲイン特性を示すグラフであ
る。
る。
【図８】従来の他の信号検出回路の構成を示す回路図で
ある。
ある。
【図９】従来の信号検出回路にノイズが重畳された場合
の動作を示すタイムチャートである。
の動作を示すタイムチャートである。
１，２ フォトディテクタ ３，９ 差動電流／電圧変換アンプ ３ａ，９ａ ビデオアンプ ４ 差動ＡＣ結合回路 ５ 差動微分回路 ６，７ コンパレータ ８ アンド回路
Claims (1)
- 【請求項１】 入力信号を一対の差動アナログ信号とす
る差動変換アンプと、 差動アナログ信号を差動ＡＣ結合する差動ＡＣ結合回路
と、 前記差動変換アンプより得られる差動アナログ信号を差
動微分する差動微分回路と、 前記差動ＡＣ結合回路より得られる一対の出力の大小に
基づいて二値信号を出力する第１のコンパレータと、 前記差動微分回路より得られる一対の出力の大小に基づ
いて二値信号を出力する第２のコンパレータと、 前記第１，第２のコンパレータの出力の論理積をとる論
理積回路と、を有することを特徴とする差動ピーク検出
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5180857A JPH0785596A (ja) | 1993-06-25 | 1993-06-25 | 差動ピーク検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5180857A JPH0785596A (ja) | 1993-06-25 | 1993-06-25 | 差動ピーク検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0785596A true JPH0785596A (ja) | 1995-03-31 |
Family
ID=16090575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5180857A Pending JPH0785596A (ja) | 1993-06-25 | 1993-06-25 | 差動ピーク検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0785596A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100474993B1 (ko) * | 1997-08-11 | 2005-06-17 | 삼성전자주식회사 | 데이타 슬라이스 장치 및 방법 |
-
1993
- 1993-06-25 JP JP5180857A patent/JPH0785596A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100474993B1 (ko) * | 1997-08-11 | 2005-06-17 | 삼성전자주식회사 | 데이타 슬라이스 장치 및 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5182476A (en) | Offset cancellation circuit and method of reducing pulse pairing | |
| US6678224B2 (en) | Tracking error balance adjustment circuit and a current control circuit used for an optical disk playback apparatus, and an optical disk playback apparatus including the same | |
| JP2810592B2 (ja) | ディジタル情報再生装置 | |
| US6525684B2 (en) | Differential input data slicer | |
| US4706236A (en) | Slice level corrector | |
| KR100192197B1 (ko) | 레벨 설정 회로 | |
| US5068753A (en) | Data reproducing circuit for memory system having an equalizer generating two different equalizing signals used for data reproduction | |
| JPH0378705B2 (ja) | ||
| US20050068872A1 (en) | Apparatus and method for detecting optical disc type and/or adjusting track balance | |
| JPH0785596A (ja) | 差動ピーク検出回路 | |
| KR100249224B1 (ko) | 미로신호 검출방법 및 장치 | |
| JPH0765503A (ja) | 情報再生装置におけるアナログ／ディジタル変換回路 | |
| JPH0570965B2 (ja) | ||
| JPH11353655A (ja) | デ―タ又は情報の再生又は記録のための装置 | |
| KR100492999B1 (ko) | 광학계 서보 시스템의 미러신호 발생 장치 | |
| JPS59221026A (ja) | デジタル信号受信回路 | |
| JPH07105116B2 (ja) | 記録媒体の再生装置 | |
| JPH0540976A (ja) | 光磁気記録再生装置の情報再生回路 | |
| JP3838043B2 (ja) | 光ディスク装置 | |
| JP2002216345A (ja) | ドロップアウト検出回路 | |
| JPH1055621A (ja) | ２値化方法、ａ／ｄ変換方法、２値化装置、及びａ／ｄ変換装置 | |
| JPS59203209A (ja) | デイジタル信号検出装置 | |
| JPH04263521A (ja) | 中継器 | |
| JPH01171161A (ja) | 光情報記録再生装置 | |
| JPS6248886A (ja) | 振幅検出回路 |