JPH0785472B2 - 低温低圧熱ｃｖｄ法 - Google Patents
低温低圧熱ｃｖｄ法Info
- Publication number
- JPH0785472B2 JPH0785472B2 JP2206648A JP20664890A JPH0785472B2 JP H0785472 B2 JPH0785472 B2 JP H0785472B2 JP 2206648 A JP2206648 A JP 2206648A JP 20664890 A JP20664890 A JP 20664890A JP H0785472 B2 JPH0785472 B2 JP H0785472B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- gas
- circuit structure
- teos
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/203—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy using physical deposition, e.g. vacuum deposition, sputtering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
- H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
- C23C16/40—Oxides
- C23C16/401—Oxides containing silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
Description
【発明の詳細な説明】 本発明は、集積回路構造体上に均一な厚さの膜を形成す
る方法に関する。さらに詳しくは、本発明は集積回路構
造体上に、コンフォーマルなIII族及び／又はＶ族をド
ープしたシリコン酸化膜を形成するための、低温低圧熱
CVD方法に関する。
る方法に関する。さらに詳しくは、本発明は集積回路構
造体上に、コンフォーマルなIII族及び／又はＶ族をド
ープしたシリコン酸化膜を形成するための、低温低圧熱
CVD方法に関する。
ドープしていないガラスの絶縁層、例えばシリコン酸化
膜を、例えば金属若しくポリシリコン線のような隆起部
分又はトレンチのような凹部の存在のために平坦できな
い表面を有する集積回路構造体上に形成されると、該酸
化シリコンガラスは平坦でない表面の輪郭にほぼ従う傾
向がある。
膜を、例えば金属若しくポリシリコン線のような隆起部
分又はトレンチのような凹部の存在のために平坦できな
い表面を有する集積回路構造体上に形成されると、該酸
化シリコンガラスは平坦でない表面の輪郭にほぼ従う傾
向がある。
しかしながら、例えば第１図に示すような典型的な従来
技術の構造体においては、隆起部分14及び凹部18を有す
る平坦でない集積回路構造体10に形成した非ドーピング
酸化シリコンコーティング20の表面は、下層構造の低い
部分におては、側壁に向かって下方且つ壁側に湾曲し、
下層構造の高い部分においては外側に湾曲する曲面又は
波形面になる傾向にある。これにより、第１図により明
らかなように、内側に曲がった隅部24が形成する結果と
なる。従って、そのような膜は第１図より明らかなよう
に、一般的に平滑でないと言え、均一な厚さの膜である
とは言えない。
技術の構造体においては、隆起部分14及び凹部18を有す
る平坦でない集積回路構造体10に形成した非ドーピング
酸化シリコンコーティング20の表面は、下層構造の低い
部分におては、側壁に向かって下方且つ壁側に湾曲し、
下層構造の高い部分においては外側に湾曲する曲面又は
波形面になる傾向にある。これにより、第１図により明
らかなように、内側に曲がった隅部24が形成する結果と
なる。従って、そのような膜は第１図より明らかなよう
に、一般的に平滑でないと言え、均一な厚さの膜である
とは言えない。
そのようなシリコン酸化膜は、例えばプラズマアシスト
（plasma−assisted）ドープテトラエチルオルトシリケ
ート（TEOS）のようなプラズマアシストCVD方法及び酸
素（O2）方法又はプラズマアシストシラン/O2方法によ
り、酸化シリコンを形成するための原料ガスとしてシラ
ン（SiH4）及び酸素（O2）を用いる場合には600℃以上
の温度で付着させることができ、又は原料ガスとしてテ
トラエチルオルトシリケート（TEOS）及び酸素（O2）を
用いる場合には、390℃程度の低い温度で付着させるこ
とができる。
（plasma−assisted）ドープテトラエチルオルトシリケ
ート（TEOS）のようなプラズマアシストCVD方法及び酸
素（O2）方法又はプラズマアシストシラン/O2方法によ
り、酸化シリコンを形成するための原料ガスとしてシラ
ン（SiH4）及び酸素（O2）を用いる場合には600℃以上
の温度で付着させることができ、又は原料ガスとしてテ
トラエチルオルトシリケート（TEOS）及び酸素（O2）を
用いる場合には、390℃程度の低い温度で付着させるこ
とができる。
ドープしていないプラズマアシストTEOS/O2 CVD方法に
より、第２図に示すように、いくらか均一な酸化膜20′
が製造される。しかしながら、この従来技術の方法も、
集積回路構造体の隆起部分14及び凹部18の垂直表面で
は、通常、水平面に生じた酸化膜26よりも薄い酸化膜28
が形成されるという点で、不均一な膜のコーティングが
形成される結果となる 平坦でない集積回路構造体のようなものの上に、前記の
絶縁材料の層を形成させた後、表面を平坦化するために
ホウ素又はリン又はそれらの両方をドープした１層のガ
ラスを絶縁ガラス層上に塗布することがしばしば行われ
る。これは、ドープしたガラスの融点又は流れ温度がよ
り低いため、ドープしたガラスを流動させるのに充分で
あり且つ構造体の残りの部分を過熱に暴露すること、例
えば約850℃の温度になるまで加熱することにより損傷
することのない温度に加熱することを可能とするためで
ある。通常は、平坦化方法のためには、ドープしたガラ
スは約400℃の温度で付着される。
より、第２図に示すように、いくらか均一な酸化膜20′
が製造される。しかしながら、この従来技術の方法も、
集積回路構造体の隆起部分14及び凹部18の垂直表面で
は、通常、水平面に生じた酸化膜26よりも薄い酸化膜28
が形成されるという点で、不均一な膜のコーティングが
形成される結果となる 平坦でない集積回路構造体のようなものの上に、前記の
絶縁材料の層を形成させた後、表面を平坦化するために
ホウ素又はリン又はそれらの両方をドープした１層のガ
ラスを絶縁ガラス層上に塗布することがしばしば行われ
る。これは、ドープしたガラスの融点又は流れ温度がよ
り低いため、ドープしたガラスを流動させるのに充分で
あり且つ構造体の残りの部分を過熱に暴露すること、例
えば約850℃の温度になるまで加熱することにより損傷
することのない温度に加熱することを可能とするためで
ある。通常は、平坦化方法のためには、ドープしたガラ
スは約400℃の温度で付着される。
低温で流れうるドープした酸化シリコンガラス層を集積
回路構造体上に形成させることは、平坦化の目的に望ま
しいが、平坦でない集積回路構造体の表面に均一な厚さ
のドープしたガラスコーティングを形成するためにも望
ましいという別の用途もある。そのようなコーティング
は、側壁スペーサーを提供するための、又はトレンチ壁
上へのドープしていない酸化シリコンの最初の絶縁膜の
形成の後のトレンチ充填のためのトレンチドーピングに
有用でありうる。
回路構造体上に形成させることは、平坦化の目的に望ま
しいが、平坦でない集積回路構造体の表面に均一な厚さ
のドープしたガラスコーティングを形成するためにも望
ましいという別の用途もある。そのようなコーティング
は、側壁スペーサーを提供するための、又はトレンチ壁
上へのドープしていない酸化シリコンの最初の絶縁膜の
形成の後のトレンチ充填のためのトレンチドーピングに
有用でありうる。
ヘリウムキャリヤーガス中のテトラエチルオルトシリケ
ート及びO2ガス中の１重量％以下のO3ガスのガス混合物
を用い、そのような均一な厚さのコーティングを大気圧
下で生成しうることは以前から提案されている。O2ガス
中のO3ガスの濃度を４重量％まで増加することも、K.Ma
edaによる、1989に出版されたProceedings of the Sixt
h International IEEE VLSI Multilevel Interconnect
Conferenceの382−389頁の“Dielectric Film depositi
on by Atmospheric Pressure and Low Temperature CVD
Using TEOS,Ozone,and New Organometallic Doping So
urces"という記事に提案されている。
ート及びO2ガス中の１重量％以下のO3ガスのガス混合物
を用い、そのような均一な厚さのコーティングを大気圧
下で生成しうることは以前から提案されている。O2ガス
中のO3ガスの濃度を４重量％まで増加することも、K.Ma
edaによる、1989に出版されたProceedings of the Sixt
h International IEEE VLSI Multilevel Interconnect
Conferenceの382−389頁の“Dielectric Film depositi
on by Atmospheric Pressure and Low Temperature CVD
Using TEOS,Ozone,and New Organometallic Doping So
urces"という記事に提案されている。
しかしながら、本発明者らはそのような方法により望ま
れる均一な膜厚が得られないこと、コーティングされた
ウェハーに粒子が形成又は存在する結果となること、該
方法の付着率が低いこと（2500オングストローム／分未
満）、得られたコーティングが高い応力（３×109ダイ
ン/cm2以上）を有すること、そして形成したコーティン
グが完全には酸化しないことを見出した。
れる均一な膜厚が得られないこと、コーティングされた
ウェハーに粒子が形成又は存在する結果となること、該
方法の付着率が低いこと（2500オングストローム／分未
満）、得られたコーティングが高い応力（３×109ダイ
ン/cm2以上）を有すること、そして形成したコーティン
グが完全には酸化しないことを見出した。
従って、本発明の目的は、集積回路構造体上に均一な厚
さのドープしたガラスコーティングを形成するための低
圧方法を提供することにある。
さのドープしたガラスコーティングを形成するための低
圧方法を提供することにある。
本発明の別の目的は、均一な厚さのIII族及び／又はＶ
族ドープ酸化シリコンガラスコーティングを集積回路構
造体に形成するための低温低圧方法を提供することにあ
る。
族ドープ酸化シリコンガラスコーティングを集積回路構
造体に形成するための低温低圧方法を提供することにあ
る。
さらに、本発明の目的は、集積回路構造体上に、400℃
より低い付着温度で、均一な厚さのIII族及び／又はＶ
族ドープ酸化シリコンガラスコーティングを形成するた
めの低圧法を提供することにある。
より低い付着温度で、均一な厚さのIII族及び／又はＶ
族ドープ酸化シリコンガラスコーティングを形成するた
めの低圧法を提供することにある。
本発明のさらに別の目的は、（１）テトラエチルオルト
シリケート（TEOS）含有ガス及び（２）O3含有ガスの1:
2の混合比の混合物、並びに（３）１種類又はそれ以上
のIII族及び／又はＶ族ドーパントの原料ガスを、約20
から約200Torrの真空度に維持した真空蒸着装置内で、4
00℃未満の温度で、集積回路構造体上に流すことを含
む、集積回路構造体上の均一な厚さのIII族及び／又は
Ｖ族ドープ酸化シリコンガラスコーティングを形成する
ための低温低圧方法を提供することにある。
シリケート（TEOS）含有ガス及び（２）O3含有ガスの1:
2の混合比の混合物、並びに（３）１種類又はそれ以上
のIII族及び／又はＶ族ドーパントの原料ガスを、約20
から約200Torrの真空度に維持した真空蒸着装置内で、4
00℃未満の温度で、集積回路構造体上に流すことを含
む、集積回路構造体上の均一な厚さのIII族及び／又は
Ｖ族ドープ酸化シリコンガラスコーティングを形成する
ための低温低圧方法を提供することにある。
本発明のさらに別の目的は、（１）テトラエチルオルト
シリケート含有ガラス及び（２）O3含有ガスの1:2の混
合比の混合物、並びに（３）TEOS及びO3と反応させうる
III族及び／又はＶ族ドーパントの原料ガスを、約20か
ら約200Torrの真空度に維持した真空蒸着装置内で、400
℃未満の温度で、集積回路構造体上に流すことにより形
成された、均一な厚さのIII族及び／又はＶ族ドープ酸
化シリコンガラスコーティングを提供することにある 本発明のこれらの及び他の目的は、下記の記載及び添付
図面により明らかになるであろう。
シリケート含有ガラス及び（２）O3含有ガスの1:2の混
合比の混合物、並びに（３）TEOS及びO3と反応させうる
III族及び／又はＶ族ドーパントの原料ガスを、約20か
ら約200Torrの真空度に維持した真空蒸着装置内で、400
℃未満の温度で、集積回路構造体上に流すことにより形
成された、均一な厚さのIII族及び／又はＶ族ドープ酸
化シリコンガラスコーティングを提供することにある 本発明のこれらの及び他の目的は、下記の記載及び添付
図面により明らかになるであろう。
第３図及び第４図に示すように、均一な厚さのドープし
たシリコン酸化膜30を、１又はそれ以上の隆起部分14及
び／又は凹部18を有する平坦でない集積回路構造体10上
に、（１）TEOS含有ガス及び（２）O3含有ガスの1:2の
混合比の混合物、並びに（３）TEOS及びO3と反応させる
うるIII族及び／又はＶ族ドーパントの原料ガスを、約2
0から約200Torrの真空度、約400℃未満の温度に維持し
た真空蒸着装置内で、集積回路構造体上に流すことを含
む低温低圧の熱CVD方法により形成しうる。
たシリコン酸化膜30を、１又はそれ以上の隆起部分14及
び／又は凹部18を有する平坦でない集積回路構造体10上
に、（１）TEOS含有ガス及び（２）O3含有ガスの1:2の
混合比の混合物、並びに（３）TEOS及びO3と反応させる
うるIII族及び／又はＶ族ドーパントの原料ガスを、約2
0から約200Torrの真空度、約400℃未満の温度に維持し
た真空蒸着装置内で、集積回路構造体上に流すことを含
む低温低圧の熱CVD方法により形成しうる。
この方法により形成された均一な厚さの膜が、第１図に
示すような内側に曲がった隅部24を有する酸化膜とは異
なり、本発明の方法による膜厚の均一性によりはるかに
直角になっている第３図の構造体が製造されることは注
目されるであろう。
示すような内側に曲がった隅部24を有する酸化膜とは異
なり、本発明の方法による膜厚の均一性によりはるかに
直角になっている第３図の構造体が製造されることは注
目されるであろう。
“均一な膜”の語は、膜が付着する集積回路構造体の部
分上で、膜厚が約10％の範囲を超えて変化することない
膜の層を意味する。
分上で、膜厚が約10％の範囲を超えて変化することない
膜の層を意味する。
“低温法”の語は、均一なドープしたシリコン酸化膜
を、約500℃未満、好ましくは約380℃〜約450℃の範囲
の温度、最も好ましくは約390℃で蒸着させる方法を意
味する。
を、約500℃未満、好ましくは約380℃〜約450℃の範囲
の温度、最も好ましくは約390℃で蒸着させる方法を意
味する。
“低圧法”の語は、約20Torr〜約200Torr、好ましくは
約40Torr〜約100Torrの真空度の範囲で行われ、粉末の
粒子及び他の大気圧夾雑物が排除されることが保証され
た方法を意味する。この点において、より高い圧力、例
えば400Torrを用いると、得られるコーティングの厚さ
は均一でないことに注目すべきである。
約40Torr〜約100Torrの真空度の範囲で行われ、粉末の
粒子及び他の大気圧夾雑物が排除されることが保証され
た方法を意味する。この点において、より高い圧力、例
えば400Torrを用いると、得られるコーティングの厚さ
は均一でないことに注目すべきである。
“熱CVD"の語は、蒸着を熱エネルギーにのみ依存し、プ
ラズマアシストされない化学蒸着方法を意味する。
ラズマアシストされない化学蒸着方法を意味する。
真空室への、そして集積回路構造体への、TEOSを含有す
るキャリヤーガスの流量は、約100sccmから約3000scc
m、好ましくは約500sccmから約1500sccmの範囲でありう
る。キャリヤーガスは、ヘリウム又はアルゴン、又はTE
OS分解生成物、O3、及びドーパント間の反応に干渉しな
い他のいずれの非反応性ガスを含んでいてもよい。キャ
リヤーガス中のTEOSの濃度は、TEOS/キャリヤーガス混
合物の約２〜約６モル％の範囲でありうる。
るキャリヤーガスの流量は、約100sccmから約3000scc
m、好ましくは約500sccmから約1500sccmの範囲でありう
る。キャリヤーガスは、ヘリウム又はアルゴン、又はTE
OS分解生成物、O3、及びドーパント間の反応に干渉しな
い他のいずれの非反応性ガスを含んでいてもよい。キャ
リヤーガス中のTEOSの濃度は、TEOS/キャリヤーガス混
合物の約２〜約６モル％の範囲でありうる。
O3/O2ガスの流量は、約200sccm〜約6000sccmの範囲であ
りうるが、好ましくは約1000sccm〜約3000sccmの範囲で
ある。O2ガス中のO3の濃度は、O3/O2混合物の少なくと
も６重量％〜約10重量％の範囲である。O3/O2混合物中
のO3の濃度は、膜の充分な酸化を確保するために、好ま
しくは少なくとも約８重量％である。いずれの流量にあ
っても、TEOSのO3に対する比、即ちTEOS/キャリヤーガ
スのO2/O3ガスに対する比を1:2に維持する。
りうるが、好ましくは約1000sccm〜約3000sccmの範囲で
ある。O2ガス中のO3の濃度は、O3/O2混合物の少なくと
も６重量％〜約10重量％の範囲である。O3/O2混合物中
のO3の濃度は、膜の充分な酸化を確保するために、好ま
しくは少なくとも約８重量％である。いずれの流量にあ
っても、TEOSのO3に対する比、即ちTEOS/キャリヤーガ
スのO2/O3ガスに対する比を1:2に維持する。
ヘリウム又はアルゴンのようなキャリヤーガスと混合さ
れる１種類又はそれ以上のIII族及び／又はＶ族のドー
パントの原料ガスの流量は、ガラスコーティング中に望
まれるドーパントの量に依存して、約10〜約100sccmの
範囲で変化しうる。
れる１種類又はそれ以上のIII族及び／又はＶ族のドー
パントの原料ガスの流量は、ガラスコーティング中に望
まれるドーパントの量に依存して、約10〜約100sccmの
範囲で変化しうる。
最も高い蒸着率を得るためのガス状反応体の最適流量
は、本発明の蒸着方法に使用される特定の真空装置の設
計及び配置によりいくらか変化しうる。流速が速すぎる
と、ガスの室内への滞溜時間が反応のためには短すぎ、
蒸着率が低下しうる。一方、流速が遅いと、集積回路構
造体が形成されたシリコンウェハー上よりも減圧室内の
別の部分でドーピングガラスが反応及び蒸着する結果と
なる。
は、本発明の蒸着方法に使用される特定の真空装置の設
計及び配置によりいくらか変化しうる。流速が速すぎる
と、ガスの室内への滞溜時間が反応のためには短すぎ、
蒸着率が低下しうる。一方、流速が遅いと、集積回路構
造体が形成されたシリコンウェハー上よりも減圧室内の
別の部分でドーピングガラスが反応及び蒸着する結果と
なる。
例えば、TEOS含有ガスの流量を約1000sccmとし、O3含有
ガスの流量を約2000sccmとし、そして１種類又はそれ以
上のIII族及び／又はＶ族のドーパントの原料ガスの流
量を約50sccmとすると、最適な付着率、即ちApplied Ma
terials,Inc.から得られる5000シリーズ真空装置の蒸着
室を用いた場合、少なくとも約5000オングストローム／
分が提供されることが見出された。
ガスの流量を約2000sccmとし、そして１種類又はそれ以
上のIII族及び／又はＶ族のドーパントの原料ガスの流
量を約50sccmとすると、最適な付着率、即ちApplied Ma
terials,Inc.から得られる5000シリーズ真空装置の蒸着
室を用いた場合、少なくとも約5000オングストローム／
分が提供されることが見出された。
TEOS及びO3ガスと混合される１種類又はそれ以上のIII
族及び／又はＶ族のドーパントの原料ガスは、本発明の
方法の特定の圧力及び温度範囲で分解してTEOS及びO3の
両方と反応することができるガスを生じることができる
多種のIII族及び／又はＶ族含有化合物の１種類又はそ
れ以上を含みうる。“III族及び／又はＶ族含有”、“I
II族及び／又はＶ族ドープ”又は“III族及び／又はＶ
族ドーパント”の語は、ヒ素、ホウ素、又はリン含有化
合物又はそれらの混合物を意味する。
族及び／又はＶ族のドーパントの原料ガスは、本発明の
方法の特定の圧力及び温度範囲で分解してTEOS及びO3の
両方と反応することができるガスを生じることができる
多種のIII族及び／又はＶ族含有化合物の１種類又はそ
れ以上を含みうる。“III族及び／又はＶ族含有”、“I
II族及び／又はＶ族ドープ”又は“III族及び／又はＶ
族ドーパント”の語は、ヒ素、ホウ素、又はリン含有化
合物又はそれらの混合物を意味する。
III族及び／又はＶ族含有化合物の例には、トリエチル
ホスフィン（TEP）、トリメチルホスフェート（TMP）、
トリメチルボレート（TMB）、（トリメチルシリル）ホ
スフェート、（トリメチルシリル）ボレート、トリエチ
ルヒ素、及びそれらの混合物が挙げられる。
ホスフィン（TEP）、トリメチルホスフェート（TMP）、
トリメチルボレート（TMB）、（トリメチルシリル）ホ
スフェート、（トリメチルシリル）ボレート、トリエチ
ルヒ素、及びそれらの混合物が挙げられる。
III族及び／又はＶ族含有ドーパントは有機化合物であ
る必要はないことに注目すべきである。しかしながら、
使用される１種類又はそれ以上の化合物は、TEOSの分解
前にO3と反応する程反応性の高いものであってはならな
い。従って、化合物がO3及びTEOSの分解生成物の両方と
反応性であるという要求がある。III族及び／又はＶ族
含有有機化合物が特定の反応条件下でO3及びTEOS分解生
成物の両方と所望の反応が起こるのに充分ゆっくり分解
することが見出された。
る必要はないことに注目すべきである。しかしながら、
使用される１種類又はそれ以上の化合物は、TEOSの分解
前にO3と反応する程反応性の高いものであってはならな
い。従って、化合物がO3及びTEOSの分解生成物の両方と
反応性であるという要求がある。III族及び／又はＶ族
含有有機化合物が特定の反応条件下でO3及びTEOS分解生
成物の両方と所望の反応が起こるのに充分ゆっくり分解
することが見出された。
III族及び／又はＶ族ドーパントの原料ガスに存在するI
II族及び／又はＶ族の１種類又はそれ以上のドーパント
の量は、ドーパント／キャリヤーガス混合物に対して約
２〜100重量％の量で存在し、残部にはヘリウム又はア
ルゴンのような適当な非反応性キャリヤーガスを含む。
いくつかの揮発性の有機ドーパントにはキャリヤーガス
の使用の必要がないことは本発明において注目すべきで
ある。
II族及び／又はＶ族の１種類又はそれ以上のドーパント
の量は、ドーパント／キャリヤーガス混合物に対して約
２〜100重量％の量で存在し、残部にはヘリウム又はア
ルゴンのような適当な非反応性キャリヤーガスを含む。
いくつかの揮発性の有機ドーパントにはキャリヤーガス
の使用の必要がないことは本発明において注目すべきで
ある。
さらに本発明の技術をさらに詳細に説明するために、前
もって形成したポリシリコンのパターンを有するシリコ
ンウェハーを、Applied Materials 5000 Series真空装
置の約45Torrの真空度及び約390℃の温度の真空蒸着室
に入れた。約1000sccmのTEOS（TEOS4モル、残部ヘリウ
ム）、約2000sccmのO3（O38重量％,O292重量％）、並び
に約20sccmのトリエチルホスフィン（キャリヤーガスを
用いずに使用する）からなるガス混合物をウェハー上に
約２分間流して、パターン化したシリコンウェハー上に
均一な厚さのホスホシリケートガラス層を蒸着させた。
その後、コーティングしたウェハーを装置から除去し、
断面を調べ、SEMにより調べてコーティングの蒸着の均
一性を調べた。コーティングの厚さの変化の最大値が10
％を超えない約5000オングストロームのホスホシリケー
トガラスの均一なコーティングが蒸着したことが観察さ
れた。
もって形成したポリシリコンのパターンを有するシリコ
ンウェハーを、Applied Materials 5000 Series真空装
置の約45Torrの真空度及び約390℃の温度の真空蒸着室
に入れた。約1000sccmのTEOS（TEOS4モル、残部ヘリウ
ム）、約2000sccmのO3（O38重量％,O292重量％）、並び
に約20sccmのトリエチルホスフィン（キャリヤーガスを
用いずに使用する）からなるガス混合物をウェハー上に
約２分間流して、パターン化したシリコンウェハー上に
均一な厚さのホスホシリケートガラス層を蒸着させた。
その後、コーティングしたウェハーを装置から除去し、
断面を調べ、SEMにより調べてコーティングの蒸着の均
一性を調べた。コーティングの厚さの変化の最大値が10
％を超えない約5000オングストロームのホスホシリケー
トガラスの均一なコーティングが蒸着したことが観察さ
れた。
従って、本発明は、集積回路構造体上の均一な厚さのII
I族及び／又はＶ族のドーピングシリケートガラスの膜
を提供し、そのような均一な厚さの膜を形成するための
低圧法を提供する。
I族及び／又はＶ族のドーピングシリケートガラスの膜
を提供し、そのような均一な厚さの膜を形成するための
低圧法を提供する。
第１図は、平坦でない集積回路構造体上への、従来のプ
ラズマアシストドープTEOS/O2 CVD方法又はプラズマア
シストシラン/O2方法を用いたシリコン酸化膜の形成を
示す部分縦断面図であり、第２図は、平坦でない集積回
路構造体上への、従来のプラズマアシスト非ドープTEOS
/O2方法を用いたシリコン酸化膜の形成を示す部分縦断
面図であり、第３図は、平坦でない集積回路構造体上へ
の、均一な厚さのドープしたシリコン酸化膜の形成を示
す部分縦断面図であり、第４図は、本発明の方法を説明
するフローシートである。
ラズマアシストドープTEOS/O2 CVD方法又はプラズマア
シストシラン/O2方法を用いたシリコン酸化膜の形成を
示す部分縦断面図であり、第２図は、平坦でない集積回
路構造体上への、従来のプラズマアシスト非ドープTEOS
/O2方法を用いたシリコン酸化膜の形成を示す部分縦断
面図であり、第３図は、平坦でない集積回路構造体上へ
の、均一な厚さのドープしたシリコン酸化膜の形成を示
す部分縦断面図であり、第４図は、本発明の方法を説明
するフローシートである。
Claims (3)
- 【請求項１】テトラエチルオルトシリケート（TEOS）含
有ガスとオゾン（O3）含有ガスの1:2の容量比のガス混
合物、並びに１種類又はそれ以上のIII族及び／又はＶ
族のドーパントを含む原料ガスを、真空装置中、約500
℃未満の温度で集積回路構造体上に流すことを含む、集
積回路構造体の平坦でない表面上に、III族及び／又は
Ｖ族をドープした酸化シリコンガラスの均一な厚さの層
を形成するための低温低圧方法。 - 【請求項２】前記真空装置中の前記低圧が約20〜約200T
orrの範囲である請求項（１）記載の方法。 - 【請求項３】テトラエチルオルトシリケート（TEOS）含
有ガスとオゾン（O3）含有ガスの1:2の容量比のガス混
合物、並びに１種類又はそれ以上のIII族及び／又はＶ
族のドーパントを含む原料ガスを、真空度が約40Torr〜
約100Torrに、温度が約380℃〜約480℃に維持された真
空装置中の集積回路構造体上に流すことを含む、集積回
路構造体の平坦でない表面上に、厚さの変動が最大でも
10％を超えない均一な厚さのドープした酸化シリコンガ
ラスの層の形成のための低温低圧方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US39122389A | 1989-08-08 | 1989-08-08 | |
| US391223 | 1989-08-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0377320A JPH0377320A (ja) | 1991-04-02 |
| JPH0785472B2 true JPH0785472B2 (ja) | 1995-09-13 |
Family
ID=23545787
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2206648A Expired - Lifetime JPH0785472B2 (ja) | 1989-08-08 | 1990-08-03 | 低温低圧熱ｃｖｄ法 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0412644A3 (ja) |
| JP (1) | JPH0785472B2 (ja) |
| KR (1) | KR910005393A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0782999B2 (ja) * | 1991-04-15 | 1995-09-06 | 株式会社半導体プロセス研究所 | 気相成長膜の形成方法、半導体製造装置、および半 導体装置 |
| US6153540A (en) * | 1998-03-04 | 2000-11-28 | Applied Materials, Inc. | Method of forming phosphosilicate glass having a high wet-etch rate |
| US6239002B1 (en) * | 1998-10-19 | 2001-05-29 | Taiwan Semiconductor Manufacturing Company | Thermal oxidizing method for forming with attenuated surface sensitivity ozone-teos silicon oxide dielectric layer upon a thermally oxidized silicon substrate layer |
| US6962732B2 (en) | 2001-08-23 | 2005-11-08 | Applied Materials, Inc. | Process for controlling thin film uniformity and products produced thereby |
| CN113113324B (zh) * | 2021-04-07 | 2024-02-06 | 捷捷半导体有限公司 | 一种钝化层制作方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR870000750A (ko) * | 1985-06-14 | 1987-02-20 | 이마드 마하윌리 | 이산화실리콘 필름을 화학적으로 증기피복하는 방법 |
| US5000113A (en) * | 1986-12-19 | 1991-03-19 | Applied Materials, Inc. | Thermal CVD/PECVD reactor and use for thermal chemical vapor deposition of silicon dioxide and in-situ multi-step planarized process |
-
1990
- 1990-06-22 EP EP19900306886 patent/EP0412644A3/en not_active Ceased
- 1990-08-03 JP JP2206648A patent/JPH0785472B2/ja not_active Expired - Lifetime
- 1990-08-06 KR KR1019900011990A patent/KR910005393A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| KR910005393A (ko) | 1991-03-30 |
| JPH0377320A (ja) | 1991-04-02 |
| EP0412644A3 (en) | 1991-03-20 |
| EP0412644A2 (en) | 1991-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5354387A (en) | Boron phosphorus silicate glass composite layer on semiconductor wafer | |
| EP0440154B1 (en) | Two step process for forming an oxide layer over a stepped surface of a semiconductor wafer | |
| US5204141A (en) | Deposition of silicon dioxide films at temperatures as low as 100 degree c. by lpcvd using organodisilane sources | |
| KR102259262B1 (ko) | 유동성 실리콘-함유 막들의 증착 | |
| US4992306A (en) | Deposition of silicon dioxide and silicon oxynitride films using azidosilane sources | |
| US4981724A (en) | Deposition of silicon oxide films using alkylsilane liquid sources | |
| US6500772B2 (en) | Methods and materials for depositing films on semiconductor substrates | |
| KR100443085B1 (ko) | 헥사 클로로 디실란 및 암모니아를 사용한 원자층의적층을 이용하여 실리콘을 함유하는 박막을 형성하는 방법 | |
| US6674169B2 (en) | Semiconductor device with titanium silicon oxide layer | |
| US6372669B2 (en) | Method of depositing silicon oxides | |
| JPH02236282A (ja) | 有機珪素化合物と三弗化窒素を用いた珪素含有被膜の製法 | |
| EP0421203B1 (en) | An integrated circuit structure with a boron phosphorus silicate glass composite layer on semiconductor wafer and improved method for forming same | |
| US5763021A (en) | Method of forming a dielectric film | |
| US5324539A (en) | Method for forming CVD thin glass films | |
| US5382550A (en) | Method of depositing SiO2 on a semiconductor substrate | |
| JPH0785472B2 (ja) | 低温低圧熱ｃｖｄ法 | |
| JP2654790B2 (ja) | 気相成長法 | |
| US7491653B1 (en) | Metal-free catalysts for pulsed deposition layer process for conformal silica laminates | |
| US8420170B2 (en) | Methods of forming glass on a substrate | |
| US5985769A (en) | Method of forming an interlayer insulating film | |
| JPH0758097A (ja) | 半導体装置の製造方法 | |
| JPH1068084A (ja) | Ｃｖｄ薄膜を作るための装置および方法 |