JPH0377320A - 低温低圧熱cvd法 - Google Patents

低温低圧熱cvd法

Info

Publication number
JPH0377320A
JPH0377320A JP2206648A JP20664890A JPH0377320A JP H0377320 A JPH0377320 A JP H0377320A JP 2206648 A JP2206648 A JP 2206648A JP 20664890 A JP20664890 A JP 20664890A JP H0377320 A JPH0377320 A JP H0377320A
Authority
JP
Japan
Prior art keywords
group
integrated circuit
circuit structure
gas
sccm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2206648A
Other languages
English (en)
Other versions
JPH0785472B2 (ja
Inventor
Jeffrey Marks
マークス ジェフリー
Kam Shing Law
カム シン ロウ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JPH0377320A publication Critical patent/JPH0377320A/ja
Publication of JPH0785472B2 publication Critical patent/JPH0785472B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H01L21/203
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40Oxides
    • C23C16/401Oxides containing silicon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、集積回路構造体上に均一な厚さの膜を形成す
る方法に関する。さらに詳しくは、本発明は集積回路構
造体上に、コンフォーマルな■族及び/又はV族をドー
プしたシリコン酸化膜を形成するための、低温低圧熱C
VD方法に関する。
ドープしていないガラスの絶縁層、例えばシリコン酸化
膜は、例えば金属若しくはポリシリコン線のような隆起
部分又はトレンチのような凹部の存在のために平坦でな
い表面を有する集積回路構造体上に形成されると、該酸
化シリコンガラスは平坦でない表面の輪郭にほぼ従う傾
向がある。
しかしながら、例えば第1図に示すような典型的な従来
技術の構造体においては、隆起部分14及び凹部18を
有する平坦でない集積回路構造体10に形成した非ドー
ピング酸化シリコンコーティング20の表面は、下層構
造の低い部分においては、側壁に向かって下方且つ壁側
に湾曲し、下層構造の高い部分においては外側に湾曲す
る曲面又は波形面になる傾向にある。これにより、第1
図により明らかなように、内側に曲がった隅部24が形
成する結果となる。従って、そのような膜は第1図より
明らかなように、−船釣に平滑でないと言え、均一な厚
さの膜であるとは言えない。
そのようなシリコン酸化膜は、例えばプラズマアシスト
(plasma−assisted)  ドープテトラ
エチルオルトシリケート(TEOS)のようなプラズマ
アンス1−CVD方法及び酸素(O□)方法又はプラズ
マアシストシラン102方法により、酸化シリコンを形
成するための原料ガスとしてシラン(SiH4)  及
び酸素(O2)を用いる場合には600℃以上の温度で
付着させることができ、又は原料ガスとしてテトラエチ
ルオルトシリケート(TEOS)及び酸素(O2)を用
いる場合には、390℃程度の低い温度で付着させるこ
とができる。
ドープしていないプラズマアシストTEOS102CV
D方法により、第2図に示すように、いくらか均一な酸
化膜20’が製造される。しかしながら、この従来技術
の方法も、集積回路構造体の隆起部分14及び凹部18
の垂直表面では、通常、水平面に生じた酸化膜26より
も薄い酸化膜28が形成されるという点で、不均一な膜
のコーティングが形成される結果となる。
平坦でない集積回路構造体のようなものの上に、前記の
絶縁材料の層を形成させた後、表面を平坦化するために
ホウ素又はリン又はそれらの両方をドープした1層のガ
ラスを絶縁ガラス層上に塗布することがしばしば行われ
る。これは、ドープしたガラスの融点又は流れ温度がよ
り低いため、ドープしたガラスを流動させるのに充分で
あり、且つ構造体の残りの部分を過熱に暴露すること、
例えば約850℃の温度になるまで加熱することにより
損傷することのない温度に加熱することを可能とするた
めである。通常は、平坦化方法のためには、ドープした
ガラスは約400℃の温度で付着される。
低温で流れつるドープした酸化シリコンガラス層を集積
回路構造体上に形成させることは、平坦化の目的に望ま
しいが、平坦でない集積回路構造体の表面に均一な厚さ
のドープしたガラスコーティングを形成するためにも望
ましいという別の用途もある。そのようなコーティング
は、側壁スペーサーを提供するための、又はトレンチ壁
土へのドープしていない酸化シリコンの最初の絶縁膜の
形成の後のトレンチ充填のための、トレンチドーピング
に有用でありうる。
ヘリウムキャリヤーガス中のテトラエチルオルトシリケ
ート及び0□ガス中の1重量%以下の03ガスのガス混
合物を用い、そのような均一な厚さのコーティングを大
気圧下で生成しうることは以前から提案されている。0
□ガス中の03ガスの濃度を4重量%まで増加すること
も、K、 Maedaによる、1989に出版されたP
roceedings of the 5ixthIn
ternational IEEE VLSI Mul
tilevelInterconnect Confe
renceの382−389頁の“Dielectri
c Film deposition by Atmo
sphericPressure and Low T
emperature CVD Llsing TE0
1゜0zone、 and New Organome
tallic Doping 5ourcesという記
事に提案されている。
しかしながら、本発明者らはそのような方7去により望
まれる均一な膜厚が得られないこと、コーティングされ
たウェハーに粒子が形成又は存在する結果となること、
該方法の付着率が低いこと(2500オングストロ一ム
/分未満)、得られたコーティングが高い応力(3X1
0’ダイン/cnf以上)を有すること、そして形成し
たコーティングが完全には酸化しないことを見出した。
従って、本発明の目的は、集積回路構造体上に均一な厚
さのドープしたガラスコーティングを形成するための低
圧方法を提供することにある。
本発明の別の目的は、均一な厚さの■族及び/又は■族
ドープ酸化シリコンガラスコーティングを集積回路構造
体に形成するための低温低圧方法を提供することにある
さらに、本発明の目的は、集積回路構造体上に、400
℃より低い付着温度で、均一な厚さの■族及び/又は■
族ドープ酸化シリコンガラスコーティングを形成するた
めの低圧法を提供することにある。
本発明のさらに別の目的は、(1)テトラエチルオルト
シリケート(TEOS)含有ガス及び(2) 03含有
ガスの1:2の混合比の混合物、並びに(3)1種類又
はそれ以上の■族及び/又は■族ドーパントの原料ガス
を、約20から約200 Torrの真空度に維持した
真空蒸着装置内で、400’C未満の温度で、集積回路
構造体上に流すことを含む、集積回路構造体上に均一な
厚さの■族及び/又はV族ドープ酸化シリコンガラスコ
ーティングを形成するための低温低圧方法を提供するこ
とにある。
本発明のさらに別の目的は、(1)テトラエチルオルト
シリケート含有ガス及び(2)03含有ガスの1:2の
混合比の混合物、並びに(3)TE01及びo3と反応
させうる■族及び/又はV族ドーパントの原料ガスを、
約20から約200Torrの真空度に維持した真空蒸
着装置内で、400 ’C未満の温度で、集積回路構造
体上に流すことにより形成された、均一な厚さの■族及
び/又はV族ドープ酸化シリコンガラスコーティングを
提供することにある。
本発明のこれらの及び他の目的は、下記の記載及び添付
図面により明らかになるであろう。
第3図及び第4図に示すように、均一な厚さのドープし
たシリコン酸化膜30を、l又はそれ以上の隆起部分1
4及び/又は凹部18を有する平坦でない集積回路構造
体10上に、(1)TEOS含有ガス及び(210+含
有ガスの1;2の混合比の混合物、並びに(3)TE0
1及び03と反応させうる■族及び/又はV族ドーパン
トの原料ガスを、約20から約200 Torrの真空
度、約400℃未満の温度に維持した真空蒸着装置内で
、集積回路構造体上に流すことを含む低温低圧の熱CV
D方法により形成しうる。
この方法により形成された均一な厚さの膜が、第1図に
示すような内側に曲がった隅部24を有する酸化膜とは
異なり、本発明の方法による膜厚の均一性によりはるか
に直角になっている第3図の構造体が製造されることは
注目されるであろう。
“均一な膜”の語は、膜が付着する集積回路構造体の部
分上で、膜厚が約10%の範囲を超えて変化することの
ない膜の層を意味する。
“低温法”の語は、均一なドープしたシリコン酸化膜を
、約500℃未満、好ましくは約380℃〜約450℃
の範囲の温度、最も好ましくは約390℃で蒸着させる
方法を意味する。
“低圧法”の語は、約20Torr〜約200 Tor
r。
好ましくは約40Torr〜約100Torrの真空度
の範囲で行われ、粉末の粒子及び他の大気圧夾雑物が排
除されることが保証された方法を意味する。
この点において、より高い圧力、例えば400Torr
を用いると、得られるコーティングの厚さは均一でない
ことに注目すべきである。
“熱CVD”の語は、蒸着を熱エネルギーにのみ依存し
、プラズマアシストされない化学蒸着方法を意味する。
真空室への、そして集積回路構造体への、TE01を含
有するキャリヤーガスの流量は、約10100sccm
から約3000 sccm、好ましくは約500SCC
mから約1500 sccmの範囲でありうる。
キャリヤーガスは、ヘリウム又はアルゴン、又はTEO
S分解生成物、03、及びドーパント間の反応に干渉し
ない他のいずれの非反応性ガスを含んでいてもよい。キ
ャリヤーガス中のTE01の濃度は、TEOS/キャリ
ヤーガス混合物の約2〜約6モル%の範囲でありうる。
03102ガスの流量は、約200sccm〜約600
05Ccmの範囲でありうるが、好ましくは約1000
5ccrn〜約3000 sccmの範囲である。02
ガス中の03の濃度は、03 /” 02混合物の少な
くともG重積%〜約IO重量%の範囲である。0.10
2混合物中の03の濃度は、膜の充分な酸化を確保する
ために、好ましくは少なくとも約8重量%である。
いずれの流量にあっても、TE01の03に対する比、
即ちT E OS 、/’キャリヤーガスの02103
ガスに対する比を1;2に維持する。
ヘリウム又はアルゴンのようなキャリヤーガスと混キさ
れる1種類又はそれ以上のm族及び/又はV族のドーパ
ントの原料ガスの流量は、ガラスコーティング中に望ま
れるドーパントの量に依存して、約10〜約100 s
ccmの範囲で変化しうる。
最も高い蒸着率を得るためのガス状反応体の最適流量は
、本発明の蒸着方法に使用される特定の真空装置の設計
及び配置によりいくらか変化し、うる。流速が速すぎる
と、ガスの室内へのnm時間が反応のためには短すぎ、
蒸着率が低下しうる。
一方、流速か遅いと、集積回路構造体が形成されたシリ
コンウェハー上よりも減圧室内の別の部分でドーピング
ガラスが反応及び蒸着する結果となる。
例えば、TEOS含有ガスの流量を約1000 sce
mとし、03含有ガスの流量を約2000 sccmと
し2、そして1種類又はそれ以上のm族及び/又は■族
のドーパントの原料ガスの流量を約50 sccmとす
ると、最適な付着率、即ちApplied Mater
ials、  1nC,から得られる5000シリーズ
真空装置の蒸着室を用いた場合、少なくとも約5000
オングストローム/分が提供されることが見出された。
TE01及び03ガスと混合される1種類又はそれ以上
のm族及び/又はV族のドーパントの原料ガスは、本発
明の方法の特定の圧力及び温度範囲で分解してTE01
及び03の両方と反応することができるガスを生じるこ
とができる多種のm族及び/・′又はV族含有化合物の
1種類又はそれ以上を含みうる。
“m族及び/又は■族含有”m族及び/又はV族ドープ
又は“m族及び、・″又は■族ドーパント“の語は、ヒ
素、ホウ素、又はリン含有化合物又はそれらの混合物を
意味する。
■1族及び2./又はV族含有化合物の例には、トリエ
チルホスフィン(TEP)、l−リメチルホスフェート
(TMP)、トリメチルボレート(T M B )、(
トリメチルシリル)ホスフェート、(トリメチルシリル
)ボレート、トリエチルヒ素、及びそれらの混合物が挙
げられる。
m族及び/′又は■族含有ドーパントは有機化合物であ
る必要はないことに注目すべきである。しかしながら、
使用される1種類又はそれ以」二の化合物は、TE01
の分解前に03と反応する程反応性の高いものであって
はならない。従って、化合物が03及びTE01の分解
生成物の両方と反応性であるという要求がある。m族及
び/又はV族含有有機化合物が特定の反応条件下で03
及びTEOS分解生成物の両方と所望の反応が起こるの
に充分ゆっくり分解することが見出された。
m族及び/又は■族ドーパントの原料ガスに存在するm
族及び/又は■族の1種類又はそれ以−にのドーパント
の量は、ドーパント/′キャリヤーガス混合物に対して
約2〜100重量%の量で#在し、残部にはヘリウム又
はアルゴンのような適当な非反応性キャリヤーガスを含
む。いくつかの揮発性の有機ドーパントにはキャリヤー
ガスの使用の必要がないことは本発明において注目すべ
きである。
さらに本発明の技術をさらに詳細に説明するために、前
もって形成したポリシリコンのパターンを有するシリコ
ンウェハーを、Applied Mat、erials
5000sccmries真空装置の約45Torrの
真空度及び約390℃の温度の真空蒸着室に入れた。約
1000 scemのTE01 (TBO34モル、残
部ヘリウム)、約2000 sccmの03(O38重
量%、0□92重量%)並びに約20 sccmのトリ
エチルポスフィン(キャリヤーガスを用いずに使用する
)からなるカス混合物をウェハー上に約2分間流して、
パターン化したシリコンウェハー上に均一な厚さのホス
ホシリケートガラス層を蒸着させた。その後、コーティ
ングしたウェハーを装置から除去し、断面を調べ、SE
Mにより調べてコーティングの蒸着の均一性を調べた。
コーティングの厚さの変化の最大値が10%を超えない
約5000オングストロームのホスホシリケートガラス
の均一なコーティングが蒸着したことが観察された。
従って、本発明は、集積回路構造体上の均一な厚さの■
族及び/又はV族のドーピングシリケートガラスの膜を
提供し、そのような均一な厚さの膜を形成するための低
圧法を提供する。
【図面の簡単な説明】
第1図は、平坦でない集積回路構造体上への、従来のプ
ラズマアシストドープTEOS10□CVD方法又はプ
ラズマアシストシラン10、方法を用いたシリコン酸化
膜の形成を示す部分縦断面図であり、第2図は、平坦で
ない集積回路構造体上への、従来のプラズマアシスト非
ドープ下ε0310□方法を用いたシリコン酸化膜の形
成を示す部分縦断面図であり、第3図は、平坦でない集
積回路構造体上への、均一な厚さのドープしたシリコン
酸化膜の形成を示す部分縦断面図であり、第4図は、本
発明の詳細な説明するフローシートである。

Claims (23)

    【特許請求の範囲】
  1. (1)テトラエチルオルトシリケート(TEOS)含有
    ガスとオゾン(O_3)含有ガスの1:2の容量比のガ
    ス混合物、並びに1種類又はそれ以上のIII族及び/又
    はV族のドーパントを含む原料ガスを、真空装置中、約
    500℃未満の温度で集積回路構造体上に流すことを含
    む、集積回路構造体の平坦でない表面上に、III族及び
    /又はV族をドープした酸化シリコンガラスの均一な厚
    さの層を形成するための低温低圧方法。
  2. (2)前記真空装置中の前記低圧が約20〜約200T
    orrの範囲である請求項(1)記載の方法。
  3. (3)前記真空装置中の前記低圧が約40〜約100T
    orrである請求項(2)記載の方法。
  4. (4)前記集積回路構造体上に流す前記TEOS含有ガ
    スの量が約100sccm〜約3000sccmの範囲
    である請求項(3)記載の方法。
  5. (5)前記集積回路構造体上に流す前記O_3含有ガス
    の量が、約200sccm〜約6000sccmの範囲
    である請求項(3)記載の方法。
  6. (6)前記集積回路構造体上に流す1種類又はそれ以上
    のIII族及び/又はV族のドーパントの前記原料ガスの
    量が、約10〜約100sccmである請求項(3)記
    載の方法。
  7. (7)1種類又はそれ以上のIII族及び/又はV族のド
    ーパントの前記原料ガスが、ヒ素、ホウ素、及びリン含
    有化合物及びそれらの混合物からなる群より選ばれる化
    合物を含む請求項(6)記載の方法。
  8. (8)1種類又はそれ以上のIII族及び/又はV族のド
    ーパントの前記原料ガスが、リン含有化合物を含む請求
    項(7)記載の方法。
  9. (9)前記リン含有化合物が、トリエチルホスフィン(
    TEP)、トリメチルホスフェート(TMP)、(トリ
    メチルシリル)ホスフェート、及びそれらの混合物から
    なる群から選ばれる請求項(8)記載の方法。
  10. (10)前記のIII族及び/又はV族のドーパントの原
    料ガスがホウ素含有化合物を含む請求項(7)記載の方
    法。
  11. (11)前記ホウ素含有化合物がトリメチルボレート(
    TMB)、(トリメチルシリル)ボレート、及びそれら
    の混合物からなる群から選ばれる請求項(10)記載の
    方法。
  12. (12)前記III族及び/又はV族のドーパントの原料
    ガスがヒ素含有化合物を含む請求項(7)記載の方法。
  13. (13)前記ヒ素含有化合物が実質的にトリエチルヒ素
    からなる請求項(12)記載の方法。
  14. (14)前記真空装置内の温度が約380℃〜約480
    ℃の範囲である請求項(3)記載の方法。
  15. (15)前記真空装置内の温度が約380℃〜約395
    ℃の範囲である請求項(14)記載の方法。
  16. (16)前記ドープした酸化シリコンガラスの層の均一
    な厚さが約10%より多くは変動しないことを特徴とす
    る請求項(3)記載の方法。
  17. (17)テトラエチルオルトシリケート(TEOS)含
    有ガスとオゾン(O_3)含有ガスの1:2の容量比の
    ガス混合物、並びに1種類又はそれ以上のIII族及び/
    又はV族のドーパントを含む原料ガスを、真空度が約4
    0Torr〜約100Torrに、温度が約380℃〜
    約480℃に維持された真空装置中の集積回路構造体上
    に流すことを含む、集積回路構造体の平坦でない表面上
    に、厚さの変動が最大でも10%を超えない均一な厚さ
    のドープした酸化シリコンガラスの層の形成のための低
    温低圧方法。
  18. (18)前記集積回路構造体上に流れる前記TEOS含
    有ガスの量が約500sccm〜約1500sccmの
    範囲である請求項(17)記載の方法。
  19. (19)前記集積回路構造体上に流れる前記O_3含有
    ガスの流量が約1000sccm〜約3000sccm
    の範囲である請求項(17)記載の方法。
  20. (20)前記集積回路構造体上に流れる1種類又はそれ
    以上のIII族及び/又はV族のドーパントの前記原料ガ
    スの量が約10〜約100sccmの範囲である請求項
    (17)記載の方法。
  21. (21)約500sccm〜約1500sccmのテト
    ラエチルオルトシリケート(TEOS)含有ガスと約1
    000sccm〜約3000sccmのオゾン(O_3
    )含有ガスの1:2の容量比のガス混合物、並びに、ヒ
    素含有、ホウ素含有、及びリン含有化合物並びにそれら
    の混合物からなる群より選ばれる1種類又はそれ以上の
    III族及び/又はV族のドーパントを含む原料ガス約1
    0〜約100sccmを、真空度が約40Torr〜約
    100Torrに、温度が約380℃〜約395℃に維
    持された真空装置中の集積回路構造体上に流すことを含
    む、集積回路構造体の平坦でない表面上に、厚さの変動
    が最大でも10%を超えない均一な厚さのIII族及び/
    又はV族ドーピング酸化シリコンガラスの層を形成する
    ための低温方法。
  22. (22)テトラエチルオルトシリケート(TEOS)含
    有ガスとオゾン(O_3)含有ガスの1:2の容量比の
    混合物、並びに1種類又はそれ以上のIII族及び/又は
    V族のドーパントを含む原料ガスを、温度が約400℃
    未満に、圧力が約20Torr〜約200Torrに維
    持された真空装置中の集積回路構造体上に流すことを含
    む、集積回路構造体の平坦でない表面上に形成された、
    厚さの変動が最大でも10%を超えない均一な厚さのド
    ープした酸化シリコンガラスの層。
  23. (23)請求項(21)記載の方法により形成された均
    一な厚さのドープしたシリケートガラスコーティング。
JP2206648A 1989-08-08 1990-08-03 低温低圧熱cvd法 Expired - Lifetime JPH0785472B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US39122389A 1989-08-08 1989-08-08
US391223 1989-08-08

Publications (2)

Publication Number Publication Date
JPH0377320A true JPH0377320A (ja) 1991-04-02
JPH0785472B2 JPH0785472B2 (ja) 1995-09-13

Family

ID=23545787

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2206648A Expired - Lifetime JPH0785472B2 (ja) 1989-08-08 1990-08-03 低温低圧熱cvd法

Country Status (3)

Country Link
EP (1) EP0412644A3 (ja)
JP (1) JPH0785472B2 (ja)
KR (1) KR910005393A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0782999B2 (ja) * 1991-04-15 1995-09-06 株式会社半導体プロセス研究所 気相成長膜の形成方法、半導体製造装置、および半 導体装置
US6153540A (en) * 1998-03-04 2000-11-28 Applied Materials, Inc. Method of forming phosphosilicate glass having a high wet-etch rate
US6239002B1 (en) * 1998-10-19 2001-05-29 Taiwan Semiconductor Manufacturing Company Thermal oxidizing method for forming with attenuated surface sensitivity ozone-teos silicon oxide dielectric layer upon a thermally oxidized silicon substrate layer
US6962732B2 (en) * 2001-08-23 2005-11-08 Applied Materials, Inc. Process for controlling thin film uniformity and products produced thereby
CN113113324B (zh) * 2021-04-07 2024-02-06 捷捷半导体有限公司 一种钝化层制作方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR870000750A (ko) * 1985-06-14 1987-02-20 이마드 마하윌리 이산화실리콘 필름을 화학적으로 증기피복하는 방법
US5000113A (en) * 1986-12-19 1991-03-19 Applied Materials, Inc. Thermal CVD/PECVD reactor and use for thermal chemical vapor deposition of silicon dioxide and in-situ multi-step planarized process

Also Published As

Publication number Publication date
EP0412644A3 (en) 1991-03-20
KR910005393A (ko) 1991-03-30
JPH0785472B2 (ja) 1995-09-13
EP0412644A2 (en) 1991-02-13

Similar Documents

Publication Publication Date Title
US5354387A (en) Boron phosphorus silicate glass composite layer on semiconductor wafer
US4992306A (en) Deposition of silicon dioxide and silicon oxynitride films using azidosilane sources
US4981724A (en) Deposition of silicon oxide films using alkylsilane liquid sources
EP0440154B1 (en) Two step process for forming an oxide layer over a stepped surface of a semiconductor wafer
US7642204B2 (en) Methods of forming fluorine doped insulating materials
EP1149934B1 (en) CVD synthesis of silicon nitride materials
US8187951B1 (en) CVD flowable gap fill
US5508067A (en) Deposition of silicon nitride by plasma-enchanced chemical vapor deposition
JP2769307B2 (ja) 二酸化ケイ素の非常に低い温度の化学蒸着法
KR960011015B1 (ko) 유기디실란 소오스를 사용하여 저압 화학적 증착에 의해 100°c 정도의 저온에서 이산화규소막을 증착하는 방법
US6500772B2 (en) Methods and materials for depositing films on semiconductor substrates
US6974780B2 (en) Semiconductor processing methods of chemical vapor depositing SiO2 on a substrate
US4894352A (en) Deposition of silicon-containing films using organosilicon compounds and nitrogen trifluoride
JP3077119B2 (ja) 二酸化ケイ素の化学気相成長法
EP0421203B1 (en) An integrated circuit structure with a boron phosphorus silicate glass composite layer on semiconductor wafer and improved method for forming same
KR20020085487A (ko) 헥사 클로로 디실란 및 암모니아를 사용한 원자층의적층을 이용하여 실리콘을 함유하는 박막을 형성하는 방법
US5763021A (en) Method of forming a dielectric film
JPH0377320A (ja) 低温低圧熱cvd法
JP2654790B2 (ja) 気相成長法
US5849644A (en) Semiconductor processing methods of chemical vapor depositing SiO2 on a substrate
EP0286097B1 (en) Method of forming silicon dioxide glass films
US8420170B2 (en) Methods of forming glass on a substrate
JP4354732B2 (ja) 気相成長法によるシリコン窒化物膜の製造方法
JPH0337731B2 (ja)
JPH1068084A (ja) Cvd薄膜を作るための装置および方法