JPH0778970B2 - デ−タ処理装置 - Google Patents
デ−タ処理装置Info
- Publication number
- JPH0778970B2 JPH0778970B2 JP59038338A JP3833884A JPH0778970B2 JP H0778970 B2 JPH0778970 B2 JP H0778970B2 JP 59038338 A JP59038338 A JP 59038338A JP 3833884 A JP3833884 A JP 3833884A JP H0778970 B2 JPH0778970 B2 JP H0778970B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- error
- output
- error data
- selector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/17—Function evaluation by approximation methods, e.g. inter- or extrapolation, smoothing, least mean square method
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Data Mining & Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Analysis (AREA)
- Computational Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Algebra (AREA)
- Databases & Information Systems (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Error Detection And Correction (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
Description
【発明の詳細な説明】 ＜技術分野＞ 本発明はデータ処理装置、特に時間的に連続なアナログ
信号を標本化して得たデータが、記録再生系回路等の伝
送路を介することにより発生する２つ以上連続した低信
頼度データ（エラーデータ）を処理するための構成の改
良に関する。
信号を標本化して得たデータが、記録再生系回路等の伝
送路を介することにより発生する２つ以上連続した低信
頼度データ（エラーデータ）を処理するための構成の改
良に関する。
＜従来技術の説明＞ 一般にアナログ信号を標本化して得たデータは伝送中、
例えば記録再生時に発生するドロップアウト等によるデ
ータエラーやデータ欠如に伴い低信頼度データが発生す
ることがある。例えばエラーデータが単独で発生した場
合についてはその前後の高い信頼度（非エラー）のデー
タを用いてエラーデータに代わる新たなデータ（補間デ
ータ）を発生し、この補間データでエラーデータを置換
してやることによって近似的に原アナログ信号の波形を
再現することができる。例えば所謂平均値補間法や３次
補間法等により補間データを得ている。また標本化周波
数が原アナログ信号に対して十分高い場合には直前のデ
ータをそのまま補間データとする所謂前値ホールド法を
用いても差支えない。
例えば記録再生時に発生するドロップアウト等によるデ
ータエラーやデータ欠如に伴い低信頼度データが発生す
ることがある。例えばエラーデータが単独で発生した場
合についてはその前後の高い信頼度（非エラー）のデー
タを用いてエラーデータに代わる新たなデータ（補間デ
ータ）を発生し、この補間データでエラーデータを置換
してやることによって近似的に原アナログ信号の波形を
再現することができる。例えば所謂平均値補間法や３次
補間法等により補間データを得ている。また標本化周波
数が原アナログ信号に対して十分高い場合には直前のデ
ータをそのまま補間データとする所謂前値ホールド法を
用いても差支えない。
そのため、記録再生や通信等を行う場合には各データを
配列を工夫し、更にはパリティワード等の誤り訂正用デ
ータをその配列内に巧みに組込んで、エラーデータが発
生する場合にはなるべく単独で発生する様にされてい
る。
配列を工夫し、更にはパリティワード等の誤り訂正用デ
ータをその配列内に巧みに組込んで、エラーデータが発
生する場合にはなるべく単独で発生する様にされてい
る。
しかし、現実にはエラーデータが複数個連続して発生す
るのを全て妨げることはできない。そして前出のデータ
配列の方法により、２個、３個等所定数連続してエラー
データが発生し易くなってしまうこともある。
るのを全て妨げることはできない。そして前出のデータ
配列の方法により、２個、３個等所定数連続してエラー
データが発生し易くなってしまうこともある。
第１図（Ａ），（Ｂ）は夫々２個連続してエラーデータ
が発生した場合に従来の方法により得た補間データを示
す図である。第１図（Ａ）は単独のエラーデータが発生
した時には前述の前値ホールド法を用いて補間データを
得る装置によるもので、第１図（Ｂ）は同様に単独のエ
ラーデータに対して前述の平均値補間法を用いて補間デ
ータを得る装置による。第１図（Ａ）及び（Ｂ）に於い
て点線はアナログ原信号、○は非エラーデータ、△は補
間データである。またt1〜t5は夫々データの発生タイミ
ングを示し、各タイミング間は等間隔である。
が発生した場合に従来の方法により得た補間データを示
す図である。第１図（Ａ）は単独のエラーデータが発生
した時には前述の前値ホールド法を用いて補間データを
得る装置によるもので、第１図（Ｂ）は同様に単独のエ
ラーデータに対して前述の平均値補間法を用いて補間デ
ータを得る装置による。第１図（Ａ）及び（Ｂ）に於い
て点線はアナログ原信号、○は非エラーデータ、△は補
間データである。またt1〜t5は夫々データの発生タイミ
ングを示し、各タイミング間は等間隔である。
第１図（Ａ）に示す様に前値ホールド法を用いる装置に
於いては全てのエラーデータをそれらの直前のデータ
（t2のタイミングのデータ）と同一値のデータを補間デ
ータとしていた。一方第１図（Ｂ）に示す様に平均値補
間法を用いる装置に於いては連続して発注するエラーデ
ータ中最後のデータについてはそれらの直前直後のデー
タの平均値のデータを補間データとし、それ以外のエラ
ーデータについてはそれらの直前のデータと同一値のデ
ータを補間データとしていた。第１図（Ａ），（Ｂ）に
より明らかな様にアナログ原信号に対して原波形が損わ
れてしまう。エラーデータが３個以上連続して発生すれ
ば更にこの傾向は強くなってしまう。
於いては全てのエラーデータをそれらの直前のデータ
（t2のタイミングのデータ）と同一値のデータを補間デ
ータとしていた。一方第１図（Ｂ）に示す様に平均値補
間法を用いる装置に於いては連続して発注するエラーデ
ータ中最後のデータについてはそれらの直前直後のデー
タの平均値のデータを補間データとし、それ以外のエラ
ーデータについてはそれらの直前のデータと同一値のデ
ータを補間データとしていた。第１図（Ａ），（Ｂ）に
より明らかな様にアナログ原信号に対して原波形が損わ
れてしまう。エラーデータが３個以上連続して発生すれ
ば更にこの傾向は強くなってしまう。
もちろん、この様に連続してエラーデータが発生した場
合に於いてもそれらの前後の数個の非エラーデータを用
いて、各エラーデータについて補間データの値を演算し
てやれば原信号に近似した補間データを得ることができ
る。しかしながらこの場合ハードウエア構成が極めて複
雑になるため実用性がなく、特に民生用の装置に適用す
るのは不可能であった。
合に於いてもそれらの前後の数個の非エラーデータを用
いて、各エラーデータについて補間データの値を演算し
てやれば原信号に近似した補間データを得ることができ
る。しかしながらこの場合ハードウエア構成が極めて複
雑になるため実用性がなく、特に民生用の装置に適用す
るのは不可能であった。
＜発明の目的＞ 本発明は上述の如き背景に鑑みてなされたものであっ
て、複数個連続してエラーデータが発生した場合に、原
信号に近似した新たなデータでこれらのエラーデータを
置換し原信号を忠実に復元できると共に、そのためのハ
ードウエア構成を比較的簡単にしたデータ処理装置を提
供することを目的とする。
て、複数個連続してエラーデータが発生した場合に、原
信号に近似した新たなデータでこれらのエラーデータを
置換し原信号を忠実に復元できると共に、そのためのハ
ードウエア構成を比較的簡単にしたデータ処理装置を提
供することを目的とする。
＜実施例による説明＞ 第２図に本発明の一実施例としてのデータ処理装置のハ
ードウエア構成を示す。また第３図は第２図に示す装置
によるデータ補間を説明するための図である。
ードウエア構成を示す。また第３図は第２図に示す装置
によるデータ補間を説明するための図である。
第２図に於いてDATA−INは入力データ、DATA−OUTは出
力データを示す。２はタイミングクロックの入力端子、
４は周知の誤り検出信号の入力端子である。誤り検出信
号は周知の如くパリティワードやCRCCのチェックにより
得るものであって、入力データがエラーデータである時
は“1"、非エラーデータである時は“0"が端子４より入
力されるものとする。
力データを示す。２はタイミングクロックの入力端子、
４は周知の誤り検出信号の入力端子である。誤り検出信
号は周知の如くパリティワードやCRCCのチェックにより
得るものであって、入力データがエラーデータである時
は“1"、非エラーデータである時は“0"が端子４より入
力されるものとする。
6,8,9及び10は夫々データを１サンプリング期間遅延し
て出力するラッチ回路、12,14,16は夫々誤り検出信号を
１サンプリング期間遅延して出力するラッチ回路、17,1
8,19,20,21及び22は夫々２つの入力データのうちの一方
を出力するデータセレクタ、26,27,28及び29は夫々２つ
の入力データの平均値のデータを出力する平均回路、3
4,36は夫々アンドゲート、38はオアゲート、32はインバ
ータ、50は減算回路、52は排他的論理和回路（EXOR）で
ある。
て出力するラッチ回路、12,14,16は夫々誤り検出信号を
１サンプリング期間遅延して出力するラッチ回路、17,1
8,19,20,21及び22は夫々２つの入力データのうちの一方
を出力するデータセレクタ、26,27,28及び29は夫々２つ
の入力データの平均値のデータを出力する平均回路、3
4,36は夫々アンドゲート、38はオアゲート、32はインバ
ータ、50は減算回路、52は排他的論理和回路（EXOR）で
ある。
今、A1,B1,C1,D1,A2,B2,C2,D2の順にデータが入力さ
れ、B1,C1及びB2,C2がエラーデータとする。この時B1を
（3A1＋D1）/4、C1を（A1＋D1）/2で夫々置換し、B2を
（A2＋D2）/2、C2を（A2＋3D2）/4で夫々置換しようと
いうものである。これらの補間データは第３図の▲Ｂ′
１▼，▲Ｃ′ １▼，▲Ｂ′ ２▼，▲Ｃ′ ２▼に示す様に
アナログ原信号（点線）に近似した補間データとなる。
れ、B1,C1及びB2,C2がエラーデータとする。この時B1を
（3A1＋D1）/4、C1を（A1＋D1）/2で夫々置換し、B2を
（A2＋D2）/2、C2を（A2＋3D2）/4で夫々置換しようと
いうものである。これらの補間データは第３図の▲Ｂ′
１▼，▲Ｃ′ １▼，▲Ｂ′ ２▼，▲Ｃ′ ２▼に示す様に
アナログ原信号（点線）に近似した補間データとなる。
これらの補間データは２次微分的特徴に応じて形成され
たものである。即ち、原アナログ信号波形が下に凸で増
加傾向にある時、及び上に凸で減少傾向にある時には、
連続したエラーデータの直前のデータをＡ、直後のデー
タをＤとしたとき（3A＋Ｄ）/4,（Ａ＋Ｄ）/2なるデー
タ列で連続したエラーデータを置換する。一方原アナロ
グ信号波形が上に凸で増加傾向にある時及び下に凸で減
少傾向にある時には（Ａ＋Ｄ）/2,（Ａ＋3D）/4なるデ
ータ列で置換する。つまり２つのデータよりなるデータ
列を２種類用意しておき、２次微分的特徴に応じて一方
のデータ列を選択してやるという考え方に基いている。
もちろん、２次微分的特徴に応じてアナログ原信号に極
めて近似したデータを用いれば良いのであるが、この場
合ハードウエア構成が極めて複雑になってしまう。これ
に対して一般に1/4の演算回路がハードウエア的に簡単
な構成で実現できることを利用して上述の如きデータ列
で補間することにした。
たものである。即ち、原アナログ信号波形が下に凸で増
加傾向にある時、及び上に凸で減少傾向にある時には、
連続したエラーデータの直前のデータをＡ、直後のデー
タをＤとしたとき（3A＋Ｄ）/4,（Ａ＋Ｄ）/2なるデー
タ列で連続したエラーデータを置換する。一方原アナロ
グ信号波形が上に凸で増加傾向にある時及び下に凸で減
少傾向にある時には（Ａ＋Ｄ）/2,（Ａ＋3D）/4なるデ
ータ列で置換する。つまり２つのデータよりなるデータ
列を２種類用意しておき、２次微分的特徴に応じて一方
のデータ列を選択してやるという考え方に基いている。
もちろん、２次微分的特徴に応じてアナログ原信号に極
めて近似したデータを用いれば良いのであるが、この場
合ハードウエア構成が極めて複雑になってしまう。これ
に対して一般に1/4の演算回路がハードウエア的に簡単
な構成で実現できることを利用して上述の如きデータ列
で補間することにした。
以下まず第２図に示す装置の動作について説明する。ま
ず第２図の装置の動作の目的とする処を簡単に説明す
る。エラーデータが単独で発生した場合にはそのデータ
の直前直後のデータの平均値のデータを得て、このデー
タを補間用データとする。またエラーデータが連続して
２個発生した場合は前述の如くこれらの直前のデータと
直後のデータを3:1で混合したデータ及び1:1で混合した
データよりなるデータ列と、それらを1:1で混合したデ
ータ及び1:3で混合したデータよりなるデータ列の一方
で２つのエラーデータを置換してやる。更にエラーデー
タが３個以上連続して発生した場合はこの選択されたデ
ータ列でこれらの３個以上連続したエラーデータ中最後
の２つエラーデータを置換してやり、残るエラーデータ
はそれらの直前のデータと同じ値のデータにて置換して
やろうというものである。
ず第２図の装置の動作の目的とする処を簡単に説明す
る。エラーデータが単独で発生した場合にはそのデータ
の直前直後のデータの平均値のデータを得て、このデー
タを補間用データとする。またエラーデータが連続して
２個発生した場合は前述の如くこれらの直前のデータと
直後のデータを3:1で混合したデータ及び1:1で混合した
データよりなるデータ列と、それらを1:1で混合したデ
ータ及び1:3で混合したデータよりなるデータ列の一方
で２つのエラーデータを置換してやる。更にエラーデー
タが３個以上連続して発生した場合はこの選択されたデ
ータ列でこれらの３個以上連続したエラーデータ中最後
の２つエラーデータを置換してやり、残るエラーデータ
はそれらの直前のデータと同じ値のデータにて置換して
やろうというものである。
第２図に於いて、今データがD0,D1,D2,D3,D4の順で入力
され、DATA−INがD4であり、夫々の誤り検出信号をd0,d
1,d2,d3,d4とする。この時D3,D2は夫々ラッチ回路6,8よ
り出力されており、d3,d2,d1は夫々ラッチ回路12,14,16
より出力されている。
され、DATA−INがD4であり、夫々の誤り検出信号をd0,d
1,d2,d3,d4とする。この時D3,D2は夫々ラッチ回路6,8よ
り出力されており、d3,d2,d1は夫々ラッチ回路12,14,16
より出力されている。
今D2非エラーデータである時はd2が“0"であり、データ
セレクタ22及び24は共に図示のＬ側に入力されているデ
ータを出力する。図中の各データセレクタはその制御入
力（矢印で示す）が“0"ならＬ側、“1"ならＨ側に入力
されているデータを出力する。そのためd2が“0"ならア
ンドゲート36の出力も“0"となり、セレクタ22,24の制
御入力は共に、“0"になり夫夫Ｌ側に入力されているデ
ータ出力することになる。従って非エラーのデータD2が
そのままDATA−OUTとなる。
セレクタ22及び24は共に図示のＬ側に入力されているデ
ータを出力する。図中の各データセレクタはその制御入
力（矢印で示す）が“0"ならＬ側、“1"ならＨ側に入力
されているデータを出力する。そのためd2が“0"ならア
ンドゲート36の出力も“0"となり、セレクタ22,24の制
御入力は共に、“0"になり夫夫Ｌ側に入力されているデ
ータ出力することになる。従って非エラーのデータD2が
そのままDATA−OUTとなる。
これに対してD2がエラーデータである時には何らかの補
間データでD2を置換してやらなければならない。まずD2
が単独で発生したエラーデータである場合、d1,d3は共
に“0"となる。D1が非エラーデータであるので、ラッチ
回路10の出力データ（▲Ｄ′ １▼）はD1となり、平均回
路29の出力は（D1＋D3）/2ということになる。また、d1
が“0"かつd3も“0"であるからオアゲート38の出力、即
ちセレクタ21の制御入力も“0"となる。更にd2が“1"で
あるのでセレクタ22の制御入力が“1"、d3が“0"である
のでアンドゲート34,36の出力は夫々“0"となりセレク
タ24の制御入力は“0"となる。従って平均回路29より出
力される（D1＋D3）/2は、セレクタ21のＬ側、セレクタ
22のＨ側及びセレクタ24のＬ側を介してDATA−OUTとし
て出力される。
間データでD2を置換してやらなければならない。まずD2
が単独で発生したエラーデータである場合、d1,d3は共
に“0"となる。D1が非エラーデータであるので、ラッチ
回路10の出力データ（▲Ｄ′ １▼）はD1となり、平均回
路29の出力は（D1＋D3）/2ということになる。また、d1
が“0"かつd3も“0"であるからオアゲート38の出力、即
ちセレクタ21の制御入力も“0"となる。更にd2が“1"で
あるのでセレクタ22の制御入力が“1"、d3が“0"である
のでアンドゲート34,36の出力は夫々“0"となりセレク
タ24の制御入力は“0"となる。従って平均回路29より出
力される（D1＋D3）/2は、セレクタ21のＬ側、セレクタ
22のＨ側及びセレクタ24のＬ側を介してDATA−OUTとし
て出力される。
次にD2が２個連続で発生したエラーデータのうち、先に
入力されたデータである場合について説明する。この時
d1,d4は“0"、d2,d3は“1"である。今、D1が非エラーデ
ータであるから平均回路26の出力は（D1＋D4）/2、平均
回路28の出力は（3D1＋D4）/4となる。
入力されたデータである場合について説明する。この時
d1,d4は“0"、d2,d3は“1"である。今、D1が非エラーデ
ータであるから平均回路26の出力は（D1＋D4）/2、平均
回路28の出力は（3D1＋D4）/4となる。
ところで一方減算回路50は（D1−D4）を出力する。この
出力データ（D1−D4）の最上位ビットはアナログ原信号
が増加傾向にあるか、減少傾向にあるかを示している。
例えばデータが２′ｓコンプリメントによるものである
場合、減算回路50の出力データのMSBが“0"の時増加傾
向、“1"の時減少傾向ということになる。一方アナログ
原信号の２次微分的特徴は、原信号が正弦波状のＯレベ
ルを境に同じ割合で発生する信号の場合、正の時には上
に凸、負の時には下に凸と考えられる。そこで本例は平
均回路26の出力データ（D1＋D4）/2によってこれを判断
し、該データ（２′ｓコンプリメントによる）のMSBが
“0"の時上に凸、“1"の時下に凸と判断する。EXOR52は
減算回路50及び平均回路26の出力データのMSBの排他的
論理和をとる。従ってこのEXOR52の出力が“1"のときは
アナログ原信号が増加傾向で下に凸まれた減少傾向で上
に凸ということになり、“0"の時は増加傾向で上に凸ま
たは減少傾向で下に凸となる。
出力データ（D1−D4）の最上位ビットはアナログ原信号
が増加傾向にあるか、減少傾向にあるかを示している。
例えばデータが２′ｓコンプリメントによるものである
場合、減算回路50の出力データのMSBが“0"の時増加傾
向、“1"の時減少傾向ということになる。一方アナログ
原信号の２次微分的特徴は、原信号が正弦波状のＯレベ
ルを境に同じ割合で発生する信号の場合、正の時には上
に凸、負の時には下に凸と考えられる。そこで本例は平
均回路26の出力データ（D1＋D4）/2によってこれを判断
し、該データ（２′ｓコンプリメントによる）のMSBが
“0"の時上に凸、“1"の時下に凸と判断する。EXOR52は
減算回路50及び平均回路26の出力データのMSBの排他的
論理和をとる。従ってこのEXOR52の出力が“1"のときは
アナログ原信号が増加傾向で下に凸まれた減少傾向で上
に凸ということになり、“0"の時は増加傾向で上に凸ま
たは減少傾向で下に凸となる。
セレクタ18はEXOR52の出力が“1"の時（3D1＋D4）/4、
“0"の時（D1＋D4）/2を出力する。またd3が“1"でオア
ゲート38の出力も“1"となり、このセレクタ18の出力デ
ータはセレクタ19のＨ側、セレクタ21のＨ側、セレクタ
22のＨ側、セレクタ24のＬ側を介してDATA−OUTとして
出力される。
“0"の時（D1＋D4）/2を出力する。またd3が“1"でオア
ゲート38の出力も“1"となり、このセレクタ18の出力デ
ータはセレクタ19のＨ側、セレクタ21のＨ側、セレクタ
22のＨ側、セレクタ24のＬ側を介してDATA−OUTとして
出力される。
一方D2が２個連続で発生したエラーデータのうち、後か
ら入力されたデータであれば、d1,d2が“1"、d3が“0"
となる。ここでラッチ回路９より出力されているデータ
について考えてみると、１サンプリング期間前にセレク
タ17より出力されたデータということになる。ここでD0
は非エラーデータであるから、１サンプリング期間前に
平均回路26より出力されたデータは（D0＋D3）/2とな
り、これに伴い、１サンプリング期間前に平均回路27よ
り出力されたデータは（D0＋3D3）/4となる。セレクタ1
7はセレクタ18と同様にEXOR52の出力が“1"のとき（D0
＋D3）/2を、“0"のとき（D0＋3D3）/4を出力する。EXO
R52の出力は前述の如くD0とD3とを用いて、アナログ原
信号の２次微分的特徴と増減傾向とを示す。この時d3が
“0"でセレクタ19の制御入力は“0"、d1が“1"でオアゲ
ート38の出力は“1"となり、セレクタ21の制御入力は
“1"である。従ってセレクタ21はラッチ回路９の出力デ
ータはセレクタ21より出力される。d2が“1"で、セレク
タ22の制御入力は“1"、d3が“0"でアンドゲート34,36
の出力が“0"となるため、ラッチ回路11の出力データは
セレクタ20,22,24を介してDATA−OUTとされる。
ら入力されたデータであれば、d1,d2が“1"、d3が“0"
となる。ここでラッチ回路９より出力されているデータ
について考えてみると、１サンプリング期間前にセレク
タ17より出力されたデータということになる。ここでD0
は非エラーデータであるから、１サンプリング期間前に
平均回路26より出力されたデータは（D0＋D3）/2とな
り、これに伴い、１サンプリング期間前に平均回路27よ
り出力されたデータは（D0＋3D3）/4となる。セレクタ1
7はセレクタ18と同様にEXOR52の出力が“1"のとき（D0
＋D3）/2を、“0"のとき（D0＋3D3）/4を出力する。EXO
R52の出力は前述の如くD0とD3とを用いて、アナログ原
信号の２次微分的特徴と増減傾向とを示す。この時d3が
“0"でセレクタ19の制御入力は“0"、d1が“1"でオアゲ
ート38の出力は“1"となり、セレクタ21の制御入力は
“1"である。従ってセレクタ21はラッチ回路９の出力デ
ータはセレクタ21より出力される。d2が“1"で、セレク
タ22の制御入力は“1"、d3が“0"でアンドゲート34,36
の出力が“0"となるため、ラッチ回路11の出力データは
セレクタ20,22,24を介してDATA−OUTとされる。
今度は３個以上エラーデータが連続して発生した場合に
ついて説明する。まずD2が３個以上連続したエラーデー
タ中の最後の２つのデータでない場合について説明しよ
う。この時d1,d3,d4は共に“1"であり、アンドゲート3
4,36の出力が“1"となるため、セレクタ24はＨ側より直
前に出力したデータと同一値のデータ（▲Ｄ′ １▼）を
DATA−OUTとして出力する。即ち３個以上連続したエラ
ーデータの直前の非エラーデータということになる。
ついて説明する。まずD2が３個以上連続したエラーデー
タ中の最後の２つのデータでない場合について説明しよ
う。この時d1,d3,d4は共に“1"であり、アンドゲート3
4,36の出力が“1"となるため、セレクタ24はＨ側より直
前に出力したデータと同一値のデータ（▲Ｄ′ １▼）を
DATA−OUTとして出力する。即ち３個以上連続したエラ
ーデータの直前の非エラーデータということになる。
これに対しD2が３個以上連続したエラーデータ中最後か
ら２個目のデータである時にはd4が“0"、d1,d2,d3が夫
々“1"となる。この時平均回路26の出力は（▲Ｄ′ １▼
＋D4）/2、平均回路28の出力は（▲3D′ １▼＋D4）/4と
なり、これらはEXOR52の出力に応じてセレクタ18より択
一的に出力される。またd3が“1"でオアゲート38の出力
が“1"となるためセレクタ19及び21の制御入力が“1"、
d2が“1"でセレクタ22の制御入力が“1"、d4が“0"でア
ンドゲート34,36の出力が“0"となるためセレクタ24の
制御入力が“0"である。従ってセレクタ18の出力データ
がDATA−OUTとして出力される。
ら２個目のデータである時にはd4が“0"、d1,d2,d3が夫
々“1"となる。この時平均回路26の出力は（▲Ｄ′ １▼
＋D4）/2、平均回路28の出力は（▲3D′ １▼＋D4）/4と
なり、これらはEXOR52の出力に応じてセレクタ18より択
一的に出力される。またd3が“1"でオアゲート38の出力
が“1"となるためセレクタ19及び21の制御入力が“1"、
d2が“1"でセレクタ22の制御入力が“1"、d4が“0"でア
ンドゲート34,36の出力が“0"となるためセレクタ24の
制御入力が“0"である。従ってセレクタ18の出力データ
がDATA−OUTとして出力される。
そしてD2が３個以上連続したエラーデータ中の最後のデ
ータである時は、d1,d2が、“1"、d3が“0"となる。こ
れは前述したD2が２個連続で発生したエラーデータのう
ち、後から入力されたデータである場合と同様であり、
DATA−OUTはラッチ回路９の出力、即ち（▲Ｄ′ ０▼＋D
3）/2もしくは（▲Ｄ′ ０▼＋3D3）/4となる。この場合
▲Ｄ′ ０▼は３個以上連続したエラーデータの直前の非
エラーデータである。
ータである時は、d1,d2が、“1"、d3が“0"となる。こ
れは前述したD2が２個連続で発生したエラーデータのう
ち、後から入力されたデータである場合と同様であり、
DATA−OUTはラッチ回路９の出力、即ち（▲Ｄ′ ０▼＋D
3）/2もしくは（▲Ｄ′ ０▼＋3D3）/4となる。この場合
▲Ｄ′ ０▼は３個以上連続したエラーデータの直前の非
エラーデータである。
以上の動作説明により第２図に示す構成が前述した目的
とする処を満足するものであることは明らかであろう。
とする処を満足するものであることは明らかであろう。
ところで上記実施例の説明に於いて1/4の演算回路がハ
ードウエア的に簡単であると述べたが、一般にバイナリ
データを取扱う場合1/2x（ｘは１以上の整数）の演算を
行うのが2x以外の数の商を求める場合に比べてハードウ
エア構成が簡単である。従って前述したA,B,C,Dの順に
入力されたデータのうちエラーデータB,Cを補間したい
場合、Ｂ′,C′を｛（2x−ｙ）Ａ＋yD｝/2x（ｙは１以
上２未満の整数）で表わされるデータで置換してやるこ
とが望ましい。
ードウエア的に簡単であると述べたが、一般にバイナリ
データを取扱う場合1/2x（ｘは１以上の整数）の演算を
行うのが2x以外の数の商を求める場合に比べてハードウ
エア構成が簡単である。従って前述したA,B,C,Dの順に
入力されたデータのうちエラーデータB,Cを補間したい
場合、Ｂ′,C′を｛（2x−ｙ）Ａ＋yD｝/2x（ｙは１以
上２未満の整数）で表わされるデータで置換してやるこ
とが望ましい。
上述の実施例では連続して発生したエラーデータの２個
を、直前直後の非エラーデータを用い1/2x以外の除算演
算回路を用いずに２つの補間用データ列を作り、その一
方を用いて置換することにより、比較的簡単な回路構成
でアナログ原信号に近似した出力データを得ることが可
能になった。
を、直前直後の非エラーデータを用い1/2x以外の除算演
算回路を用いずに２つの補間用データ列を作り、その一
方を用いて置換することにより、比較的簡単な回路構成
でアナログ原信号に近似した出力データを得ることが可
能になった。
尚上述の実施例に於いて選択できるデータ列は２種類の
場合について説明したが、３種類以上にすることも可能
である。例えばアナログ原信号に凹凸がほとんどない場
合、連続したエラーデータの直前のデータ（Ａ）と直後
のデータ（Ｄ）とを用い、２つのエラーデータを（3D＋
Ａ）/4、（Ｄ＋3A）/4で置換してやる様構成することも
可能である。この時凹凸がほとんどないことの判断は、
アナログ原信号が０レベルを中心とした正弦波状信号で
あれば、平均回路26の出力データ（Ａ＋Ｄ）/2の絶対値
が所定の値を超えない時に凹凸がほとんどないと判断で
きる。
場合について説明したが、３種類以上にすることも可能
である。例えばアナログ原信号に凹凸がほとんどない場
合、連続したエラーデータの直前のデータ（Ａ）と直後
のデータ（Ｄ）とを用い、２つのエラーデータを（3D＋
Ａ）/4、（Ｄ＋3A）/4で置換してやる様構成することも
可能である。この時凹凸がほとんどないことの判断は、
アナログ原信号が０レベルを中心とした正弦波状信号で
あれば、平均回路26の出力データ（Ａ＋Ｄ）/2の絶対値
が所定の値を超えない時に凹凸がほとんどないと判断で
きる。
また、上述の実施例では演算手段としての平均回路の出
力データで置換するデータは、２個の場合について説明
したが、ラッチ回路等を追加することにより置換する個
数については任意に決定することができる。
力データで置換するデータは、２個の場合について説明
したが、ラッチ回路等を追加することにより置換する個
数については任意に決定することができる。
更に、上述の実施例では演算手段の出力データで置換す
るエラーデータ以外のエラーデータについては直前の非
エラーデータと一の値を有するデータで置換している
が、例えば連続して発生するエラーデータ数が極めて多
い場合には出力データをアナログ原信号の０レベルに対
応させる様にし、余分な直流成分が発生しない様にする
ことも可能である。
るエラーデータ以外のエラーデータについては直前の非
エラーデータと一の値を有するデータで置換している
が、例えば連続して発生するエラーデータ数が極めて多
い場合には出力データをアナログ原信号の０レベルに対
応させる様にし、余分な直流成分が発生しない様にする
ことも可能である。
＜効果の説明＞ 以上説明したように、本発明によれば、エラーデータの
近傍のアナログ信号波形が上に凸か、下に凸かを判別
し、前記エラーデータの近傍の前記アナログ信号波形が
増加傾向にあるか、減少傾向にあるかを判別し、その２
つの判別結果により演算式 ｛（2x−ｙ）Ａ＋yB｝/2x（A,Bはエラーデータの直前直
後のデータ、ｘは２以上の整数、ｙは１以上2x未満の整
数） で用いられる係数x,yの値を設定し、その設定された上
記演算式を用いて新たなデータを形成し、その形成され
たデータを用いてエラーデータを置換しているので、複
数個連続してエラーが発生した場合でも原信号に至極近
似した信号を復元できると共に、上記演算式により演算
回路がハードウエア的に簡単な構成で実現できる。
近傍のアナログ信号波形が上に凸か、下に凸かを判別
し、前記エラーデータの近傍の前記アナログ信号波形が
増加傾向にあるか、減少傾向にあるかを判別し、その２
つの判別結果により演算式 ｛（2x−ｙ）Ａ＋yB｝/2x（A,Bはエラーデータの直前直
後のデータ、ｘは２以上の整数、ｙは１以上2x未満の整
数） で用いられる係数x,yの値を設定し、その設定された上
記演算式を用いて新たなデータを形成し、その形成され
たデータを用いてエラーデータを置換しているので、複
数個連続してエラーが発生した場合でも原信号に至極近
似した信号を復元できると共に、上記演算式により演算
回路がハードウエア的に簡単な構成で実現できる。
第１図（Ａ），（Ｂ）は夫々従来の方法により得た補間
データを示す図、 第２図は本発明の一実施例としてのデータ処理装置を示
す図、 第３図は第２図に示す装置によるデータ補間を説明する
ための図である。 6,8,9,10及び11は夫々ラッチ回路、17,18,19及び21は演
算手段に含まれるデータセレクタ、22は置換手段に含ま
れるデータセレクタ、26,27,28及び29は夫々演算手段に
含まれる平均値演算回路、52は選択回路に含まれる排他
的論理和回路である。
データを示す図、 第２図は本発明の一実施例としてのデータ処理装置を示
す図、 第３図は第２図に示す装置によるデータ補間を説明する
ための図である。 6,8,9,10及び11は夫々ラッチ回路、17,18,19及び21は演
算手段に含まれるデータセレクタ、22は置換手段に含ま
れるデータセレクタ、26,27,28及び29は夫々演算手段に
含まれる平均値演算回路、52は選択回路に含まれる排他
的論理和回路である。
フロントページの続き (72)発明者 平沢 方秀 神奈川県川崎市高津区下野毛770番地 キ ヤノン株式会社玉川事業所内 (72)発明者 樫田 素一 神奈川県川崎市高津区下野毛770番地 キ ヤノン株式会社玉川事業所内 (56)参考文献 特開 昭54−93940（ＪＰ，Ａ) 特開 昭54−94310（ＪＰ，Ａ) 特公 昭59−8887（ＪＰ，Ｂ１) 特公 昭58−51322（ＪＰ，Ｂ１)
Claims (1)
- 【請求項１】時間的に連続的なアナログ信号を標本化し
たアンプルデータ列を処理するデータ処理装置であっ
て、 ｎ個（ｎは２以上の整数）連続して発生したエラーデー
タの直前の第１のデータをＡ、直後の第２のデータをＢ
としたとき、 ｛（2x−ｙ）Ａ＋yB｝/2x（ｘは２以上の整数、ｙは１
以上2x未満の整数）で表される値に夫々が対応している
複数種のデータより形成され、データ数がｍ個（ｍは２
以上ｎ以下の整数）のデータ列を形成する演算手段と、 前記演算手段より出力されるデータ列を用いて前記ｎ個
のエラーデータを置換する置換手段と、 前記エラーデータの近傍の前記アナログ信号波形が上に
凸か、下に凸かを判別する第１の判別手段と、 前記エラーデータの近傍の前記アナログ信号波形が増加
傾向にあるか、減少傾向にあるかを判別する第２の判別
手段と、 前記第1,第２の判別手段の判別結果に応じて、前記演算
手段に用いられる前記係数x,yの値を設定する設定手段
とを有することを特徴とするデータ処理装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59038338A JPH0778970B2 (ja) | 1984-02-29 | 1984-02-29 | デ−タ処理装置 |
| US06/705,562 US4763293A (en) | 1984-02-27 | 1985-02-26 | Data processing device for interpolation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59038338A JPH0778970B2 (ja) | 1984-02-29 | 1984-02-29 | デ−タ処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60182564A JPS60182564A (ja) | 1985-09-18 |
| JPH0778970B2 true JPH0778970B2 (ja) | 1995-08-23 |
Family
ID=12522495
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59038338A Expired - Lifetime JPH0778970B2 (ja) | 1984-02-27 | 1984-02-29 | デ−タ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0778970B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2643805B2 (ja) * | 1993-11-16 | 1997-08-20 | 日本電気株式会社 | 音声データ補正回路 |
| JP3572769B2 (ja) * | 1995-11-30 | 2004-10-06 | ソニー株式会社 | ディジタルオーディオ信号処理装置および方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5494310A (en) * | 1978-01-10 | 1979-07-26 | Toshiba Corp | Error correcting system |
| JPS5851322A (ja) * | 1981-09-22 | 1983-03-26 | Kansai Electric Power Co Inc:The | 静止形無効電力補償装置 |
| JPS598887A (ja) * | 1982-07-04 | 1984-01-18 | 不二サッシ株式会社 | サツシ先付工法に於ける型枠 |
-
1984
- 1984-02-29 JP JP59038338A patent/JPH0778970B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60182564A (ja) | 1985-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2608609B2 (ja) | フェーズ・ロック・ループ回路 | |
| US4497055A (en) | Data error concealing method and apparatus | |
| JPH084233B2 (ja) | 誤り訂正符号の復号装置 | |
| KR19990022643A (ko) | 디지털통신시스템 | |
| US4763293A (en) | Data processing device for interpolation | |
| US6597526B1 (en) | Magnetic tape drive apparatus including a variable rate encoder | |
| JPH0778970B2 (ja) | デ−タ処理装置 | |
| KR0148004B1 (ko) | 착오 정정장치 | |
| US4700241A (en) | Apparatus for recording and reproducing digital signals | |
| KR19990011063A (ko) | 전 주기 보상 기능을 갖는 광 디스크 재생장치 및 그의 동작방법 | |
| JP2714129B2 (ja) | 符号伝送方法 | |
| JPS59171230A (ja) | 擬似誤り率測定回路 | |
| JPS6047213A (ja) | 記録タイミング補正方式 | |
| GB2266435A (en) | Audio data processing system | |
| JPS60182830A (ja) | デ−タ処理装置 | |
| JP3252515B2 (ja) | 誤り訂正装置 | |
| JPH0431211B2 (ja) | ||
| JPH0347613B2 (ja) | ||
| EP0478040A2 (en) | Four direction adaptive error concealment system for component digital television signals | |
| JPH06343039A (ja) | 位相検出回路およびデジタルｐｌｌ回路 | |
| JPH0546728B2 (ja) | ||
| JPS60180233A (ja) | デ−タ処理装置 | |
| JPH0550171B2 (ja) | ||
| JPS5994214A (ja) | デイジタル信号記録装置 | |
| JP2000260131A (ja) | 同期信号の検出保護方法およびその検出保護回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |