JPS60182829A

JPS60182829A - デ−タ処理装置

Info

Publication number: JPS60182829A
Application number: JP3833984A
Authority: JP
Inventors: Masahiro Takei; 武井　正弘; Susumu Kozuki; 上月　進; Toshiyuki Masui; 俊之増井; Katahide Hirasawa; 平沢　方秀; Motoichi Kashida; 樫田　素一
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1984-02-29
Filing date: 1984-02-29
Publication date: 1985-09-18

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】く技術分野〉本発明はデータ処理装置、特に時間的に連続なアナログ
信号を標本化１．て得なデータが、記録再生系回路等の
伝送路を介することによ多発生する２つＵ上連続した低
信頼度データを処理するための構成の改良に関する。

〈従来技術の説明〉一般にアナログ信号を標本化して得喪データは伝送中、
例えば記録再生時に発生するドロップアウト等によるデ
ータエラーやデータ欠如に伴い低信頼度データが発生す
る。この低信頼度データが単独で発生した場合について
はその前後の高い信頼度のデータを用いて低信頼度デー
タに代わる新たなデータ（補間データ）を発生し、この
補間データで低信頼にデータを置換してやることによつ
て近似的に原アナログ信号の波形を再現することができ
る。例えば所謂平均値補間法や３次補間法等によシ補間
データを得ている。また標本化周波数が原アナログ信号
に対して十分高い場合には直前のデータをそのまま補間
データとする所謂前値ホールド法を用いても差支えない
。

そのため、記録再生や通信等を行う場合には各データを
配列を工夫し、更にはパリティワード等の誤）訂正用デ
ータをその配列内に巧みに組込んで、低信頼度データが
発生する場合にはなるべく単独で発生する様にされてい
る。

しかし、現実には低信頼度データが複数個連続して発生
するのを全て妨げることはできない。そして前出のデー
タ配列の方法忙より、２個、３個等所定数連続して、低
１信頼度データが発生し易くなってしまうこともある。

第１図（Ａ）、（Ｂ）は夫々２個連続して低信頼度デー
タが発生した場合に従来の方法によシ得た補間データを
示す図である。第１図（Ａ）は単独の低信頼度データが
発生した時には前述の前値ホールド法を用いて補間デー
タを得る装置によるもので、第１図（Ｂ）は同様に単独
の低信頼度データに対して前述の平均値補間法を用いて
補間データを得る装置忙よる。第１図（Ａ）及び（Ｂ）
に於いて点線はアナログ原信号％０は高信頼度データ、
△は補間データである。またｔ、〜ｔ！は夫夫データの
発生タイミングを示し、各タイミング間は等間隔である
。

第１図（Ａ）に示す様に前値ホールド法をｍ−る装置に
於いては全ての低信頼度データをそれらの直前のデータ
（ｔ、のタイミングのデータ）と同一値のデータを補間
データとしていた。−力筒１図（Ｂ）＆Ｃ示す様に平均
値補間法を用する装置に於いては連続して発生する低信
頼度データ中最後のデータについてはそれらの直前直後
のデータの平均値のデータを補間データとし、それ以外
の低信頼度データについてはそれらの直前のデータと同
一値のデータを補間データとしていた。第１図（Ａ）、
（Ｂ）によシ明らかな様にアナログ原信号に対して原波
形が損われてしまう。低信頼度データが３個匂上連続し
て発生すれば更にこの傾向は強くなってしまう。

もちろん、この様に連続して低信頼度データが発生した
場合に於いてもそれらの前後の数個の高信頼度データを
用いて、各低信頼度データについて補間データの値を演
算してやれば原信号に近似した補間データを得ることが
できる。しかしながらこの場合ハードウェア構成が極め
て複雑になるため実用性がなく、特に民生用の装置に適
用するのは不可能でありた。

〈発明の目的〉本発明は上述の如き背景に鑑みてなされたものであって
、複数個連続して低信頼度データが発生した場合に、原
信号に近似した新たなデータでこれらの低倍軸度データ
を置換し原信号を忠実に復元できると共に、そのための
ハードウェア構成を比較的簡単にしたデータ処理装置を
提供することを目的とする。

〈実施例による説明〉第２図に本発明の一実施例としてのデータ処理装置のハ
ードウェア構成を示す。また第３図は第２図尾示す装置
によるデータ補間を説明するための図である。

第２図に於いてＤＡＴＡ−ＩＮは入力データ。

ＤＡＴＡ−ＯＵＴは出力データを示す。２はタイミング
クロックの入力端子、４は周知の誤シ検出信号の入力端
子である。誤シ検出信号は周知の如くパリティワードや
ＣＲＣＣのチェックによシ得るものであって、入力デー
タが低信頼度データである時は１”、高信頼度データで
ある時は０”が端子４よシ入力されるものとする。

６．８．１０及び１ｕｓｔ夫々データを１サンプリング
期間遅延して出力するラッチ回路、１２゜１４．１６は
夫々誤シ検出信号を１サンプリング期間遅延して出力す
るラッチ回路、１Ｂ、２０゜２２及び２４は夫々２つの
人力データのうちの一方を出力するデータセレクタ、２
８．３０は２つの入力データの平均値のデータを出力す
る平均回路％３４．３６は夫々アンドゲート、３８はオ
アゲート、３２はインバータである。

Ｂを（３Ａ＋１））／４、Ｃを（Ａ＋３Ｄ）／４で夫々
置換しようというものである。これらの補間データは第
３図のＢ／、Ｃ／に示す様にアナログ原信号（点線）に
近似した補間データとなる。

この（３Ａ＋Ｄ　）／４、（Ａ＋３Ｄ）／４は線形補間
を目的として作られた補間データである。

即ち一般的には２一つ！連・・続した低信頼度データ（
Ｂ、Ｃ）が発生した時には、それらの直前のデータ（Ａ
）と直後のデータ（Ｄ）とを２：ｌで混合したもの、２
ａ＋Ｄ、と１＝２で混合したもの（Ａ＋２Ｄ）　とでそ
れらを置換すれば、この部分は復元信号が線形（直線状
）となシ原信号に近似し念復元信号を得ることができる
。しかしながら１／３の演算回路はハードウェア的には
複雑な回路を必要とする。そこで１／４の演算回路がハ
ードウェア的には簡単な構成で実現できることを利用し
てＢ′を（３Ａ＋Ｄ）／４．Ｃ’を（Ａ＋３Ｄ）／４以
下まず第２図に示す装置の動作につｈて説明する。まず
第２図の装置の動作の目的とする処を簡単に説明する。

低信頼度データが単独で発生した場合にはそのデータの
直前直後のデータの平均値のデータを得て、このデータ
を補間用データとする。また低信頼度データが連続して
２個発生した場合は前述の如くこれらの直前のデータと
直後のデータとを３：ｌで混合したデータ及びｌ：３で
混合したデータを得て、これらのデータで２つの低信頼
度データを置換してやる。更に低信頼度データが３個以
上連続して発生した場合はこれらの直前直後のデータを
３：１で混合したデータ及びｌ：３で混合したデータで
、これらの３個以上連続した低信頼度データ中最後の２
つの低信頼度データを置換してやり、残る低信頼度デー
タはそれらの直前のデータと同じ値のデータにて置換し
てやろうというものである。

第２図に於いて、今データがＤｏ　＋迅＃　Ｄｐ　＠　
Ｄｓ　＊Ｄ４の順で入力され、ＤＡＴＡ−ＩＮがＤ４で
あり、夫々の誤９検出信号をｄ。、　ｄ、　、　ｄ、　
、　ｄ、　、　ｄ、とする。この時り、　、　Ｄ、は夫
々ラッチ回路６．８よシ出力されておシー　ｄＢ　、　
ｄｌ　ｅ　ｄＩは夫々ラッチ回路１２．１４．１６よル
出力されている。

今Ｄ２が高信頼度データである時はｄ、がθ″であり、
データセレクタ２２及び２４は共に図示のＬ側に入力さ
れて゛いるデータを出力する。図中の各データセレクタ
はその制御入力（矢印で示す）が′０″ならＬ側、′１
″ならＨ側に入力されているデータを出力する。そのた
めｄ、が′０”ならアンドゲート３６の出力もｏ”とな
り、セレクタ２２．２４の制御入力は共にＩＴＯ″にな
シ夫々Ｌ側に入力されているデータを出力することにな
る。従って高信頼度のデータＤ２がそのまをＤＡＴＡ−
ＯＴＪＴとなる。

と九に対してＤ２が低信頼度データである時には何らか
の補間データでＤｔを置換してやらなければならない。

まずＤ２が単独で発生した低信頼度データである場合、
ｄ、　、　ｄ、は共にｏｌ′となる。ｄ、が０”であれ
ばセレクタ１８はＬ側に入力されているり、を出力する
。一方り、が高信頼度データであるので、ラッチ回路ｌ
Ｏの出力データ（Ｄ；）はＤｌとなり、平均回路２８の
出力は（Ｄ＋　＋　Ｄｓ　）　／　２ということになる
。またｂｄｌが′０”であるからインバータ３２の出力
は１１″となり、オアゲート３８の出力、即ちセレクタ
２０の制御入力もｌ”となる。更にｄ、が”１″である
のでセレクタ２２０制御入力がＩＴ　Ｉ　Ｎ、ｄ、が０
″であるのでアンドゲート３４，３６の出力は夫々″０
″となプセレクタ２４の制御入力はＮ　０１１となる。

従って平均回路２８より出力される（　Ｄ、＋　Ｄｓ　
）　／　２け、セレクタ２０のＨ側、セレクタ２２のＨ
側及びセレクタ２４のＬ側を介してＤＡＴＡ−ＯＵＴと
して出力される。

次にり、が２個連続で発生した低信頼度データのうち、
先に入力されたデータである場合につ込て説明する。こ
の時ｄ、　、　ｄ、は０″、ｄ、　、　ｄ、は′ｌ”で
ある。ｄ、が′１″で、セレクタ１８はＨ側より平均回
路２６の出力を平均回路２８に供給する。Ｄ、が高信頼
度であるから平均回路２６の出力は（Ｄ＋　＋　Ｄ４　
）　／　２、平均回路２８の出力は（３Ｄ＋　＋　Ｄ４
　）　／　４となる。またｄ、が１″であるためセレク
タ２００制御入力はｌ”であり。

ｄ、が１１＋でセレクタ２２の制御入力は′ｌ”、ｄ４
が′ＯＮでアンドゲート３４，３６の出力は０”となる
。そのため平均回路２８の出力（３Ｄ＋　＋　Ｄ４　）
　／　４がＤＡＴＡ−ＯＵＴとなる。

一方り、が２個連続で発生した低信頼度データのうち、
後から入力されたデータであれば％ｄ、。

ｄ、が１”、ｄ、が′０”となる。ここでラッチ回路１
１よシ出力されて因るデータについて考えてみると、ｌ
サンプリング期間前に平均回路３０より出力されたデー
タである。ここでり。は高信頼度であるから、ｌサンプ
リング期間前に平均回路２６よし出力されたデータは（
Ｄｏ　十Ｄｓ　）　／　２となり、これに伴いｌサンプ
リング期間前に平均回路３０より出力されたデータ、即
ちラッチ回路１１の出力データは（Ｄｏ　十’　３　Ｄ
ｓ　）　／　４となる。この時ｄ、がｌ”、ｄ、が０”
で、インバータ３２の出力及びオアゲート３８の出力は
１′０”であシ、セレクタ２０はＨ側よシこのラッチ回
路１１の出力データ（Ｄｏ　＋３　Ｄｓ　）／　４をセ
レクタ２２のＨ側に供給する。ｄ、が”１”で、セレク
タ２２の制御入力は”ｉ”、ｄ３が′０”でアンドゲー
ト３４゜３６の出力が００”となるため、ラッチ回路１
１の出力データ（Ｄｏ　＋３　Ｄａ　）　／　４はセレ
クタ２０゜２２．２４を介してＤＡＴＡ−ＯＵＴとさｔ
する。

今度は３個以上低信頼度データが連続して発生した場合
について説明する。まずり、が３個以上連続した低信頼
度データ中の最後の２つのデータでない場合について説
明しよう。この時ｃｉ、　＃　ｄａ　＊ｄ４は共Ｋ”ｌ
”であり、アントゲ−）３４．３６の出力がｌ”となる
ため、セレクタ２４はＨ側よシ直前に出力したデータと
同一値のデータ（Ｄ；）をＤＡＴＡ−ＯＵＴとして出力
する。即ち３個以上連続した低信頼度データの薗前の高
信頼度データということになる。

これに対しり、が３個以上連続した低信頼度データ中最
後から２個目のデータである時にはｄ４がＯ″、ｄ□、
　ｄ、、　ｄ、が夫々“１豐となる。この時平均回路２
６の出力はＣＤＧ　十Ｄ４　）　／　２　、セレクタ１
８の制御入力が１″であるので、平均回路２８の出力は
（３Ｄ、＋Ｄ４）／４となる。またｄ。

が１″でオアゲート３８の出力が′ｌ”となるためセレ
クタ２００制御入力が１″、ｄ、が”１″でセレクタ２
２０制御入力が１”％ｄ４がＯＮでアントゲ−）３４．
３６の出力がＩＴ　ＯＮとなるためセレクタ２４０制御
入力が０″である。従って平均回路２８の出力（３ＤＧ
　十〇ａ　）　／　４がＤＡＴＡ−ＯＵＴとして出力さ
れる。

そしてり、が３個以上連続した低信頼度データ中の最後
のデータである時は、ｄ、、ｄ、が？ＩＩＮ、４がθ″
となる。これは前述したり、が２個連続で発生した低信
頼度データのうち、後から入力されたデータである場合
と同様であり％ＤＡＴＡ−ＯＵ’ｌ’は（３Ｄｓ　＋　
Ｄ６　）　／　４となる。この場合Ｄｔは３個以上連続
し走低信頼度データの直前の高信頼度データである。

υ上の動作説明によシ第２図に示す構成が前述した目的
とする処を満足するものであることは明らかであろう。

ところで上記実施例の説明に於いて１／４の演算回路が
１／３の演算回路に比べてハードウェア的に簡単である
と述べたが、一般にバイナリデータを取扱う場合１／２
Ｘ（Ｘは１以上の整数）の演算を行うのが２ｘ以外の数
の商をめる場合に比べてハードウェア構成が簡単である
。従って前述したＡ、Ｂ、Ｃ，Ｄの順に入力されたデー
タのうち低信頼度データＢ、Ｃを線形補間したい場合、
Ｂ／　、　ＣＩを（（２Ｘ−ｙ）Ａ＋ｙＤ）／２Ｘ（ｙ
は１以上２未満の整数）で表わされるデータのうち、（
２Ａ＋Ｄ）／３及び（Ａ＋２０）／３に最も近いデータ
で置換してやることが望ましい。

第４図はｘ　＝　３としたときの補間の様子を示す図、
第５図は本発明の他の実施例として第４図に示す補間を
実現するための装置構成を示す図である。第５図に於い
て第２図と同様の構成要素については同一番号を付す。

ＢＩ、Ｃ′′は夫々（５Ａ＋３Ｄ）／８、（３Ａ＋５Ｄ
）／８のデータを夫々示す。

第５図に於いて１９．２１は夫々データセレクタ、９は
ラッチ回路、４６．４７は夫々入力データを５倍して出
力する５倍演算器、４８．４９は夫々入力データを３倍
して出力する３倍演算器。

５０．５２は夫々加算器、５４．５６は夫々入力データ
を１／８倍して出力する１７８演算器である。尚、第５
図に示す装置の動作の説明については第２図に示す装置
と同様になるので省略する。

上述の如き実施例では連続して発生した低信頼度データ
の少なくとも２個を直前直後の高信頼度データを用い、
１／２以外の除算演算回路を用いずＶｃＩＩｉｉ形補間
に近似した補間を行うことによ）。

比較的簡単な回路構成でアナログ原信号に近似し九出力
データを得ることが可能になっ念。

線形補間に適さない場合もあり、この場合には適宜近似
させる対象を変化させればよい。

また、上述の各実施例では演算手段としての平均回路の
出力データで置換するデータは、２個または３個の場合
について説明したが、ラッチ回路等を追加することによ
〕置換する個数については任意に決定することができる
。

更に、上述の各実施例では演算手段としての平均回路の
出力データで置換する低信頼度データ以外の低信頼度デ
ータについては直前の高信頼度データと同一の値を有す
るデータで置換しているが。

かルベルに対応させる様にし、余分な直流成分外発生しない
様にすることも可能である。

〈効果の説明〉以上、実施例を用いて説明した様に本発明によれば複数
個連続して低信頼度データが発生した場合にも原信号に
近似した置換用データを比較的簡単なハードウェア構成
で形成することができ、原信号を忠実に復元することの
できるデータ処理回路を得るものである。

【図面の簡単な説明】

第１図（Ａ）、（Ｂ）は夫々従来の方法によシ得た補間
データを示す図、第２図は本発明の一実施例としてのデータ処理装置を示
す図、第３図は第２図に示す装置Ｈによるデータ補間を説明す
るための図、第４図は本発明による他のデータ補間を説明するための
図、第５図は第４図のデータ補間を実現するための装置構成
を示す図である。６．８，９．１０及び１１は夫々ラッチ回路。１８．１９．２０及び２１は演算手段に含まれるデータ
セレクタ、２２け置換手段に含まれるデータセレクタ、２６．２８．３０は夫々平均値演算回路、４６゜、４７
は夫々５倍演算器、４８．．４９は夫々３倍演算器、５
０．５２は夫々加算器、５４．５６は夫夫１／８演算器
であシこれらは全て演算手段に含まれる。第１図（Ａ）第１図（Ｂ）第１頁の続き［相］発　明　者　樫　１）　素　−川崎市高津区下野
毛゛所内一７幡地　キャノン株式会社玉川事業

Claims

【特許請求の範囲】ｌ）時間的に連続なアナログ信号を標本化したデータを
伝送後に処理する装置であって、ｎ個（ｎは２以上の整
数）連続して発生した低信頼度データの直前の第１デー
タの値をＡ、直後の第２データの値をＢとし念とき、（
（２”−７）Ａ十７Ｂ）／２”　（ｘｔｆ２以上の整数
、ｙは１以上２ｘ未満の整数）で表わされる値に夫々が
対応している複数種のデータよシ形成され、データ数が
ｍ個（ｍは２以上ｎ以下の整数）のデータ列を形成する
演算手段と、前記データ列を用いて前記ｎ個の低信頼度データ中のｍ
個の低信頼度データを置換するための置換手段と、を具えるデータ処理装置。２）前記データ列の各データが順次（（ｍ＋１−ｋ）Ａ＋ｋＢ）／（ｍ＋ｉ））で表わされ
る値（ｋは１からｍまでの整数列）に近似された値をも
つデータであることを特徴とする特許請求の範囲第１項
記載のデータ処理装置。