JPH0778044A - 半導体集積回路の破壊防止及び故障検知回路 - Google Patents
半導体集積回路の破壊防止及び故障検知回路Info
- Publication number
- JPH0778044A JPH0778044A JP22299893A JP22299893A JPH0778044A JP H0778044 A JPH0778044 A JP H0778044A JP 22299893 A JP22299893 A JP 22299893A JP 22299893 A JP22299893 A JP 22299893A JP H0778044 A JPH0778044 A JP H0778044A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor integrated
- integrated circuit
- group
- relay
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 外部からのデータを論理演算用半導体集積回
路で加工し、他装置へ送信する装置に関し、装置内のＩ
Ｃ破壊を未然に防止することを目的とする。 【構成】 入力信号の論理演算を行うＩＣ群を備えた装
置において、該ＩＣ群の入力側に該ＩＣの破壊保護のた
めに、電源電圧が印加されない状態の時は入力信号を遮
断するリレーを設けるように構成する。また、例えば前
記リレーとＩＣ群を備えた装置において、前記のリレー
とＩＣ群を結ぶ信号線に並列に、電源電圧値を越えた入
力信号がＩＣ群へ入力することを防ぐ電圧制限回路を設
けるように構成する。
路で加工し、他装置へ送信する装置に関し、装置内のＩ
Ｃ破壊を未然に防止することを目的とする。 【構成】 入力信号の論理演算を行うＩＣ群を備えた装
置において、該ＩＣ群の入力側に該ＩＣの破壊保護のた
めに、電源電圧が印加されない状態の時は入力信号を遮
断するリレーを設けるように構成する。また、例えば前
記リレーとＩＣ群を備えた装置において、前記のリレー
とＩＣ群を結ぶ信号線に並列に、電源電圧値を越えた入
力信号がＩＣ群へ入力することを防ぐ電圧制限回路を設
けるように構成する。
Description
【０００１】
【産業上の利用分野】本発明は、外部から送られてくる
入力信号を取り込み、論理演算用半導体集積回路でデー
タとして加工し、他装置へ送信する装置に関するもので
ある。
入力信号を取り込み、論理演算用半導体集積回路でデー
タとして加工し、他装置へ送信する装置に関するもので
ある。
【０００２】
【従来の技術】以下、図５を用いて従来技術を説明す
る。図５は従来の一実施例回路の構成を示す図であり、
従来のデータ収集装置或いはデータ中継装置等（以下、
単に装置と称す）の構成を表している。
る。図５は従来の一実施例回路の構成を示す図であり、
従来のデータ収集装置或いはデータ中継装置等（以下、
単に装置と称す）の構成を表している。
【０００３】図５において、30は装置である。また、31
は入力信号の論理演算を行う半導体集積回路群（以下、
単にＩＣ群31と称す）であり、32は論理演算されたデー
タを加工・変換してデータの形態を変え、該データを他
装置へ送信するデータ送信回路である。
は入力信号の論理演算を行う半導体集積回路群（以下、
単にＩＣ群31と称す）であり、32は論理演算されたデー
タを加工・変換してデータの形態を変え、該データを他
装置へ送信するデータ送信回路である。
【０００４】従来のこの種の装置30は図５に示すよう
に、外部から取り込んだ複数の入力信号を、装置30内の
ＩＣ群31で受け取り論理演算を行い、データ送信回路32
において送信データとして加工し、データ形態を変えて
他装置へ送信するように構成している。
に、外部から取り込んだ複数の入力信号を、装置30内の
ＩＣ群31で受け取り論理演算を行い、データ送信回路32
において送信データとして加工し、データ形態を変えて
他装置へ送信するように構成している。
【０００５】この様な装置30においては、外部からの電
気的信号に高電圧の雑音が混入したり、或いは電源電圧
が外部からの入力信号よりも低下する現象が発生する
と、ＩＣ群31を含む装置30内のＩＣが破壊されたり、Ｉ
Ｃにストレスがかかり、ＩＣ特性を劣下させる危険があ
る。
気的信号に高電圧の雑音が混入したり、或いは電源電圧
が外部からの入力信号よりも低下する現象が発生する
と、ＩＣ群31を含む装置30内のＩＣが破壊されたり、Ｉ
Ｃにストレスがかかり、ＩＣ特性を劣下させる危険があ
る。
【０００６】
【発明が解決しようとする課題】従って、従来例の装置
においては、例えば外部からの入力信号に高電圧雑音の
混入があるとＩＣ群が破壊する危険性があるという課題
がある。
においては、例えば外部からの入力信号に高電圧雑音の
混入があるとＩＣ群が破壊する危険性があるという課題
がある。
【０００７】本発明は、装置内のＩＣ破壊を未然に防止
し、ＩＣ群の破壊を最小限に止める回路を提供すること
を目的とする。
し、ＩＣ群の破壊を最小限に止める回路を提供すること
を目的とする。
【０００８】
【課題を解決するための手段】上記の目的を達成するた
め、図１〜図３に示すごとく、入力信号の論理演算を行
うＩＣ群12を備えた装置10において、前記ＩＣ群12の保
護のために、該ＩＣ群12の入力側に、電源電圧が印加さ
れない状態の時は入力信号を遮断するリレー11を設ける
ように構成する。
め、図１〜図３に示すごとく、入力信号の論理演算を行
うＩＣ群12を備えた装置10において、前記ＩＣ群12の保
護のために、該ＩＣ群12の入力側に、電源電圧が印加さ
れない状態の時は入力信号を遮断するリレー11を設ける
ように構成する。
【０００９】また、例えば前記リレー11とＩＣ群12を備
えた装置10において、前記のリレー11とＩＣ群12を結ぶ
信号線に並列に、電源電圧値を越えた入力信号がＩＣ群
12へ入力することを防止する電圧制限回路13を設け、前
記ＩＣ群12を保護するように構成する。
えた装置10において、前記のリレー11とＩＣ群12を結ぶ
信号線に並列に、電源電圧値を越えた入力信号がＩＣ群
12へ入力することを防止する電圧制限回路13を設け、前
記ＩＣ群12を保護するように構成する。
【００１０】さらに、例えば前記リレー11とＩＣ群12を
備えた装置10において、前記のリレー11とＩＣ群12の間
に、入力信号がＩＣ群12へ直接伝わらないように制限す
る電気絶縁回路14と、電源電圧が変動した時でも常に電
源電圧以下の入力信号が前記ＩＣ群12へ入力されるよう
に、分圧した電源電圧を前記電気絶縁回路14の出力側に
印加する分圧抵抗回路15を設け、前記ＩＣ群12を保護す
るように構成する。
備えた装置10において、前記のリレー11とＩＣ群12の間
に、入力信号がＩＣ群12へ直接伝わらないように制限す
る電気絶縁回路14と、電源電圧が変動した時でも常に電
源電圧以下の入力信号が前記ＩＣ群12へ入力されるよう
に、分圧した電源電圧を前記電気絶縁回路14の出力側に
印加する分圧抵抗回路15を設け、前記ＩＣ群12を保護す
るように構成する。
【００１１】さらにまた、前記リレー11とＩＣ群12を備
えた装置10において、入力信号の電圧を監視して設定電
圧の範囲外であれば、前記リレー11をオフにして入力信
号を遮断する入力電圧監視回路16と、該入力電圧監視回
路16で監視された入力信号の電圧異常を外部へ知らせる
エラー表示回路17を設け、前記ＩＣ群12を保護するよう
に構成する。
えた装置10において、入力信号の電圧を監視して設定電
圧の範囲外であれば、前記リレー11をオフにして入力信
号を遮断する入力電圧監視回路16と、該入力電圧監視回
路16で監視された入力信号の電圧異常を外部へ知らせる
エラー表示回路17を設け、前記ＩＣ群12を保護するよう
に構成する。
【００１２】
【作用】本発明は図１〜図３に示すように、例えば入力
信号の論理演算を行うＩＣ群12を備えた装置10におい
て、該ＩＣ群12の保護のためのリレー11を該ＩＣ群12の
前段に設け、装置10に電源電圧が印加されない状態の時
は前記ＩＣ群12に加わる入力信号を遮断するようにして
いる。 従って、装置10の非動作時において、前記ＩＣ
群12を保護することが可能になる。
信号の論理演算を行うＩＣ群12を備えた装置10におい
て、該ＩＣ群12の保護のためのリレー11を該ＩＣ群12の
前段に設け、装置10に電源電圧が印加されない状態の時
は前記ＩＣ群12に加わる入力信号を遮断するようにして
いる。 従って、装置10の非動作時において、前記ＩＣ
群12を保護することが可能になる。
【００１３】
【実施例】以下、図１〜図３を用いて、先ず本発明の概
要を説明する。図１〜図３は、本発明の原理構成の回路
を示す図（その１）〜（その３）である。なお、図１〜
図３に示す方式(A) 〜方式(G) のそれぞれは請求項１〜
請求項７に対応している。
要を説明する。図１〜図３は、本発明の原理構成の回路
を示す図（その１）〜（その３）である。なお、図１〜
図３に示す方式(A) 〜方式(G) のそれぞれは請求項１〜
請求項７に対応している。
【００１４】図１の方式(A) 〜図３の方式(G) におい
て、10は装置、11はリレー、12はＩＣ群（半導体集積回
路群）である。なお、13は電圧制限回路、14は電気絶縁
回路、15は例えば入力信号の数と同一個数の２つの分圧
抵抗15a,15b よりなる分圧抵抗回路、また、16は入力電
圧監視回路、17はエラー表示回路、18は電源電圧監視回
路である。
て、10は装置、11はリレー、12はＩＣ群（半導体集積回
路群）である。なお、13は電圧制限回路、14は電気絶縁
回路、15は例えば入力信号の数と同一個数の２つの分圧
抵抗15a,15b よりなる分圧抵抗回路、また、16は入力電
圧監視回路、17はエラー表示回路、18は電源電圧監視回
路である。
【００１５】さらに、19は例えば３入力信号に対応した
３つの半導体集積回路（ＩＣ）19a〜19c からなる中継
用半導体集積回路（中継用ＩＣ）である。そして、20は
電圧比較回路、21はタイミング発生回路である。以下、
図１の方式(A) 〜図３の方式(G) を順次説明する。
３つの半導体集積回路（ＩＣ）19a〜19c からなる中継
用半導体集積回路（中継用ＩＣ）である。そして、20は
電圧比較回路、21はタイミング発生回路である。以下、
図１の方式(A) 〜図３の方式(G) を順次説明する。
【００１６】図１の方式(A) では、入力信号のインタフ
ェースにリレー11を用いており、装置10に対して電源電
圧が印加されていない時はリレー11をオフにさせ、電気
信号の装置10内へ直接に伝達されないようにし、ＩＣ群
12に破壊が生じないようにしている。
ェースにリレー11を用いており、装置10に対して電源電
圧が印加されていない時はリレー11をオフにさせ、電気
信号の装置10内へ直接に伝達されないようにし、ＩＣ群
12に破壊が生じないようにしている。
【００１７】図１の方式(B) は、方式(A) に示すリレー
11とＩＣ群12を備える装置10に、電圧制限回路13を付加
したものである。図１の方式(B) では、電源電圧が印加
されている時、入力信号に電源電圧以上の電圧が入力さ
れた時の保護のために電圧制限回路13を付加し、ＩＣ群
12に加わる電圧が電源電圧を越えないようにし、ＩＣ群
12に破壊が生じないようにしている。
11とＩＣ群12を備える装置10に、電圧制限回路13を付加
したものである。図１の方式(B) では、電源電圧が印加
されている時、入力信号に電源電圧以上の電圧が入力さ
れた時の保護のために電圧制限回路13を付加し、ＩＣ群
12に加わる電圧が電源電圧を越えないようにし、ＩＣ群
12に破壊が生じないようにしている。
【００１８】図１の方式(C) は、方式(A) に示すリレー
11とＩＣ群12を備える装置10に、電気絶縁回路14と分圧
抵抗回路15を付加したものである。図１(C) では、例え
ば電気→光変換および光→電気変換を行う電気絶縁回路
14と電気絶縁回路14に電源電圧を供給する分圧抵抗回路
15を付加し、入力信号がリレー11と電気絶縁回路14を介
し装置10およびＩＣ群12へ加わるようにすることによ
り、入力信号が直接に装置10およびＩＣ群12に伝わるこ
とを防止すると共に、分圧抵抗回路15により信号電圧を
中継するため、ＩＣ群12に伝わる信号電圧は電源電圧を
越えることがなくなる。
11とＩＣ群12を備える装置10に、電気絶縁回路14と分圧
抵抗回路15を付加したものである。図１(C) では、例え
ば電気→光変換および光→電気変換を行う電気絶縁回路
14と電気絶縁回路14に電源電圧を供給する分圧抵抗回路
15を付加し、入力信号がリレー11と電気絶縁回路14を介
し装置10およびＩＣ群12へ加わるようにすることによ
り、入力信号が直接に装置10およびＩＣ群12に伝わるこ
とを防止すると共に、分圧抵抗回路15により信号電圧を
中継するため、ＩＣ群12に伝わる信号電圧は電源電圧を
越えることがなくなる。
【００１９】図２の方式(D) は、方式(A) に示すリレー
11とＩＣ群12を備えた装置10に、入力電圧監視回路16と
エラー表示回路17を付加したものである。図２の方式
(D) では、入力電圧監視回路16により入力信号の電圧を
監視し、異常があればリレー11をオフにすることでＩＣ
群12に破壊が生じないようにし、同時に、エラー表示回
路17にエラー状態を表示し、外部に異常を通知する。
11とＩＣ群12を備えた装置10に、入力電圧監視回路16と
エラー表示回路17を付加したものである。図２の方式
(D) では、入力電圧監視回路16により入力信号の電圧を
監視し、異常があればリレー11をオフにすることでＩＣ
群12に破壊が生じないようにし、同時に、エラー表示回
路17にエラー状態を表示し、外部に異常を通知する。
【００２０】図２の方式(E) は、方式(A) に示すリレー
11とＩＣ群12を備えた装置10に、エラー表示回路17と電
源電圧監視回路18を付加したものである。図２の方式
(E) では、電源電圧監視回路18により電源電圧の電圧を
監視し、異常があればリレー11をオフにすることでＩＣ
群12に破壊が生じないようにし、同時に、エラー表示回
路17にエラー状態を表示し、外部に異常を通知する。
11とＩＣ群12を備えた装置10に、エラー表示回路17と電
源電圧監視回路18を付加したものである。図２の方式
(E) では、電源電圧監視回路18により電源電圧の電圧を
監視し、異常があればリレー11をオフにすることでＩＣ
群12に破壊が生じないようにし、同時に、エラー表示回
路17にエラー状態を表示し、外部に異常を通知する。
【００２１】図３の方式(F) は、方式(A) に示すＩＣ群
12を備えた装置10に３つのＩＣ19a〜19c からなる中継
用ＩＣ19を付加したものである。図３の方式(F) では、
装置10内に取り込まれる入力信号は、必ず中継用ＩＣ19
を経由してＩＣ群12に加わるようにしている。
12を備えた装置10に３つのＩＣ19a〜19c からなる中継
用ＩＣ19を付加したものである。図３の方式(F) では、
装置10内に取り込まれる入力信号は、必ず中継用ＩＣ19
を経由してＩＣ群12に加わるようにしている。
【００２２】従って、入力信号の電圧値に異常があった
時は、中継用ＩＣ19の中のいずれかのＩＣ19a 〜ＩＣ19
c が壊れるに留り、ＩＣ群12への被害の拡大を防止す
る。図３の方式(G) は、方式(A) 示すリレー11およびＩ
Ｃ群12と方式(F) に示す中継用ＩＣ19を備えた装置10
に、電圧比較回路20とタイミング発生回路21を付加した
ものである。
時は、中継用ＩＣ19の中のいずれかのＩＣ19a 〜ＩＣ19
c が壊れるに留り、ＩＣ群12への被害の拡大を防止す
る。図３の方式(G) は、方式(A) 示すリレー11およびＩ
Ｃ群12と方式(F) に示す中継用ＩＣ19を備えた装置10
に、電圧比較回路20とタイミング発生回路21を付加した
ものである。
【００２３】図３の方式(G) では、リレー11から装置10
内に取り込まれ、中継用ＩＣ19を介してＩＣ群12に加わ
る入力信号は、中間に介在する中継用ＩＣ19を形成する
３つの中継用ＩＣ19a 〜ＩＣ19c によりその動作状況が
監視されている。
内に取り込まれ、中継用ＩＣ19を介してＩＣ群12に加わ
る入力信号は、中間に介在する中継用ＩＣ19を形成する
３つの中継用ＩＣ19a 〜ＩＣ19c によりその動作状況が
監視されている。
【００２４】即ち、中継用ＩＣ19a 〜ＩＣ19c の入力電
圧および出力電圧のそれぞれは電圧比較回路20に加えら
れ、タイミング発生回路21がつくるタイミング信号に基
づいて比較され、入力電圧と出力電圧が一致しなければ
ＩＣ19a 〜ＩＣ19c のいずれかが既に破壊しているとみ
なし、電圧比較回路20から出力されるリレーオフ信号に
よりリレー11をオフとし、ＩＣ群12への被害の拡大を防
止する。
圧および出力電圧のそれぞれは電圧比較回路20に加えら
れ、タイミング発生回路21がつくるタイミング信号に基
づいて比較され、入力電圧と出力電圧が一致しなければ
ＩＣ19a 〜ＩＣ19c のいずれかが既に破壊しているとみ
なし、電圧比較回路20から出力されるリレーオフ信号に
よりリレー11をオフとし、ＩＣ群12への被害の拡大を防
止する。
【００２５】図４は本発明の一実施例回路の構成を示す
図であり、図１〜図３の発明を一つにまとめたものであ
る。なお、図４に示す回路部位10〜13および回路部位16
〜21は、図１〜図３に示す回路部位10〜13および回路部
位16〜21と同一の構成・機能を有している。また、記述
を簡単にするために中継のためのＩＣ19a 〜19c を一つ
にまとめ、中継用ＩＣ19として記載してある。
図であり、図１〜図３の発明を一つにまとめたものであ
る。なお、図４に示す回路部位10〜13および回路部位16
〜21は、図１〜図３に示す回路部位10〜13および回路部
位16〜21と同一の構成・機能を有している。また、記述
を簡単にするために中継のためのＩＣ19a 〜19c を一つ
にまとめ、中継用ＩＣ19として記載してある。
【００２６】図４において、リレー11をオフにする条件
は、以下(1) 〜(3) の通りである。 (1) 第１に、電源電圧監視回路18において、予め設定し
ておいた第１の基準電圧よりも低下した時、リレー11を
オフにしてエラー表示回路17にエラー表示を行う。 (2) 第２に、入力電圧監視回路16において、予め設定し
ておいた第２の基準電圧よりも低下した時、リレー11を
オフにしてエラー表示回路17にエラー表示を行う。 (3) 第３に、ＩＣ群12の前段保護用として配置した中継
用ＩＣ19の入力電圧と出力電圧を電圧比較回路20で比較
し、もし不一致であれば中継用ＩＣ19が破壊されたとみ
なし、リレー11をオフにしてエラー表示回路17にエラー
表示を行う。
は、以下(1) 〜(3) の通りである。 (1) 第１に、電源電圧監視回路18において、予め設定し
ておいた第１の基準電圧よりも低下した時、リレー11を
オフにしてエラー表示回路17にエラー表示を行う。 (2) 第２に、入力電圧監視回路16において、予め設定し
ておいた第２の基準電圧よりも低下した時、リレー11を
オフにしてエラー表示回路17にエラー表示を行う。 (3) 第３に、ＩＣ群12の前段保護用として配置した中継
用ＩＣ19の入力電圧と出力電圧を電圧比較回路20で比較
し、もし不一致であれば中継用ＩＣ19が破壊されたとみ
なし、リレー11をオフにしてエラー表示回路17にエラー
表示を行う。
【００２７】なお、電圧比較を行うためのタイミング信
号は、タイミング発生回路21から電圧比較回路に加えら
れる。また、図４にいて、電圧制限回路13は、上記(1)
〜(3) の条件を満たし、リレー11がオンしている際、そ
の３つの機能でも回避不可能なインパルス性の急峻な高
電圧波形が装置10内に流入するのを防止する回路であ
り、予め設定しておいて第３の基準電圧以上の波形を通
過させないようにし、次段の中継用ＩＣ19を保護する役
目をもっている。
号は、タイミング発生回路21から電圧比較回路に加えら
れる。また、図４にいて、電圧制限回路13は、上記(1)
〜(3) の条件を満たし、リレー11がオンしている際、そ
の３つの機能でも回避不可能なインパルス性の急峻な高
電圧波形が装置10内に流入するのを防止する回路であ
り、予め設定しておいて第３の基準電圧以上の波形を通
過させないようにし、次段の中継用ＩＣ19を保護する役
目をもっている。
【００２８】
【発明の効果】以上の説明から明らかなように本発明に
よれば、本発明の回路に基づく保護条件を満たした入力
信号のみが装置内の論理演算ＩＣ群へ伝達されるため、
電源電圧や入力信号の電圧不良による装置破壊条件を未
然に防止することができ、さらに、ダミーとして中継用
ＩＣを挿入することで部品の破壊を一か所に集約するこ
とができ、装置の信頼性や保守性の向上に寄与するとこ
ろが大であるという効果を奏する。
よれば、本発明の回路に基づく保護条件を満たした入力
信号のみが装置内の論理演算ＩＣ群へ伝達されるため、
電源電圧や入力信号の電圧不良による装置破壊条件を未
然に防止することができ、さらに、ダミーとして中継用
ＩＣを挿入することで部品の破壊を一か所に集約するこ
とができ、装置の信頼性や保守性の向上に寄与するとこ
ろが大であるという効果を奏する。
【図１】 本発明の原理構成の回路を示す図（その１）
【図２】 本発明の原理構成の回路を示す図（その２）
【図３】 本発明の原理構成の回路を示す図（その３）
【図４】 本発明の一実施例回路の構成を示す図
【図５】 従来の一実施例回路の構成を示す図
10 装置 11 リレー 12 半導体集積回路群（ＩＣ群） 13 電圧制限回路 14 電気絶縁回路 15 分圧抵抗回路 16 入力電圧監視回路 17 エラー表示回路 18 電源電圧監視回路 19 中継用半導体集積回路 19a 〜19c 半導体集積回路 20 電圧比較回路 21 タイミング発生回路
Claims (7)
- 【請求項１】 入力信号の論理演算を行う半導体集積回
路群(12)を備えた装置(10)において、 前記半導体集積回路群(12)の保護のために、該半導体集
積回路群(12)の入力側に、電源電圧が印加されない状態
の時は入力信号を遮断するリレー(11)を設けたことを特
徴とする半導体集積回路の破壊防止及び故障検知回路。 - 【請求項２】 前記リレー(11)と半導体集積回路群(12)
を備えた装置(10)において、 前記のリレー(11)と半導体集積回路群(12)を結ぶ信号線
に並列に、電源電圧値を越えた入力信号が半導体集積回
路群(12)へ入力することを防止する電圧制限回路(13)を
設け、 前記半導体集積回路群(12)を保護するようにしたことを
特徴とする請求項１記載の半導体集積回路の破壊防止及
び故障検知回路。 - 【請求項３】 前記リレー(11)と半導体集積回路群(12)
を備えた装置(10)において、 前記のリレー(11)と半導体集積回路群(12)の間に、電源
電圧が変動した時でも常に電源電圧以下の入力信号が前
記半導体集積回路群(12)へ入力するようにし、入力信号
が半導体集積回路群(12)へ直接伝わらないように制限す
る電気絶縁回路(14)と、 分圧された電源電圧を前記電気絶縁回路(14)に印加する
分圧抵抗回路(15)を設け、 前記半導体集積回路群(12)を保護するようにしたことを
特徴とする請求項１記載の半導体集積回路の破壊防止及
び故障検知回路。 - 【請求項４】 前記リレー(11)と半導体集積回路群(12)
を備えた装置(10)において、 入力信号の電圧を監視して設定電圧の範囲外であれば、
前記リレー(11)をオフにして入力信号を遮断する入力電
圧監視回路(16)と、 該入力電圧監視回路(16)で監視された入力信号の電圧異
常を外部へ知らせるエラー表示回路(17)を設け、 前記半導体集積回路群(12)を保護するようにしたことを
特徴とする請求項１記載の半導体集積回路の破壊防止及
び故障検知回路。 - 【請求項５】 前記リレー(11)と半導体集積回路群(12)
を備えた装置(10)において、 電源電圧を監視して設定範囲外であれば、前記リレー(1
1)をオフにして入力信号を遮断する電源電圧監視回路(1
8)と、 該電源電圧監視回路(18)で監視された電源電圧の電圧異
常を外部へ知らせるエラー表示回路(17)を設け、 前記半導体集積回路群(12)を保護するようにしたことを
特徴とする請求項１記載の半導体集積回路の破壊防止及
び故障検知回路。 - 【請求項６】 前記半導体集積回路群(12)の前段に、外
部からの異常な入力信号による該半導体集積回路群(12)
の破壊を最小限に抑えるため、入力信号の数だけの半導
体集積回路をダミーとして備えた中継用半導体集積回路
(19)を設け、 前記半導体集積回路群(12)を保護するようにしたことを
特徴とする請求項１記載の半導体集積回路の破壊防止及
び故障検知回路。 - 【請求項７】 前記リレー(11)と半導体集積回路群(12)
の間に前記中継用半導体集積回路(19)を備えた装置(10)
において、 前記中継用半導体集積回路(19)の入力と出力を比較監視
し、比較結果が不一致の場合は前記中継用半導体集積回
路(19)が破壊されたとみなし、前記リレー(11)をオフに
するリレーオフ信号を送出する電圧比較回路(20)を設
け、 前記半導体集積回路群(12)を保護するようにしたことを
特徴とする請求項１記載の半導体集積回路の破壊防止及
び故障検知回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22299893A JPH0778044A (ja) | 1993-09-08 | 1993-09-08 | 半導体集積回路の破壊防止及び故障検知回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22299893A JPH0778044A (ja) | 1993-09-08 | 1993-09-08 | 半導体集積回路の破壊防止及び故障検知回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0778044A true JPH0778044A (ja) | 1995-03-20 |
Family
ID=16791219
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22299893A Withdrawn JPH0778044A (ja) | 1993-09-08 | 1993-09-08 | 半導体集積回路の破壊防止及び故障検知回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0778044A (ja) |
-
1993
- 1993-09-08 JP JP22299893A patent/JPH0778044A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1872452B1 (en) | Power distribution system using solid state power controllers | |
| US7582984B2 (en) | Electronic steering lock | |
| JP2002515719A (ja) | 電子トリップ遮断器用ゾーン選択インターロックシステム | |
| JPH08186880A (ja) | 車載多重伝送システム | |
| US9257831B2 (en) | Electrical circuit for cutting off an electric power supply comprising transistors and fuses having redundant logic | |
| JPH10322880A (ja) | 車両用電源供給装置 | |
| JPH0778044A (ja) | 半導体集積回路の破壊防止及び故障検知回路 | |
| JPH10341524A (ja) | 車載用信号伝送装置と信号伝送方法及び車載用電力供給制御装置と電力制御方法及び車載ケーブル異常検出装置 | |
| JP4516294B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2883472B2 (ja) | しゃ断器不動作対策装置 | |
| JP6386606B1 (ja) | 接続機器の接続回路 | |
| JPH0720186A (ja) | 電気回路の故障診断装置 | |
| JPH1059090A (ja) | 車両電源分配装置 | |
| JPH11332086A (ja) | 電源線の異常検出方法及びその装置 | |
| JPH02239335A (ja) | 異常検出回路 | |
| JP2005192352A (ja) | 電力系統の自端判定機能付トータル保護システムおよび自端判定機能付トータル保護方法 | |
| US5168417A (en) | Isolated solid state relay | |
| JPH05260654A (ja) | 二重化電源装置 | |
| JPH08211125A (ja) | 入力保護装置 | |
| KR20010052224A (ko) | 버스 시스템에서 디지털 전압 신호를 발생시키기 위한시그널링 출력단 | |
| JPH08154337A (ja) | 複母線保護継電装置 | |
| US20040136132A1 (en) | Method for switching over a reference voltage potential for overvoltage protection devices | |
| JPS6138363Y2 (ja) | ||
| JPH0865876A (ja) | 過電流保護装置 | |
| JPH0744789A (ja) | 線路異常監視装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001128 |