JPH0775344A - 電流ループ制御形ｐｗｍインバータ - Google Patents
電流ループ制御形ｐｗｍインバータInfo
- Publication number
- JPH0775344A JPH0775344A JP5238933A JP23893393A JPH0775344A JP H0775344 A JPH0775344 A JP H0775344A JP 5238933 A JP5238933 A JP 5238933A JP 23893393 A JP23893393 A JP 23893393A JP H0775344 A JPH0775344 A JP H0775344A
- Authority
- JP
- Japan
- Prior art keywords
- current
- pwm inverter
- signal
- voltage
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Inverter Devices (AREA)
Abstract
(57)【要約】
【目的】 並列接続して構成した複数のＰＷＭインバー
タ・ユニットの制御特性を改善させる。 【構成】 ユニットごとに設けた直流電源５1 〜５n ，
６1 〜６n と、ブリッジ回路を構成する半導体スイッチ
ング素子１1 〜１n ，２1 〜２n と、前記半導体スイッ
チング素子をオン・オフ制御するコンパレータ１２1 〜
１２n とそれぞれ２つのＡＮＤ回路３1 〜３n ，４1 〜
４n より成る制御回路とによって構成したＰＷＭインバ
ータ・ユニットＵ1 〜Ｕn を出力回路に設けたリアクタ
１５1 〜１５n を介して並列接続して電流ループ制御形
ＰＷＭインバータを構成した。また、基準三角波信号を
直流電源電圧に比例させるためのＤＣ／ＤＣコンバータ
７1〜７n 、乗算器８1 〜８n より成る回路、および電
流指令値とフィードバック電流信号との差に比例した電
圧信号を生成するための回路、電圧指令値から電流指令
値を変換する回路も設けてある。
タ・ユニットの制御特性を改善させる。 【構成】 ユニットごとに設けた直流電源５1 〜５n ，
６1 〜６n と、ブリッジ回路を構成する半導体スイッチ
ング素子１1 〜１n ，２1 〜２n と、前記半導体スイッ
チング素子をオン・オフ制御するコンパレータ１２1 〜
１２n とそれぞれ２つのＡＮＤ回路３1 〜３n ，４1 〜
４n より成る制御回路とによって構成したＰＷＭインバ
ータ・ユニットＵ1 〜Ｕn を出力回路に設けたリアクタ
１５1 〜１５n を介して並列接続して電流ループ制御形
ＰＷＭインバータを構成した。また、基準三角波信号を
直流電源電圧に比例させるためのＤＣ／ＤＣコンバータ
７1〜７n 、乗算器８1 〜８n より成る回路、および電
流指令値とフィードバック電流信号との差に比例した電
圧信号を生成するための回路、電圧指令値から電流指令
値を変換する回路も設けてある。
Description
【０００１】
【産業上の利用分野】この発明は、ＵＰＳを構成する電
流ループ制御形ＰＷＭインバータに関するものである。
流ループ制御形ＰＷＭインバータに関するものである。
【０００２】
【従来の技術】図２は従来技術による電流ループ制御形
ＰＷＭインバータの回路構成を示すブロック図である。
図２において、半導体スイッチング素子Ｓ11，Ｓ12より
成る単相ハーフブリッジ回路１０１1 、２つの直流電圧
Ｅ1 より成る直流電源１０２1 、前記単相ハーフブリッ
ジ１０１1 の出力回路に設けた電流検出器１０３1 と電
圧検出器１１０1 およびリアクタ１０４1 、前記電流検
出器１０３1 の検出電流信号ｉによって作動する過電流
保護停止回路１０５1 、共通の電圧指令値ｖ* と前記電
圧検出器１１０1 の検出信号ｖをフィルタ１０９1 を介
して入力し差信号（ｖ* −ｖ）を出力する加算器１０６
1 、共通の基準三角波信号を入力すると共に前記加算器
１０６1 の出力信号を比例要素１０７1 を介して入力す
るコンパレータ１０８1 、このコンパレータ１０８1 の
出力信号である互いに極性を異にする２つの出力信号と
前記電流検出器１０３1 の検出電流信号ｉとの論理演算
を行い、前記半導体スイッチング素子Ｓ11とＳ12を交互
にオン・オフ制御する信号を出力する２つのＡＮＤ回路
１１１1 と１１２1 によってＰＷＭインバータ・ユニッ
トを構成している。ｎ台のＰＷＭインバータ・ユニット
Ｕ1 〜Ｕn はそれぞれの交流出力回路に設けてあるリア
クタ１０４1 〜１０４n を介して並列接続して電流ルー
プ制御形ＰＷＭインバータを構成しており、直流電源１
０２1 はｎ台の単相ハーフブリッジ回路１０１1 〜１０
１n の共通電源である。また、共通の交流出力回路には
並列コンデンサ１１３が設けてある。
ＰＷＭインバータの回路構成を示すブロック図である。
図２において、半導体スイッチング素子Ｓ11，Ｓ12より
成る単相ハーフブリッジ回路１０１1 、２つの直流電圧
Ｅ1 より成る直流電源１０２1 、前記単相ハーフブリッ
ジ１０１1 の出力回路に設けた電流検出器１０３1 と電
圧検出器１１０1 およびリアクタ１０４1 、前記電流検
出器１０３1 の検出電流信号ｉによって作動する過電流
保護停止回路１０５1 、共通の電圧指令値ｖ* と前記電
圧検出器１１０1 の検出信号ｖをフィルタ１０９1 を介
して入力し差信号（ｖ* −ｖ）を出力する加算器１０６
1 、共通の基準三角波信号を入力すると共に前記加算器
１０６1 の出力信号を比例要素１０７1 を介して入力す
るコンパレータ１０８1 、このコンパレータ１０８1 の
出力信号である互いに極性を異にする２つの出力信号と
前記電流検出器１０３1 の検出電流信号ｉとの論理演算
を行い、前記半導体スイッチング素子Ｓ11とＳ12を交互
にオン・オフ制御する信号を出力する２つのＡＮＤ回路
１１１1 と１１２1 によってＰＷＭインバータ・ユニッ
トを構成している。ｎ台のＰＷＭインバータ・ユニット
Ｕ1 〜Ｕn はそれぞれの交流出力回路に設けてあるリア
クタ１０４1 〜１０４n を介して並列接続して電流ルー
プ制御形ＰＷＭインバータを構成しており、直流電源１
０２1 はｎ台の単相ハーフブリッジ回路１０１1 〜１０
１n の共通電源である。また、共通の交流出力回路には
並列コンデンサ１１３が設けてある。
【０００３】
【発明が解決しようとする課題】上述したＰＷＭインバ
ータ・ユニットはそれぞれ独立した電圧フィードバック
ループを備えているので、共通の電圧指令値によって制
御するとそれぞれの単相ハーフブリッジ回路の出力端電
圧は電圧指令値と一致する。しかし乍らｎ台のＰＷＭイ
ンバータ・ユニットはそれぞれの出力回路に設けてある
リアクタ１０４1 〜１０４n を介して並列接続してある
ので、リアクタの特性にバラツキがあるとそれぞれのＰ
ＷＭインバータ・ユニットの出力電流にバラツキが発生
する。また、あるＰＷＭインバータ・ユニットの電圧フ
ィードバックループ系に異常が発生すると他のユニット
にも影響を与えるので、故障ユニットの単独停止ができ
ず、全ユニットを停止していた。この発明は、上述した
従来技術の欠点を解消するためになされたものであっ
て、故障ユニットの分離停止が可能であり、かつ、各ユ
ニットの出力電流が指令値通りにバランスする電流ルー
プ制御形ＰＷＭインバータを提供しようとするものであ
る。
ータ・ユニットはそれぞれ独立した電圧フィードバック
ループを備えているので、共通の電圧指令値によって制
御するとそれぞれの単相ハーフブリッジ回路の出力端電
圧は電圧指令値と一致する。しかし乍らｎ台のＰＷＭイ
ンバータ・ユニットはそれぞれの出力回路に設けてある
リアクタ１０４1 〜１０４n を介して並列接続してある
ので、リアクタの特性にバラツキがあるとそれぞれのＰ
ＷＭインバータ・ユニットの出力電流にバラツキが発生
する。また、あるＰＷＭインバータ・ユニットの電圧フ
ィードバックループ系に異常が発生すると他のユニット
にも影響を与えるので、故障ユニットの単独停止ができ
ず、全ユニットを停止していた。この発明は、上述した
従来技術の欠点を解消するためになされたものであっ
て、故障ユニットの分離停止が可能であり、かつ、各ユ
ニットの出力電流が指令値通りにバランスする電流ルー
プ制御形ＰＷＭインバータを提供しようとするものであ
る。
【０００４】
【課題を解決するための手段】上述した目的を達成する
ために、この発明による電流ループ制御形ＰＷＭインバ
ータは、共通の電圧指令値から変換した電流指令値とそ
れぞれのＰＷＭインバータ・ユニットごとに設けた電流
フィードバック電流信号との差に比例する電圧信号に出
力電圧をフィードバックした電圧信号を加えた電圧信号
と、ＰＷＭパルスを作るための基準三角波信号の波高値
をＰＷＭインバータごとに設けた直流電源の直流電圧に
比例する電圧信号とをそれぞれのコンパレータに入力さ
せ、このコンパレータから出力される極性の異なる２つ
の出力信号と電流フィードバック電流信号とによって合
成した駆動信号により半導体スイッチング素子を交互に
オン・オフ制御させるようにした。
ために、この発明による電流ループ制御形ＰＷＭインバ
ータは、共通の電圧指令値から変換した電流指令値とそ
れぞれのＰＷＭインバータ・ユニットごとに設けた電流
フィードバック電流信号との差に比例する電圧信号に出
力電圧をフィードバックした電圧信号を加えた電圧信号
と、ＰＷＭパルスを作るための基準三角波信号の波高値
をＰＷＭインバータごとに設けた直流電源の直流電圧に
比例する電圧信号とをそれぞれのコンパレータに入力さ
せ、このコンパレータから出力される極性の異なる２つ
の出力信号と電流フィードバック電流信号とによって合
成した駆動信号により半導体スイッチング素子を交互に
オン・オフ制御させるようにした。
【０００５】
【作用】図３において、インバータ３１の出力電圧Ｖ1
は次式によって表せる。 Ｖ1 ＝Ｖ2 ＋ｊωＬｉ ……（１） ここに、Ｌはリアクタ３３のインダクタンス、ｉは出力
電流、ωはインバータ３１から出力される交流電力の角
周波数である。また、加算器４０の出力信号は電流指令
値ｉ* と電流検出器３２からの電流信号ｉの差信号であ
るから、比例要素３９の出力信号はＫ1 （ｉ* −ｉ）と
なる。従って、加算器３８の出力信号であるインバータ
３１への制御出力Ｕ（ｓ）は Ｕ（ｓ）＝Ｖ2 ＋Ｋ1 （ｉ* −ｉ） ……（２） （１），（２）式より、Ｋ1 （ｉ* −ｉ）がｊωＬｉに
一致するように制御することになる。また、出力電圧Ｖ
2 を一定に制御するための共通の電流指令値ｉ* は、比
例要素４２の出力信号Ｋ2 （ｖ* −Ｖ2 ）とコンデンサ
３４から検出したコンデンサ電流指令値ｉc * および電
流検出器３５から検出した電流信号（ｉ−ｉc * ）を加
算器４１において加算することによって得られる。即
ち、電圧指令値ｖ* を電流指令値ｉ* に変換して出力電
流を制御することができる。なお、Ｋ1 とＫ2 は比例要
素３９と４２のゲインを示す。
は次式によって表せる。 Ｖ1 ＝Ｖ2 ＋ｊωＬｉ ……（１） ここに、Ｌはリアクタ３３のインダクタンス、ｉは出力
電流、ωはインバータ３１から出力される交流電力の角
周波数である。また、加算器４０の出力信号は電流指令
値ｉ* と電流検出器３２からの電流信号ｉの差信号であ
るから、比例要素３９の出力信号はＫ1 （ｉ* −ｉ）と
なる。従って、加算器３８の出力信号であるインバータ
３１への制御出力Ｕ（ｓ）は Ｕ（ｓ）＝Ｖ2 ＋Ｋ1 （ｉ* −ｉ） ……（２） （１），（２）式より、Ｋ1 （ｉ* −ｉ）がｊωＬｉに
一致するように制御することになる。また、出力電圧Ｖ
2 を一定に制御するための共通の電流指令値ｉ* は、比
例要素４２の出力信号Ｋ2 （ｖ* −Ｖ2 ）とコンデンサ
３４から検出したコンデンサ電流指令値ｉc * および電
流検出器３５から検出した電流信号（ｉ−ｉc * ）を加
算器４１において加算することによって得られる。即
ち、電圧指令値ｖ* を電流指令値ｉ* に変換して出力電
流を制御することができる。なお、Ｋ1 とＫ2 は比例要
素３９と４２のゲインを示す。
【０００６】ＰＷＭインバータの出力端電圧は直流電源
からの入力電圧とＰＷＭインバータの変調率とによって
きまるものであるから、ＰＷＭ出力パルスを生成する基
準三角波信号の波高値をＤＣ／ＤＣコンバータと乗算器
によって直流電源電圧に比例させておくと、制御出力を
変化させなくとも出力電圧を目標値に一致させることが
できる。
からの入力電圧とＰＷＭインバータの変調率とによって
きまるものであるから、ＰＷＭ出力パルスを生成する基
準三角波信号の波高値をＤＣ／ＤＣコンバータと乗算器
によって直流電源電圧に比例させておくと、制御出力を
変化させなくとも出力電圧を目標値に一致させることが
できる。
【０００７】
【実施例】この発明による実施例を図面を参照し乍ら説
明する。図１はこの発明による電流ループ制御形ＰＷＭ
インバータの回路構成を示すブロック図であって、ｎ台
のＰＷＭインバータ・ユニットＵ1 〜Ｕn を並列接続し
て構成する。半導体スイッチング素子１1 と２2 は単相
ハーフブリッジ回路であって、直流電源５1 と６1 を入
力し、２つのＡＮＤ回路３1 と４1 からの駆動信号によ
って交互にオン・オフ制御されて交流電力を出力する。
前記単相ハーフブリッジ回路の交流出力回路には電流検
出器１４1 とリアクタ１５1 が設けられており、電流検
出器１４1 からの電流信号ｉ1 は過電流保護停止回路１
３1 へ入力すると共に加算器９1 へフィードバックされ
る。ＰＷＭインバータ・ユニットＵ1 はリアクタ１５1
を介して他のＰＷＭインバータ・ユニットＵ2 〜Ｕn と
並列接続されており、共通の交流出力回路には電圧検出
器１６、並列コンデンサ１７、電流検出器１８が設けら
れている。
明する。図１はこの発明による電流ループ制御形ＰＷＭ
インバータの回路構成を示すブロック図であって、ｎ台
のＰＷＭインバータ・ユニットＵ1 〜Ｕn を並列接続し
て構成する。半導体スイッチング素子１1 と２2 は単相
ハーフブリッジ回路であって、直流電源５1 と６1 を入
力し、２つのＡＮＤ回路３1 と４1 からの駆動信号によ
って交互にオン・オフ制御されて交流電力を出力する。
前記単相ハーフブリッジ回路の交流出力回路には電流検
出器１４1 とリアクタ１５1 が設けられており、電流検
出器１４1 からの電流信号ｉ1 は過電流保護停止回路１
３1 へ入力すると共に加算器９1 へフィードバックされ
る。ＰＷＭインバータ・ユニットＵ1 はリアクタ１５1
を介して他のＰＷＭインバータ・ユニットＵ2 〜Ｕn と
並列接続されており、共通の交流出力回路には電圧検出
器１６、並列コンデンサ１７、電流検出器１８が設けら
れている。
【０００８】加算器２２の出力信号である電圧指令値ｖ
* と電圧検出器１６からの電圧信号ｖとの差信号は、比
例要素２１を介して加算器２０に入力する。また、電流
検出器１８からの電流信号と並列コンデンサ１７に流す
コンデンサ電流指令値ｉc *も加算器２０に入力してｎ
台のＰＷＭインバータ・ユニットに対する電流指令値を
生成する。加算器２０から出力される電流信号は回路１
９において１／ｎに変換されてそれぞれのＰＷＭインバ
ータ・ユニットＵ1 〜Ｕn における加算器９1 〜９n に
入力される電流指令値ｉ* となる。
* と電圧検出器１６からの電圧信号ｖとの差信号は、比
例要素２１を介して加算器２０に入力する。また、電流
検出器１８からの電流信号と並列コンデンサ１７に流す
コンデンサ電流指令値ｉc *も加算器２０に入力してｎ
台のＰＷＭインバータ・ユニットに対する電流指令値を
生成する。加算器２０から出力される電流信号は回路１
９において１／ｎに変換されてそれぞれのＰＷＭインバ
ータ・ユニットＵ1 〜Ｕn における加算器９1 〜９n に
入力される電流指令値ｉ* となる。
【０００９】ＰＷＭインバータ・ユニットＵ1 における
半導体スイッチング素子１1 と２2をオン・オフ制御す
る駆動信号を送出する制御回路は、２つのＡＮＤ回路３
1 と４1 、コンパレータ１２1 および電流フィードバッ
ク・ループを構成する比例要素１０1 、２つの加算器９
1 と１１1 等によって構成している。加算器９1 の出力
信号は電流指令値ｉ* と電流検出器１４1 から検出した
電流信号ｉ1 との差信号（ｉ* −ｉ1 ）であって、比例
要素１０1 を介して加算器１１1 に入力する。この加算
器１１1 には共通の交流出力回路に設けてある電圧検出
器１６からの電圧信号ｖが入力しており、比例要素１０
1 からの出力信号Ｋ1 （ｉ* −ｉ1 ）と加算されたうえ
でコンパレータ１２1 に入力する。また、直流電源５1
と６1 の直流電圧はＤＣ／ＤＣコンバータ７1 において
変成されたうえで乗算器８1 に入力し、基準三角波信号
と乗算のうえコンパレータ１２1 に入力する。コンパレ
ータ１２1 の出力信号は互いに極性の異なる信号であっ
て、電流検出器１４1 からの電流信号ｉ1 と共に２つの
ＡＮＤ回路３1 と４1 に入力し、論理演算された出力信
号は半導体スイッチング素子１1 と２1 を交互にオン・
オフ制御する。また、過電流保護停止回路１３1 は電流
検出器１４1 からの電流信号ｉ1 が設定値以上になった
ときに作動し、半導体スイッチング素子１1 と２1 に駆
動信号を送出するＡＮＤ回路３1 と４1 への電流信号ｉ
1 の供給を停止させ、ＰＷＭインバータ・ユニットＵ1
を単独停止させる。以上の説明はＰＷＭインバータ・ユ
ニットＵ1 についてであるが、その他のユニットＵ2 〜
Ｕn も同様な回路構成と動作特性を備えたものであるの
で説明は省略する。
半導体スイッチング素子１1 と２2をオン・オフ制御す
る駆動信号を送出する制御回路は、２つのＡＮＤ回路３
1 と４1 、コンパレータ１２1 および電流フィードバッ
ク・ループを構成する比例要素１０1 、２つの加算器９
1 と１１1 等によって構成している。加算器９1 の出力
信号は電流指令値ｉ* と電流検出器１４1 から検出した
電流信号ｉ1 との差信号（ｉ* −ｉ1 ）であって、比例
要素１０1 を介して加算器１１1 に入力する。この加算
器１１1 には共通の交流出力回路に設けてある電圧検出
器１６からの電圧信号ｖが入力しており、比例要素１０
1 からの出力信号Ｋ1 （ｉ* −ｉ1 ）と加算されたうえ
でコンパレータ１２1 に入力する。また、直流電源５1
と６1 の直流電圧はＤＣ／ＤＣコンバータ７1 において
変成されたうえで乗算器８1 に入力し、基準三角波信号
と乗算のうえコンパレータ１２1 に入力する。コンパレ
ータ１２1 の出力信号は互いに極性の異なる信号であっ
て、電流検出器１４1 からの電流信号ｉ1 と共に２つの
ＡＮＤ回路３1 と４1 に入力し、論理演算された出力信
号は半導体スイッチング素子１1 と２1 を交互にオン・
オフ制御する。また、過電流保護停止回路１３1 は電流
検出器１４1 からの電流信号ｉ1 が設定値以上になった
ときに作動し、半導体スイッチング素子１1 と２1 に駆
動信号を送出するＡＮＤ回路３1 と４1 への電流信号ｉ
1 の供給を停止させ、ＰＷＭインバータ・ユニットＵ1
を単独停止させる。以上の説明はＰＷＭインバータ・ユ
ニットＵ1 についてであるが、その他のユニットＵ2 〜
Ｕn も同様な回路構成と動作特性を備えたものであるの
で説明は省略する。
【００１０】なお、直流電源電圧は全てのユニットに対
して同一である必要はなく、直流電流電圧の相違はＤＣ
／ＤＣコンバータによって調整可能である。以上の説明
は単相ハーフブリッジを有するＰＷＭインバータに関す
るものであるが、３相フルブリッジのＰＷＭインバータ
等についても同様な制御が可能である。
して同一である必要はなく、直流電流電圧の相違はＤＣ
／ＤＣコンバータによって調整可能である。以上の説明
は単相ハーフブリッジを有するＰＷＭインバータに関す
るものであるが、３相フルブリッジのＰＷＭインバータ
等についても同様な制御が可能である。
【００１１】
【発明の効果】以上説明したように、この発明による電
流ループ制御形ＰＷＭインバータは、ユニットごとに設
けた直流電源と電流フィードバック・ループを備えた複
数のＰＷＭインバータ・ユニットをそれぞれの出力回路
に設けたリアクタを介して並列接続して構成したもので
あって、共通の電圧指令値から変換した電流指令値を全
てのユニットに共通の電流指令値とし、ユニットごとに
設けた電流フィードバック・ループからの電流信号と共
通の出力回路からの出力電圧信号および前記電流指令値
から合成した電圧信号と、共通の基準三角波信号をユニ
ットごとに設けた直流電源電圧によって調整した電圧信
号とをそれぞれのコンパレータに入力させ、このコンパ
レータから出力される極性の異なる２つの出力信号と電
流フィードバック電流信号とによって合成した駆動信号
によりＰＷＭインバータのブリッジ回路を構成する半導
体スイッチング素子を交互にオン・オフ制御してそれぞ
れのＰＷＭインバータからの出力電流を電流指令値によ
りバランスさせることができる。また、特定のＰＷＭイ
ンバータ・ユニットの電流ループ制御に支障が生じた場
合には、当該ユニットだけを単独停止させて他のユニッ
トはそのまま運転継続が可能であり、直流電源が共通電
源である必要もなく、それぞれのユニットの直流電源電
圧が異なっていても並列運転することができる。
流ループ制御形ＰＷＭインバータは、ユニットごとに設
けた直流電源と電流フィードバック・ループを備えた複
数のＰＷＭインバータ・ユニットをそれぞれの出力回路
に設けたリアクタを介して並列接続して構成したもので
あって、共通の電圧指令値から変換した電流指令値を全
てのユニットに共通の電流指令値とし、ユニットごとに
設けた電流フィードバック・ループからの電流信号と共
通の出力回路からの出力電圧信号および前記電流指令値
から合成した電圧信号と、共通の基準三角波信号をユニ
ットごとに設けた直流電源電圧によって調整した電圧信
号とをそれぞれのコンパレータに入力させ、このコンパ
レータから出力される極性の異なる２つの出力信号と電
流フィードバック電流信号とによって合成した駆動信号
によりＰＷＭインバータのブリッジ回路を構成する半導
体スイッチング素子を交互にオン・オフ制御してそれぞ
れのＰＷＭインバータからの出力電流を電流指令値によ
りバランスさせることができる。また、特定のＰＷＭイ
ンバータ・ユニットの電流ループ制御に支障が生じた場
合には、当該ユニットだけを単独停止させて他のユニッ
トはそのまま運転継続が可能であり、直流電源が共通電
源である必要もなく、それぞれのユニットの直流電源電
圧が異なっていても並列運転することができる。
【図１】この発明による電流ループ制御形ＰＷＭインバ
ータの回路構成を示すブロック図。
ータの回路構成を示すブロック図。
【図２】従来の電流ループ制御形ＰＷＭインバータの回
路構成を示すブロック図。
路構成を示すブロック図。
【図３】ＰＷＭインバータにおける電流指令値と電圧指
令値の関係の説明図。
令値の関係の説明図。
１1 〜１n ，２1 〜２n 半導体スイッチング素子 ３1 〜３n ，４1 〜４n ＡＮＤ回路 ５1 〜５n ，６1 〜６n 直流電源 ７1 〜７n ＤＣ／ＤＣコンバータ ８1 〜８n 乗算器 ９1 〜９n ，１１1 〜１１n ，２０，２２ 加算器 １０1 〜１０n ，２１ 比例要素 １２1 〜１２n コンパレータ １３1 〜１３n 過電流保護停止回路 １４1 〜１４n ，１８ 電流検出器 １５1 〜１５n リアクタ １６ 電圧検出器 １７ 並列コンデンサ
Claims (2)
- 【請求項１】 ユニットごとに設けた直流電源と、入力
した前記直流電源を交流変換して出力するブリッジ回路
と、このブリッジ回路を構成する半導体スイッチング素
子へ駆動信号を送出する制御回路に前記ブリッジ回路の
出力端に設けた電流検出器からの電流信号をフィードバ
ックする電流フィードバック・ループとによってＰＷＭ
インバータ・ユニットを構成し、それぞれのＰＷＭイン
バータ・ユニットの出力回路に設けたリアクタを介して
複数のＰＷＭインバータ・ユニットを並列接続して構成
した電流ループ制御形ＰＷＭインバータであって、 共通の指令値から変換した電流指令値とユニットごとに
設けた電流フィードバック・ループからの電流信号との
差に比例する電圧信号に前記リアクタの負荷側に設けた
電圧検出器からフィードバックした電圧信号を加算した
電圧信号、および共通の基準三角波信号の波高値をユニ
ットごとに設けた直流電源の直流電圧に比例させた電圧
信号をユニットごとに設けた制御回路のコンパレータに
入力させ、このコンパレータから出力される極性の異な
る２つの出力信号と前記電流フィードバック・ループか
らの電流信号とを２つのＡＮＤ回路に入力させて論理演
算を行い、出力される駆動信号によりそれぞれのブリッ
ジ回路を構成する半導体スイッチング素子を交互にオン
・オフ制御し、それぞれのＰＷＭインバータ・ユニット
の出力電流を電流指令値通りにバランスさせることを特
徴とする電流ループ制御形ＰＷＭインバータ。 - 【請求項２】 ＰＷＭインバータ・ユニットごとに設け
た電流フィードバック・ループにそれぞれ設けた過電流
保護停止回路がそれぞれのブリッジ回路の出力端から検
出した電流信号によって作動した場合には、当該ユニッ
トのみを分離して停止させることを特徴とする請求項１
に記載の電流ループ制御形ＰＷＭインバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5238933A JPH0775344A (ja) | 1993-08-31 | 1993-08-31 | 電流ループ制御形ｐｗｍインバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5238933A JPH0775344A (ja) | 1993-08-31 | 1993-08-31 | 電流ループ制御形ｐｗｍインバータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0775344A true JPH0775344A (ja) | 1995-03-17 |
Family
ID=17037440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5238933A Pending JPH0775344A (ja) | 1993-08-31 | 1993-08-31 | 電流ループ制御形ｐｗｍインバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0775344A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6374080B2 (en) | 1999-06-17 | 2002-04-16 | Mitsubishi Denki Kabushiki Kaisha | Mobile communication system |
| CN100414807C (zh) * | 2005-01-21 | 2008-08-27 | 广西新未来信息产业股份有限公司 | 一种并联模块化逆变电源均流控制方法及系统 |
| CN102487215A (zh) * | 2010-12-01 | 2012-06-06 | 寇地斯股份有限公司 | 利用模块电流控制电路的并行运行电源装置 |
| WO2021017390A1 (zh) * | 2019-07-29 | 2021-02-04 | 杭州中恒电气股份有限公司 | Dcdc环流控制装置、控制方法、电子设备、介质 |
| WO2021017388A1 (zh) * | 2019-07-29 | 2021-02-04 | 杭州中恒电气股份有限公司 | Dcdc环流控制装置、控制方法、电子设备以及介质 |
-
1993
- 1993-08-31 JP JP5238933A patent/JPH0775344A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6374080B2 (en) | 1999-06-17 | 2002-04-16 | Mitsubishi Denki Kabushiki Kaisha | Mobile communication system |
| CN100414807C (zh) * | 2005-01-21 | 2008-08-27 | 广西新未来信息产业股份有限公司 | 一种并联模块化逆变电源均流控制方法及系统 |
| CN102487215A (zh) * | 2010-12-01 | 2012-06-06 | 寇地斯股份有限公司 | 利用模块电流控制电路的并行运行电源装置 |
| WO2021017390A1 (zh) * | 2019-07-29 | 2021-02-04 | 杭州中恒电气股份有限公司 | Dcdc环流控制装置、控制方法、电子设备、介质 |
| WO2021017388A1 (zh) * | 2019-07-29 | 2021-02-04 | 杭州中恒电气股份有限公司 | Dcdc环流控制装置、控制方法、电子设备以及介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2760666B2 (ja) | Ｐｗｍコンバ―タの制御方法及び装置 | |
| US5325285A (en) | Parallel running control apparatus for PWM inverters | |
| US7042194B1 (en) | Controller for a wound-rotor induction motor | |
| JP2624793B2 (ja) | Ｐｗｍ昇圧コンバータの制御装置 | |
| JPH0775344A (ja) | 電流ループ制御形ｐｗｍインバータ | |
| JPH10271823A (ja) | ３相力率改善型コンバータ | |
| JPH11233298A (ja) | 電源装置及び粒子加速器 | |
| JPS58105315A (ja) | Ｐｗｍ制御変換器の制御装置 | |
| Maswood | A PWM voltage source inverter with PI controller for instantaneous motor current control | |
| JPH01278266A (ja) | 交流電源装置 | |
| JPH09252581A (ja) | 無停電電源装置の運転方法 | |
| KR100685444B1 (ko) | 단상인버터의 병렬제어시스템 | |
| JPH10225144A (ja) | ３アームｕｐｓのゲート制御方法 | |
| JP3110898B2 (ja) | インバータ装置 | |
| JP2002252984A (ja) | 電力変換器の制御方法および装置 | |
| JPH0549172A (ja) | 高調波補償装置 | |
| JPH0833355A (ja) | 高周波トランス結合による搬送波周波数変調のインバータ・システム | |
| JPS63245268A (ja) | 電流形ｐｗｍ変換器の制御方法 | |
| JP2866526B2 (ja) | 無効電力補償装置 | |
| JPH1175372A (ja) | 電力変換装置及び電力変換方法 | |
| JP3524626B2 (ja) | 静止型電力変換装置 | |
| JP2699437B2 (ja) | 電力変換回路の回生制御方法 | |
| JPH0731192A (ja) | 可変速駆動システムの制御方法及び装置 | |
| JP2565926B2 (ja) | 電力変換装置 | |
| JP3590175B2 (ja) | Ｐｗｍコンバ−タ |