JPH077327A - リニアライザ - Google Patents
リニアライザInfo
- Publication number
- JPH077327A JPH077327A JP33682993A JP33682993A JPH077327A JP H077327 A JPH077327 A JP H077327A JP 33682993 A JP33682993 A JP 33682993A JP 33682993 A JP33682993 A JP 33682993A JP H077327 A JPH077327 A JP H077327A
- Authority
- JP
- Japan
- Prior art keywords
- filter
- output
- pass
- filters
- linearizer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【目的】 設計が容易で、特性の良いリニアライザを提
供することである。 【構成】 周波数検波による復調回路を構成するリニア
ライザは、互いの位相差がｔａｎ（（θa −θb ）／
２）＝±１で表される第１と第２の全域通過フィルタ
１、２を含む９０度ディジタル移相器と、前記９０度デ
ィジタル移相器の２つの出力を乗算する乗算回路１３
と、第１と第２の全域通過フィルタ１、２のいずれか一
方の出力をフィルタリングする第３の全域通過フィルタ
４と、第３の全域通過フィルタ４の出力と乗算回路３の
出力を加算する加算回路５、から構成される。第１と第
３の全域通過フィルタ１、４の特性は同一である。
供することである。 【構成】 周波数検波による復調回路を構成するリニア
ライザは、互いの位相差がｔａｎ（（θa −θb ）／
２）＝±１で表される第１と第２の全域通過フィルタ
１、２を含む９０度ディジタル移相器と、前記９０度デ
ィジタル移相器の２つの出力を乗算する乗算回路１３
と、第１と第２の全域通過フィルタ１、２のいずれか一
方の出力をフィルタリングする第３の全域通過フィルタ
４と、第３の全域通過フィルタ４の出力と乗算回路３の
出力を加算する加算回路５、から構成される。第１と第
３の全域通過フィルタ１、４の特性は同一である。
Description
【０００１】
【産業上の利用分野】この発明は、周波数検波による復
調回路を構成するリニアライザに関し、特に、２つの全
域通過ディジタルフィルタからなる９０度ディジタル移
相器を用いたリニアライザに関する。
調回路を構成するリニアライザに関し、特に、２つの全
域通過ディジタルフィルタからなる９０度ディジタル移
相器を用いたリニアライザに関する。
【０００２】
【従来の技術】従来のＳＳＢ（Single Side Band）を改
良したものとして、ＲＺ−ＳＳＢ（Real Zero SSB ）方
式が提案されている。このＲＺ−ＳＳＢ（Real Zero SS
B ）方式は、従来のＳＳＢ方式と比較すると、ＡＧＣ
（自動利得制御）回路やＡＦＣ（自動周波数制御）回路
が不要になることや、フェージングに強い等の特徴を有
する。
良したものとして、ＲＺ−ＳＳＢ（Real Zero SSB ）方
式が提案されている。このＲＺ−ＳＳＢ（Real Zero SS
B ）方式は、従来のＳＳＢ方式と比較すると、ＡＧＣ
（自動利得制御）回路やＡＦＣ（自動周波数制御）回路
が不要になることや、フェージングに強い等の特徴を有
する。
【０００３】ここで、ＲＺ−ＳＳＢ方式について説明す
る。
る。
【０００４】帯域制限された信号をｇ（ｔ），そのヒル
ベルト変換をｇ＃（ｔ）とすると、全搬送波ＳＳＢのＬ
ＳＢ信号ｓ（ｔ）は次式で示される。
ベルト変換をｇ＃（ｔ）とすると、全搬送波ＳＳＢのＬ
ＳＢ信号ｓ（ｔ）は次式で示される。
【０００５】
【数１】 ここで、Ａc とωc はそれぞれ搬送波の振幅と搬送波の
角周波数で、Ｍ（０≦Ｍ＜１）は変調指数である。
角周波数で、Ｍ（０≦Ｍ＜１）は変調指数である。
【０００６】式（１）より次式（２）〜（５）を求める
ことができる。
ことができる。
【０００７】
【数２】 式（２）に示す信号については、図６に示すような復調
回路によって復調することができる。
回路によって復調することができる。
【０００８】図６のリニアライザへの入力信号ν（ｔ）
は、
は、
【数３】 とＭ（＜１）のべき乗に展開できる。
【０００９】ここで、Ｏ（Ｍ4 ）は、無視できるレベル
である４次以上の歪の総称を示し、以下、この無視でき
るレベルである４次以上の歪の総称をＯ（Ｍ4 ）と表
す。
である４次以上の歪の総称を示し、以下、この無視でき
るレベルである４次以上の歪の総称をＯ（Ｍ4 ）と表
す。
【００１０】従来のヒルベルト変換器を用いたリニアラ
イザの出力ｙ（ｔ）は、次式のように表される。
イザの出力ｙ（ｔ）は、次式のように表される。
【００１１】
【数４】 理論的には、このリニアライザに信号ν（ｔ）が入力さ
れた場合、出力ｙ（ｔ）は次式のようになり、ヒルベル
ト変換された原信号ｇ＃（ｔ）と無視できるレベルであ
る４次以上の歪みの総称Ｏ（Ｍ4 ）が出力される。
れた場合、出力ｙ（ｔ）は次式のようになり、ヒルベル
ト変換された原信号ｇ＃（ｔ）と無視できるレベルであ
る４次以上の歪みの総称Ｏ（Ｍ4 ）が出力される。
【００１２】
【数５】 このリニアライザは、例えば、図７のように構成され
る。
る。
【００１３】
【発明が解決しようとする課題】図７に示すリニアライ
ザはヒルベルト変換器を用いているが、ヒルベルト変換
器の設計はかなり困難であり、図７に示す回路は実際に
は非常に複雑な構成になる。
ザはヒルベルト変換器を用いているが、ヒルベルト変換
器の設計はかなり困難であり、図７に示す回路は実際に
は非常に複雑な構成になる。
【００１４】この発明は上記実情に鑑みてされたもの
で、ＲＺ−ＳＳＢ方式信号の復調回路等に用いて好適な
リニアライザを提供することを目的とする。
で、ＲＺ−ＳＳＢ方式信号の復調回路等に用いて好適な
リニアライザを提供することを目的とする。
【００１５】また、この発明は、設計が容易で、特性の
よいリニアライザを提供することを目的とする。
よいリニアライザを提供することを目的とする。
【００１６】
【課題を解決するための手段】上記目的を達成するた
め、この発明にかかるリニアライザは、同一の信号を受
け、互いの位相差がｔａｎ（（θa −θb ）／２）＝±
１で表される第１と第２の全域通過フィルタ（θa とθ
b はそれぞれ第１と第２の全域通過フィルタの位相特
性）と、前記第１と第２の全域通過フィルタの出力を乗
算する乗算回路と、前記第１と第２の全域通過フィルタ
のいずれか一方の出力を受け、前記いずれか一方の全域
通過フィルタと同一の位相特性を有する第３の全域通過
フィルタと、前記第３の全域通過フィルタの出力から前
記乗算回路の出力を加算する加算回路と、から構成され
ることを特徴とする。
め、この発明にかかるリニアライザは、同一の信号を受
け、互いの位相差がｔａｎ（（θa −θb ）／２）＝±
１で表される第１と第２の全域通過フィルタ（θa とθ
b はそれぞれ第１と第２の全域通過フィルタの位相特
性）と、前記第１と第２の全域通過フィルタの出力を乗
算する乗算回路と、前記第１と第２の全域通過フィルタ
のいずれか一方の出力を受け、前記いずれか一方の全域
通過フィルタと同一の位相特性を有する第３の全域通過
フィルタと、前記第３の全域通過フィルタの出力から前
記乗算回路の出力を加算する加算回路と、から構成され
ることを特徴とする。
【００１７】上記のリニアライザにおいて、前記第１な
いし第３の全域通過フィルタは、ωＴが１より充分に小
さい時、｜２ｍω｜／｜Ｐi ｜＜１、でありωＴがπに
ほぼ等しい時、｜−Ｐi ωＴ2 ｜／２ｍ＜１、を満たす
変数ｍを双一次Ｚ変換に導入したＺ＝（２ｍ＋ｓＴ）／
（２ｍ−ｓＴ）で表される可変双一次Ｚ変換を用いて、
前記第１ないし第３の全域通過フィルタのアナログ伝達
関数をディジタル伝達関数に変換し、このディジタル伝
達関数を充足するように設計することにより得られる。
いし第３の全域通過フィルタは、ωＴが１より充分に小
さい時、｜２ｍω｜／｜Ｐi ｜＜１、でありωＴがπに
ほぼ等しい時、｜−Ｐi ωＴ2 ｜／２ｍ＜１、を満たす
変数ｍを双一次Ｚ変換に導入したＺ＝（２ｍ＋ｓＴ）／
（２ｍ−ｓＴ）で表される可変双一次Ｚ変換を用いて、
前記第１ないし第３の全域通過フィルタのアナログ伝達
関数をディジタル伝達関数に変換し、このディジタル伝
達関数を充足するように設計することにより得られる。
【００１８】ここで、Ｔはサンプリング周期、ｎ´＝ｎ
／２（ｎ＝偶数）、ｎ´＝（ｎ＋１）／２（ｎ＝奇
数）、Ｐi はアナログ伝達関数におけるフィルタの係数
であり、実数である。ωは角周波数、ｍは変数である。
／２（ｎ＝偶数）、ｎ´＝（ｎ＋１）／２（ｎ＝奇
数）、Ｐi はアナログ伝達関数におけるフィルタの係数
であり、実数である。ωは角周波数、ｍは変数である。
【００１９】
【作用】上記構成のリニアライザによれば、高性能なリ
ニアライザが比較的簡単な構成及び設計法を用いて得る
ことができる。
ニアライザが比較的簡単な構成及び設計法を用いて得る
ことができる。
【００２０】
【実施例】図面を参照して、この発明の一実施例にかか
るリニアライザを説明する。
るリニアライザを説明する。
【００２１】このリニアライザは、図１に示すように、
図６の積分器からの同一の入力信号を受ける第１、第２
の全域通過フィルタとしての全域通過ディジタルフィル
タ１、２（位相特性をそれぞれθ1 及びθ2 で示す）
と、全域通過ディジタルフィルタ１と２の出力を乗算す
る乗算回路としての乗算器３と、全域通過ディジタルフ
ィルタ１と同一の位相特性を有し、全域通過ディジタル
フィルタ１の出力信号を受ける第３の全域通過フィルタ
としての全域通過ディジタルフィルタ４、全域通過ディ
ジタルフィルタ４の出力信号から乗算器３の出力信号を
減算する（負の加算を行う）加算回路としての加算器５
より構成される。全域通過ディジタルフィルタ１と２の
位相差は、例えば９０度（より正確には、ｔａｎ（（θ
1 −θ2 ）／２）＝±１）であり、全域通過ディジタル
フィルタ１と２は９０度ディジタル移相器を構成する。
図６の積分器からの同一の入力信号を受ける第１、第２
の全域通過フィルタとしての全域通過ディジタルフィル
タ１、２（位相特性をそれぞれθ1 及びθ2 で示す）
と、全域通過ディジタルフィルタ１と２の出力を乗算す
る乗算回路としての乗算器３と、全域通過ディジタルフ
ィルタ１と同一の位相特性を有し、全域通過ディジタル
フィルタ１の出力信号を受ける第３の全域通過フィルタ
としての全域通過ディジタルフィルタ４、全域通過ディ
ジタルフィルタ４の出力信号から乗算器３の出力信号を
減算する（負の加算を行う）加算回路としての加算器５
より構成される。全域通過ディジタルフィルタ１と２の
位相差は、例えば９０度（より正確には、ｔａｎ（（θ
1 −θ2 ）／２）＝±１）であり、全域通過ディジタル
フィルタ１と２は９０度ディジタル移相器を構成する。
【００２２】理論的に、図１に示したリニアライザは式
（６）で示した積分器からの出力信号ν（ｔ）の二次歪
みを完全に除去することができる。三次歪みは、ある程
度改善することができる。この点を以下の例に基づいて
説明する。
（６）で示した積分器からの出力信号ν（ｔ）の二次歪
みを完全に除去することができる。三次歪みは、ある程
度改善することができる。この点を以下の例に基づいて
説明する。
【００２３】帯域制限された原信号を次式のように仮定
する。
する。
【００２４】
【数６】 ここでは、そのヒルベルト変換器ｇ＃（ｔ）及び全搬送
波ＳＳＢのＬＳＢ信号ｓ（ｔ）は、従来例で説明したの
で、重複を避けるために説明を省略する。
波ＳＳＢのＬＳＢ信号ｓ（ｔ）は、従来例で説明したの
で、重複を避けるために説明を省略する。
【００２５】この場合、積分器の出力、すなわちリニア
ライザへの出力信号ν（ｔ）は次式で示される。
ライザへの出力信号ν（ｔ）は次式で示される。
【００２６】
【数７】 全域通過ディジタルフィルタ１の位相特性をθ1 ＝φ
（ｔ），全域通過ディジタルフィルタ２の位相特性をθ
2 ＝φ（ｔ）＋π／２とすれば、全域通過ディジタルフ
ィルタ１の出力ν1 （ｔ）と全域通過ディジタルフィル
タ２の出力ν＃1（ｔ）は、次式で示される。
（ｔ），全域通過ディジタルフィルタ２の位相特性をθ
2 ＝φ（ｔ）＋π／２とすれば、全域通過ディジタルフ
ィルタ１の出力ν1 （ｔ）と全域通過ディジタルフィル
タ２の出力ν＃1（ｔ）は、次式で示される。
【００２７】
【数８】 乗算器３の出力ν1 （ｔ）・ν1 ＃（ｔ）は次式で示さ
れる。
れる。
【００２８】
【数９】 一方、全域通過ディジタルフィルタ４の出力ν2 （ｔ）
は次式で示される。
は次式で示される。
【００２９】
【数１０】 従って、リニアライザの出力ｙ（ｔ）は次式で示され
る。
る。
【００３０】
【数１１】 式（１０）と式（１５）を比較すれば、二次歪み（Ｍ2
項）はすべて除去することができ、三次歪み（Ｍ3 項）
は６ｄＢ減少することが分かる。また、変調指数Ｍが１
より充分小さければ、三次以上の歪みはほぼ無視できる
ことが分かる。
項）はすべて除去することができ、三次歪み（Ｍ3 項）
は６ｄＢ減少することが分かる。また、変調指数Ｍが１
より充分小さければ、三次以上の歪みはほぼ無視できる
ことが分かる。
【００３１】帯域制限された原信号ｇ（ｔ）が音声信号
の場合、人間の耳では信号の位相差を区別できないの
で、復調信号としてはｙ（ｔ）の形でよい。
の場合、人間の耳では信号の位相差を区別できないの
で、復調信号としてはｙ（ｔ）の形でよい。
【００３２】なお、リニアライザを構成する全域通過デ
ィジタルフィルタ１、２、４は、従来知られたものでよ
いが、例えば、所望のアナログ伝達関数を、ωＴが１よ
り充分に小さい時、 ｜２ｍω｜／｜Ｐi ｜＜１、 ωＴがπにほぼ等しい時、 ｜−Ｐi ωＴ2 ｜／２ｍ＜１、 を満たす変数ｍを双一次Ｚ変換に導入したＺ＝（２ｍ＋
ｓＴ）／（２ｍ−ｓＴ）で表される可変双一次Ｚ変換を
用いて、前記第１ないし第３の全域通過フィルタのアナ
ログ伝達関数をディジタル伝達関数に変換し、このディ
ジタル伝達関数を充足するように設計された全域通過デ
ィジタルフィルタ用いることにより、全域通過ディジタ
ルフィルタ１、２からなる９０度ディジタル移相器の低
周波域での特性を向上できる。
ィジタルフィルタ１、２、４は、従来知られたものでよ
いが、例えば、所望のアナログ伝達関数を、ωＴが１よ
り充分に小さい時、 ｜２ｍω｜／｜Ｐi ｜＜１、 ωＴがπにほぼ等しい時、 ｜−Ｐi ωＴ2 ｜／２ｍ＜１、 を満たす変数ｍを双一次Ｚ変換に導入したＺ＝（２ｍ＋
ｓＴ）／（２ｍ−ｓＴ）で表される可変双一次Ｚ変換を
用いて、前記第１ないし第３の全域通過フィルタのアナ
ログ伝達関数をディジタル伝達関数に変換し、このディ
ジタル伝達関数を充足するように設計された全域通過デ
ィジタルフィルタ用いることにより、全域通過ディジタ
ルフィルタ１、２からなる９０度ディジタル移相器の低
周波域での特性を向上できる。
【００３３】ここで、Ｔはサンプリング周期、ｎ´＝ｎ
／２（ｎ＝偶数）、ｎ´＝（ｎ＋１）／２（ｎ＝奇
数）、Ｐi はアナログ伝達関数におけるフィルタの係数
であり実数、ωは角周波数、ｍは変数である。
／２（ｎ＝偶数）、ｎ´＝（ｎ＋１）／２（ｎ＝奇
数）、Ｐi はアナログ伝達関数におけるフィルタの係数
であり実数、ωは角周波数、ｍは変数である。
【００３４】このような、設計手法を採用すれば、変数
ｍを可変することにより、全域通過ディジタルフィルタ
１、２からなる９０度ディジタル移相器の低周波域又は
高周波域における移相特性を可変できる。
ｍを可変することにより、全域通過ディジタルフィルタ
１、２からなる９０度ディジタル移相器の低周波域又は
高周波域における移相特性を可変できる。
【００３５】次に、この設計手法を、１次のフィルタセ
クションの縦続構成によるｎ´次のディジタルフィルタ
を例に、具体的に説明する。なお、以下、１次のフィル
タセクションの縦続構成によるｎ′次の全域通過ディジ
タルフィルタを単に全域通過ディジタルフィルタと呼
ぶ。
クションの縦続構成によるｎ´次のディジタルフィルタ
を例に、具体的に説明する。なお、以下、１次のフィル
タセクションの縦続構成によるｎ′次の全域通過ディジ
タルフィルタを単に全域通過ディジタルフィルタと呼
ぶ。
【００３６】移相域の低エッジ角周波数をω1 、高エッ
ジ角周波数をω2 、９０度移相誤差をεとすると、全域
通過ディジタルフィルタ１、２からなる９０度ディジタ
ル移相器の次数は図２に示されるように位相誤差ε
（度）とω1 ／ω2 から決定される。したがって、次式
を用いてアナログ伝達関数におけるフィルタ係数Ｐaiと
Ｐbiを求める。なお、全域通過ディジタルフィルタ４の
設計手法は全域通過ディジタルフィルタ１と同一であ
る。
ジ角周波数をω2 、９０度移相誤差をεとすると、全域
通過ディジタルフィルタ１、２からなる９０度ディジタ
ル移相器の次数は図２に示されるように位相誤差ε
（度）とω1 ／ω2 から決定される。したがって、次式
を用いてアナログ伝達関数におけるフィルタ係数Ｐaiと
Ｐbiを求める。なお、全域通過ディジタルフィルタ４の
設計手法は全域通過ディジタルフィルタ１と同一であ
る。
【００３７】
【数１２】 ここで、［ｘ］はｘを越えない最大の整数を表す。
【００３８】この設計法により得られたアナログ伝達関
数Ｈa （ｓ）とＨb （ｓ）は次式で表される。
数Ｈa （ｓ）とＨb （ｓ）は次式で表される。
【００３９】
【数１３】 ここで、ｎ´＝ｎ／２（ｎ＝偶数）、ｎ´＝（ｎ＋１）
／２（ｎ＝奇数）と仮定する。
／２（ｎ＝奇数）と仮定する。
【００４０】式（２７）及び式（２８）のアナログ伝達
関数に対し次式（２９）で表される可変双一次Ｚ変換を
行う。
関数に対し次式（２９）で表される可変双一次Ｚ変換を
行う。
【００４１】
【数１４】 ここで、Ｔはサンプリング周期、ｍは１以外の正の重み
変数（実験によれば、０．７以下又は５以上が望まし
い）、ｓはラプラス演算子である。
変数（実験によれば、０．７以下又は５以上が望まし
い）、ｓはラプラス演算子である。
【００４２】可変双一次Ｚ変換された全域通過ディジタ
ルフィルタ１と２のディジタル伝達関数Ｈa （ｚ）、Ｈ
b （ｚ）は次式のようになる。
ルフィルタ１と２のディジタル伝達関数Ｈa （ｚ）、Ｈ
b （ｚ）は次式のようになる。
【００４３】
【数１５】 ｚ1 ＝ｅｘｐ（ｊωＴ）とすれば、全域通過ディタルフ
ィルタ１と２の周波数応答Ｈa （ω）、Ｈb （ω）は、
次式で表される。
ィルタ１と２の周波数応答Ｈa （ω）、Ｈb （ω）は、
次式で表される。
【００４４】
【数１６】 式（３４）と（３５）の位相特性は次式で表される。
【００４５】
【数１７】 次に、上記周波数特性を有する全域通過ディジタルフィ
ルタ１と２の構成の具体例を、図３を参照して説明す
る。
ルタ１と２の構成の具体例を、図３を参照して説明す
る。
【００４６】図３に示すように、この全域通過ディジタ
ルフィルタは、１次のフィルタセクションがｎ´段縦列
接続されて形成される。各フィルタセクションは、ディ
ジタル伝達関数におけるフィルタの係数ｂi の乗算器１
１と、入力信号と乗算器１１の出力を加算する加算器１
２と、加算器１２の出力を１サンプリング時間遅延し、
乗算器１１に供給する遅延回路（レジスタ）１３と、加
算器１２の出力をｂi倍する乗算器１４と、遅延回路
（レジスタ）１３の出力を−１倍する乗算器１５と、乗
算器１４と１５の出力を加算する加算器１６から構成さ
れる。
ルフィルタは、１次のフィルタセクションがｎ´段縦列
接続されて形成される。各フィルタセクションは、ディ
ジタル伝達関数におけるフィルタの係数ｂi の乗算器１
１と、入力信号と乗算器１１の出力を加算する加算器１
２と、加算器１２の出力を１サンプリング時間遅延し、
乗算器１１に供給する遅延回路（レジスタ）１３と、加
算器１２の出力をｂi倍する乗算器１４と、遅延回路
（レジスタ）１３の出力を−１倍する乗算器１５と、乗
算器１４と１５の出力を加算する加算器１６から構成さ
れる。
【００４７】また、図４に示すように、ＲＯＭ形構成の
全域通過ディジタルフィルタを形成してもよい。図４
は、１次のフィルタセクションの構成を示し、１次のフ
ィルタセクションがｎ′段縦列接続されて、全体のｎ′
次の全域通過ディジタルフィルタが構成される。図４に
おいて、ＲＯＭ２１は３ビットのデータＹn-1 j ，Ｘn
j ，Ｘn-1 j によりアドレッシングされ、各アドレス位
置に図５に示すデータ（Ｌook Ｕp Ｔable）を記憶する
（ｊはビット番号を示す）。
全域通過ディジタルフィルタを形成してもよい。図４
は、１次のフィルタセクションの構成を示し、１次のフ
ィルタセクションがｎ′段縦列接続されて、全体のｎ′
次の全域通過ディジタルフィルタが構成される。図４に
おいて、ＲＯＭ２１は３ビットのデータＹn-1 j ，Ｘn
j ，Ｘn-1 j によりアドレッシングされ、各アドレス位
置に図５に示すデータ（Ｌook Ｕp Ｔable）を記憶する
（ｊはビット番号を示す）。
【００４８】シフトレジスタＳＲ1 は入力データＸn を
１ビットづつシフトして出力し，シフトレジスタＳＲ2
は出力データＹn を１ビットづつシフトして出力する。
１ビットづつシフトして出力し，シフトレジスタＳＲ2
は出力データＹn を１ビットづつシフトして出力する。
【００４９】次に、図４の回路の動作を説明する。初め
に、入力データＸn の第０ビット（ＬＳＢ）Ｘn 0 がＲ
ＯＭ２１とシフトレジスタＳＲ1 に供給される。この時
点では、シフトレジスタＳＲ1 は入力データＸn-1 を保
持し、入力データＸn-1 の第０ビット（ＬＳＢ）Ｘn-1
0 をＲＯＭ２１に供給する。一方、シフトレジスタＳＲ
2 は出力データＹn-1 を保持し、出力データＹn-1 の第
０ビット（ＬＳＢ）Ｙn-1 0 をＲＯＭ２１に供給する。
データレジスタＤＲは値０を保持し、出力データを加算
器に供給する。ＲＯＭ２１は、供給された３ビットに応
じて、出力Ｙnの第０ビットＹn 0 を出力する。同時
に、シフトレジスタＳＲ1 とＳＲ2 は入力データを取り
込む。次に、シフトレジスタＳＲ1 とＳＲ2 の保持値が
１ビットシフトされる。以後、入力データＸn-1 の第１
ビットから最上位ビットまで同様の処理が実行される。
に、入力データＸn の第０ビット（ＬＳＢ）Ｘn 0 がＲ
ＯＭ２１とシフトレジスタＳＲ1 に供給される。この時
点では、シフトレジスタＳＲ1 は入力データＸn-1 を保
持し、入力データＸn-1 の第０ビット（ＬＳＢ）Ｘn-1
0 をＲＯＭ２１に供給する。一方、シフトレジスタＳＲ
2 は出力データＹn-1 を保持し、出力データＹn-1 の第
０ビット（ＬＳＢ）Ｙn-1 0 をＲＯＭ２１に供給する。
データレジスタＤＲは値０を保持し、出力データを加算
器に供給する。ＲＯＭ２１は、供給された３ビットに応
じて、出力Ｙnの第０ビットＹn 0 を出力する。同時
に、シフトレジスタＳＲ1 とＳＲ2 は入力データを取り
込む。次に、シフトレジスタＳＲ1 とＳＲ2 の保持値が
１ビットシフトされる。以後、入力データＸn-1 の第１
ビットから最上位ビットまで同様の処理が実行される。
【００５０】本発明は上記の実施例に限定されない。
【００５１】以上の説明では、１次のフィルタセクショ
ンの縦続構成によるｎ´次の全域通過ディジタルフィル
タを用いた例を中心に本願発明の実施例を説明したが、
２次のフィルタセクションの縦続構成、２次のフィルタ
セクションの並列構成等のｎ´次の全域通過ディジタル
フィルタを用いてもよい。
ンの縦続構成によるｎ´次の全域通過ディジタルフィル
タを用いた例を中心に本願発明の実施例を説明したが、
２次のフィルタセクションの縦続構成、２次のフィルタ
セクションの並列構成等のｎ´次の全域通過ディジタル
フィルタを用いてもよい。
【００５２】また、本実施例の説明では、第３の全域通
過フィルタは、第１の全域通過フィルタの出力を受け、
第１の全域通過フィルタと同一の位相特性を持つものに
ついて説明したが、これに限定されるものではなく、第
３の全域通過フィルタを、第２の全域通過フィルタの出
力を受けるように構成し、第２の全域通過フィルタと同
一の位相特性を有するようにしても良いことは明かであ
る。
過フィルタは、第１の全域通過フィルタの出力を受け、
第１の全域通過フィルタと同一の位相特性を持つものに
ついて説明したが、これに限定されるものではなく、第
３の全域通過フィルタを、第２の全域通過フィルタの出
力を受けるように構成し、第２の全域通過フィルタと同
一の位相特性を有するようにしても良いことは明かであ
る。
【００５３】その他、本発明は、本発明の要旨を逸脱し
ない範囲で種々応用できることは勿論である。
ない範囲で種々応用できることは勿論である。
【００５４】
【発明の効果】以上説明したように、この発明において
は、高性能なリニアライザが比較的簡単な構成及び設計
法を用いて得ることができる。
は、高性能なリニアライザが比較的簡単な構成及び設計
法を用いて得ることができる。
【図１】 この発明の一実施例にかかるリニアライザの
構成を示すブロック図。
構成を示すブロック図。
【図２】 第１と第２の全域通過フィルタからなる９０
度ディジタル移相器の次数ｎと、移相誤差εと、低エッ
ジ角周波数ω1 と高エッジ角周波数ω2 の比ω1 ／ω2
の関係を示す図。
度ディジタル移相器の次数ｎと、移相誤差εと、低エッ
ジ角周波数ω1 と高エッジ角周波数ω2 の比ω1 ／ω2
の関係を示す図。
【図３】 この発明の一実施例にかかるリニアライザを
構成する全域通過ディジタルフィルタの構成の一例を示
すブロック図。
構成する全域通過ディジタルフィルタの構成の一例を示
すブロック図。
【図４】 この発明の一実施例にかかるリニアライザを
構成する全域通過ディジタルフィルタの構成の他の例を
示すブロック図。
構成する全域通過ディジタルフィルタの構成の他の例を
示すブロック図。
【図５】 図４のＲＯＭに記憶されるデータの一例を示
す図。
す図。
【図６】 従来のＲＺ−ＳＳＢを復調する復調回路の一
例を示すブロック図。
例を示すブロック図。
【図７】 図６に示すリニアライザの構成の例を示す回
路図。
路図。
１、２、４…全域通過ディジタルフィルタ、３、１１、
１４、１５…乗算器、５…加算器（減算器）、１２、１
６…加算器、１３…遅延回路（レジスタ）、２１…ＲＯ
Ｍ、ＳＲ…シフトレジスタ。
１４、１５…乗算器、５…加算器（減算器）、１２、１
６…加算器、１３…遅延回路（レジスタ）、２１…ＲＯ
Ｍ、ＳＲ…シフトレジスタ。
Claims (2)
- 【請求項１】同一の信号を受け、互いの位相差がｔａｎ
（（θa −θb ）／２）＝±１で表される第１と第２の
全域通過フィルタ（θa とθb はそれぞれ第１と第２の
全域通過フィルタの位相特性）と、 前記第１と第２の全域通過フィルタの出力を乗算する乗
算回路と、 前記第１と第２の全域通過フィルタのいずれか一方の出
力を受け、前記いずれか一方の全域通過フィルタと同一
の位相特性を有する第３の全域通過フィルタと、 前記第３の全域通過フィルタの出力から前記乗算回路の
出力を加算する加算回路と、 から構成されることを特徴とするリニアライザ。 - 【請求項２】前記第１ないし第３の全域通過フィルタ
は、 ωＴが１より充分に小さい時、｜２ｍω｜／｜Ｐi ｜＜
１、でありωＴがπにほぼ等しい時、｜−Ｐi ωＴ2 ｜
／２ｍ＜１、 を満たす変数ｍを双一次Ｚ変換に導入したＺ＝（２ｍ＋
ｓＴ）／（２ｍ−ｓＴ）で表される可変双一次Ｚ変換を
用いて、前記第１ないし第３の全域通過フィルタのアナ
ログ伝達関数をディジタル伝達関数に変換し、このディ
ジタル伝達関数を充足するように前記第１ないし第３の
全域通過フィルタが設計され、前記変数ｍを可変するこ
とで、前記第１と第２の全域通過フィルタから構成され
る９０度ディジタル移相器の低周波域または高周波域の
移相特性を可変できるようにしたことを特徴とする請求
項１記載のリニアライザ、 ここで、Ｔはサンプリング周期、 ｎ´＝ｎ／２（ｎ＝偶数）、ｎ´＝（ｎ＋１）／２（ｎ
＝奇数）、 Ｐi はアナログ伝達関数におけるフィルタの係数であ
り、実数である、 ωは角周波数、 ｍは変数である。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33682993A JP3192539B2 (ja) | 1993-04-19 | 1993-12-28 | リニアライザ |
| US08/220,430 US5654909A (en) | 1993-04-15 | 1994-03-30 | 90-degree digital phase shift network and linearizer using all-pass digital filters |
| US08/754,583 US5691929A (en) | 1993-04-15 | 1996-11-21 | 90-degree phase shift network, system for controlling a 90-degree phase shift characteristic of the network, linearizer using all-pass filters, and system for controlling the linearizer |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5-91234 | 1993-04-19 | ||
| JP9123493 | 1993-04-19 | ||
| JP33682993A JP3192539B2 (ja) | 1993-04-19 | 1993-12-28 | リニアライザ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH077327A true JPH077327A (ja) | 1995-01-10 |
| JP3192539B2 JP3192539B2 (ja) | 2001-07-30 |
Family
ID=26432697
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33682993A Expired - Lifetime JP3192539B2 (ja) | 1993-04-15 | 1993-12-28 | リニアライザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3192539B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101661713B1 (ko) * | 2015-05-28 | 2016-10-04 | 제주대학교 산학협력단 | 파라메트릭 어레이 응용을 위한 변조 방법 및 장치 |
| CN110098818A (zh) * | 2019-05-29 | 2019-08-06 | 中电国基南方有限公司 | 一种数字移相器 |
-
1993
- 1993-12-28 JP JP33682993A patent/JP3192539B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101661713B1 (ko) * | 2015-05-28 | 2016-10-04 | 제주대학교 산학협력단 | 파라메트릭 어레이 응용을 위한 변조 방법 및 장치 |
| CN110098818A (zh) * | 2019-05-29 | 2019-08-06 | 中电国基南方有限公司 | 一种数字移相器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3192539B2 (ja) | 2001-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5029355B2 (ja) | 適応ディジタルフィルタ、ｆｍ受信機、信号処理方法、およびプログラム | |
| KR100926983B1 (ko) | 적응디지털필터, ｆｍ수신기, 신호처리방법 및 프로그램 | |
| JPH08181573A (ja) | カスケード接続積分器 | |
| JP2510992B2 (ja) | 周波数変調されたデジタル信号用復調器 | |
| JP2003298666A (ja) | 歪補償装置 | |
| JP3144283B2 (ja) | 遅延検波装置 | |
| JPH0263208A (ja) | 変調装置 | |
| EP1496612A2 (en) | Non-linear compensation circuit, transmission apparatus and non-linear compensation method | |
| JPH10163934A (ja) | 受信装置 | |
| JPH02190033A (ja) | 並列処理形トランスバーサル等化器 | |
| JP4063563B2 (ja) | 直接検波回路 | |
| WO2006077795A1 (ja) | サンプリング周波数変換装置 | |
| JPH03235553A (ja) | π／４シフトＱＰＳＫ変調器及びそれを用いた通信装置 | |
| JPH077327A (ja) | リニアライザ | |
| US6259751B1 (en) | Circuit and method for removing interference in digital communication system | |
| JPH0735847A (ja) | 受信回路 | |
| JP3842396B2 (ja) | デジタル変調装置 | |
| JP3675484B2 (ja) | ２つのデータストリームの歪み補正器 | |
| JPH10320377A (ja) | 複素フィルタ並びに複素乗算器 | |
| JP2914979B2 (ja) | 周波数変換装置 | |
| JPH08335850A (ja) | 簡易デジタルフィルタ | |
| KR0176205B1 (ko) | 고역통과 iir 필터의 설계방법 및 이에 적합한 고역통과 iir 필터 | |
| US20080169871A1 (en) | Method and device for the filtering and analogue/digital conversion of analogue signal | |
| KR20000068083A (ko) | 독립 측파대 신호를 위한 수신기 | |
| JP2008219779A (ja) | 不要成分除去回路及びデジタルフィルタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090525 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100525 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100525 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20110525 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20110525 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20110525 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120525 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120525 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20120525 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20130525 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20130525 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20140525 |
|
| EXPY | Cancellation because of completion of term |