JPH077158A - 静電誘導トランジスタの製造方法 - Google Patents
静電誘導トランジスタの製造方法Info
- Publication number
- JPH077158A JPH077158A JP5144031A JP14403193A JPH077158A JP H077158 A JPH077158 A JP H077158A JP 5144031 A JP5144031 A JP 5144031A JP 14403193 A JP14403193 A JP 14403193A JP H077158 A JPH077158 A JP H077158A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- forming
- transistor
- etching
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000006698 induction Effects 0.000 title claims description 28
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 44
- 229920005591 polysilicon Polymers 0.000 claims abstract description 44
- 239000002184 metal Substances 0.000 claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 claims abstract description 29
- 238000000034 method Methods 0.000 claims abstract description 29
- 238000005530 etching Methods 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 20
- 239000010703 silicon Substances 0.000 claims abstract description 20
- 230000015556 catabolic process Effects 0.000 claims abstract description 4
- 230000003068 static effect Effects 0.000 claims description 28
- 238000000151 deposition Methods 0.000 claims description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 16
- 150000004767 nitrides Chemical class 0.000 claims description 11
- 229920002120 photoresistant polymer Polymers 0.000 claims description 11
- 238000002161 passivation Methods 0.000 claims description 7
- 239000002019 doping agent Substances 0.000 claims description 5
- 150000002500 ions Chemical class 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 12
- 230000003071 parasitic effect Effects 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 241001663154 Electron Species 0.000 description 1
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 210000004907 gland Anatomy 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66416—Static induction transistors [SIT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【目的】 セルフアライン静電誘導トランジスタの製造
方法を提供することを目的とする。 【構成】 基板上にＮシリコン及び活性領域を形成し、
活性領域の回りにガ−ドリングを形成し、基板上にＮ+
ポリシリコン層を形成し、基板に隣接してＮ+ 層を形成
し、Ｎ+ ポリシリコン層上に酸化物層、第２のポリシリ
コン層、第２の酸化物層セルフアラインマスクを順次形
成し、セルフアラインマスクを用いて基板をエッチング
してトレンチを形成し、トレンチの底部にゲ−ト領域を
形成し、頂部に第１の金属層を堆積し、ゲ−ト領域との
コンタクトを得て、表面にフォトレジスト層を堆積し、
オ−バ−エッチングし、フォトレジスト層を除去し、表
面にプラズマ窒化物層、ポリシリコンマスクを順次形成
し、上面をエッチングして、フィ−ルド領域上の第１の
金属層を露出し、第２の金属層を堆積し、ソ−ス及びゲ
−ト領域とのコンタクトを得て、頂部にパッシベ−ショ
ン層を堆積する工程を具備する。
方法を提供することを目的とする。 【構成】 基板上にＮシリコン及び活性領域を形成し、
活性領域の回りにガ−ドリングを形成し、基板上にＮ+
ポリシリコン層を形成し、基板に隣接してＮ+ 層を形成
し、Ｎ+ ポリシリコン層上に酸化物層、第２のポリシリ
コン層、第２の酸化物層セルフアラインマスクを順次形
成し、セルフアラインマスクを用いて基板をエッチング
してトレンチを形成し、トレンチの底部にゲ−ト領域を
形成し、頂部に第１の金属層を堆積し、ゲ−ト領域との
コンタクトを得て、表面にフォトレジスト層を堆積し、
オ−バ−エッチングし、フォトレジスト層を除去し、表
面にプラズマ窒化物層、ポリシリコンマスクを順次形成
し、上面をエッチングして、フィ−ルド領域上の第１の
金属層を露出し、第２の金属層を堆積し、ソ−ス及びゲ
−ト領域とのコンタクトを得て、頂部にパッシベ−ショ
ン層を堆積する工程を具備する。
Description
【０００１】
【発明の技術分野】本発明は、半導体トランジスタに係
り、特にセルフアライン静電誘導トランジスタの製造方
法に関する。
り、特にセルフアライン静電誘導トランジスタの製造方
法に関する。
【０００２】
【従来技術】静電誘導トランジスタに関する従来技術
は、例えば「Static Induction Transisitors Optimize
d for High-Voltage Operation and High Microwave Po
wer Output 」Izac Bencuya et al, IEEE Transaction
s on Electron Devices, Vol.ED-32,No.7, 1985 年、7
月、及び「 Effects of Shielded- Gate Structure onO
n-Resistance of the SIT with a High-Purity Channel
Region」Koji Yano etal,IEEE Transactions on Elect
ron Devices, Vol.ED-39,No.5, 1992 年、7 月に記載さ
れている。これらの文献で議論しているもののような従
来の静電誘導トランジスタは、セルフアラインではな
く、従って与えられた出力及び／又は電圧レベルについ
てはより遅い。
は、例えば「Static Induction Transisitors Optimize
d for High-Voltage Operation and High Microwave Po
wer Output 」Izac Bencuya et al, IEEE Transaction
s on Electron Devices, Vol.ED-32,No.7, 1985 年、7
月、及び「 Effects of Shielded- Gate Structure onO
n-Resistance of the SIT with a High-Purity Channel
Region」Koji Yano etal,IEEE Transactions on Elect
ron Devices, Vol.ED-39,No.5, 1992 年、7 月に記載さ
れている。これらの文献で議論しているもののような従
来の静電誘導トランジスタは、セルフアラインではな
く、従って与えられた出力及び／又は電圧レベルについ
てはより遅い。
【０００３】
【発明が解決しようとする課題】従って、本発明の目的
は、セルフアライン静電誘導トランジスタの製造方法を
提供することにある。
は、セルフアライン静電誘導トランジスタの製造方法を
提供することにある。
【０００４】
【課題を解決するための手段及び作用】これら及び他の
目的に従って、本発明はセルフアライン静電誘導トラン
ジスタの製造方法を提供する。これらの方法は、以下の
工程を具備する。
目的に従って、本発明はセルフアライン静電誘導トラン
ジスタの製造方法を提供する。これらの方法は、以下の
工程を具備する。
【０００５】Ｎ- シリコン基板上にＮシリコンを製造す
る工程 基板上に活性領域を形成する工程 活性領域の回りにガ−ドリングを形成する工程 トランジスタのソ−ス及びゲ−ト領域を含む基体上にＮ
+ ポリシリコン層を形成する工程 基板に隣接してＮ+ 層を形成する工程 Ｎ+ ポリシリコン層の頂部に酸化物層を形成する工程 酸化物層上に第２のポリシリコン層を形成する工程 第２のポリシリコン層の頂部に第２の酸化物層を形成す
る工程 第２の酸化物層の頂部にセルフアラインマスクを形成す
る工程 セルフアラインマスクを用いて、基板をエッチングして
トレンチを形成する工程 トレンチの底部にゲ−ト領域を形成する工程 トランジスタの頂部に第１の金属層を堆積して、ゲ−ト
領域とのコンタクトを得る工程 トランジスタの表面にフォトレジスト層を堆積して、平
坦化する工程 第１の金属層をトレンチの上面以下の所定の深さにオ−
バ−エッチングする工程 フォトレジスト層を除去する工程 トランジスタの表面にプラズマ窒化物層を堆積して、平
坦化する工程 プラズマ窒化物の平坦化された層上にポリシリコンマス
クを形成する工程 トランジスタの上面をエッチングして、トランジスタの
フィ−ルド領域上に配置された第１の金属層を露出する
工程 トランジスタの頂部に第２の金属層を堆積して、ソ−ス
及びゲ−ト領域とのコンタクトを得る工程 トランジスタの頂部にパッシベ−ション層を堆積する工
程 及び第１及び第２の金属層と接続する配線パッドを形成
する工程。
る工程 基板上に活性領域を形成する工程 活性領域の回りにガ−ドリングを形成する工程 トランジスタのソ−ス及びゲ−ト領域を含む基体上にＮ
+ ポリシリコン層を形成する工程 基板に隣接してＮ+ 層を形成する工程 Ｎ+ ポリシリコン層の頂部に酸化物層を形成する工程 酸化物層上に第２のポリシリコン層を形成する工程 第２のポリシリコン層の頂部に第２の酸化物層を形成す
る工程 第２の酸化物層の頂部にセルフアラインマスクを形成す
る工程 セルフアラインマスクを用いて、基板をエッチングして
トレンチを形成する工程 トレンチの底部にゲ−ト領域を形成する工程 トランジスタの頂部に第１の金属層を堆積して、ゲ−ト
領域とのコンタクトを得る工程 トランジスタの表面にフォトレジスト層を堆積して、平
坦化する工程 第１の金属層をトレンチの上面以下の所定の深さにオ−
バ−エッチングする工程 フォトレジスト層を除去する工程 トランジスタの表面にプラズマ窒化物層を堆積して、平
坦化する工程 プラズマ窒化物の平坦化された層上にポリシリコンマス
クを形成する工程 トランジスタの上面をエッチングして、トランジスタの
フィ−ルド領域上に配置された第１の金属層を露出する
工程 トランジスタの頂部に第２の金属層を堆積して、ソ−ス
及びゲ−ト領域とのコンタクトを得る工程 トランジスタの頂部にパッシベ−ション層を堆積する工
程 及び第１及び第２の金属層と接続する配線パッドを形成
する工程。
【０００６】本発明の方法は、１つだけの最小の幾何学
的配列のマスク、即ちトレンチマスクを採用する。この
トランジスタの特徴のすべては、トレンチマスク及びそ
れに関連するプロセスパラメ−タ−により定義される。
本発明により達成されたセルフアラインのため、単位面
積当りのチャンネルの数はより多く、より高い相互コン
ダクタンスを生ずる。加えて、静電誘導トランジスタに
通常みられるある程度の寄生容量は、本発明により除去
される。本発明により得た静電誘導トランジスタは、よ
り速く、セルフアラインでないものよりも高出力を取り
扱う。
的配列のマスク、即ちトレンチマスクを採用する。この
トランジスタの特徴のすべては、トレンチマスク及びそ
れに関連するプロセスパラメ−タ−により定義される。
本発明により達成されたセルフアラインのため、単位面
積当りのチャンネルの数はより多く、より高い相互コン
ダクタンスを生ずる。加えて、静電誘導トランジスタに
通常みられるある程度の寄生容量は、本発明により除去
される。本発明により得た静電誘導トランジスタは、よ
り速く、セルフアラインでないものよりも高出力を取り
扱う。
【０００７】本発明の１つの重要な特徴は、可変のトレ
ンチ側壁酸化物の厚さである。これは、選択された厚さ
により、より高い又は低いブレ−クダウン電圧の静電誘
導トランジスタの製造を可能とする。更に、比較的厚い
Ｎ+ ポリシリコン層を提供することにより、第１の金属
層のオ−バ−エッチングが可能となり、それによって、
トランジスタの寄生容量及び抵抗特性の制御が可能とな
る。
ンチ側壁酸化物の厚さである。これは、選択された厚さ
により、より高い又は低いブレ−クダウン電圧の静電誘
導トランジスタの製造を可能とする。更に、比較的厚い
Ｎ+ ポリシリコン層を提供することにより、第１の金属
層のオ−バ−エッチングが可能となり、それによって、
トランジスタの寄生容量及び抵抗特性の制御が可能とな
る。
【０００８】
【実施例】図１は、本発明の製造工程４０（図１２）に
従って製造されたセルフアライン静電誘導トランジスタ
の代表例を示す上面図である。図２〜１１は、セルフア
ライン静電誘導トランジスタ１０の製造工程４０の相当
する工程を示す。
従って製造されたセルフアライン静電誘導トランジスタ
の代表例を示す上面図である。図２〜１１は、セルフア
ライン静電誘導トランジスタ１０の製造工程４０の相当
する工程を示す。
【０００９】図１において、上面にＮシリコンエピタキ
シャル層１２を有するＮ+ シリコン基板１１が示されて
いる。トランジスタ１０の活性領域１４ａ（描画された
領域）の回りに示されている。活性領域１４ａは、大き
な活性領域１４からのエッチングにより誘導され、エッ
チングによりサイズが減少している。トランジスタ１０
のソ−ス及びゲ−ト領域であるＮ+ ポリシリコン層１６
を含む比較的長く狭いストリップを有するＰ+ トレンチ
２１が示されている。本発明の製造工程４０を参照して
以下に説明されるポリシリコンマスク３２及びプレパッ
ドマスク３３もまた示されている。
シャル層１２を有するＮ+ シリコン基板１１が示されて
いる。トランジスタ１０の活性領域１４ａ（描画された
領域）の回りに示されている。活性領域１４ａは、大き
な活性領域１４からのエッチングにより誘導され、エッ
チングによりサイズが減少している。トランジスタ１０
のソ−ス及びゲ−ト領域であるＮ+ ポリシリコン層１６
を含む比較的長く狭いストリップを有するＰ+ トレンチ
２１が示されている。本発明の製造工程４０を参照して
以下に説明されるポリシリコンマスク３２及びプレパッ
ドマスク３３もまた示されている。
【００１０】図２〜１１を参照すると、方法４０の流れ
は以下の通りである。図２〜１１は、製造工程４０にお
ける、ライン２Ａ−２Ａ（活性領域１４ａ内）及びライ
ン２Ｂ−２Ｂ（フィ−ルド領域１４ｂ）で切断した断面
を示す。図２において、Ｎ+シリコン基板１１の上面に
Ｎシリコンエピタキシャル層１２が成長せしめられる。
Ｎ+ シリコン基板１１は、トランジスタ１０のドレイン
（又はドレイン領域）を含んでいる。次いで、パッド酸
化物（図示せず）を含む熱酸化物層がＮシリコンエピタ
キシャル層１２の上面に成長せしめられ、熱酸化物層上
にシリコン窒化物層１３が堆積される。次いで、シリコ
ン窒化物層１３の上に活性領域マスク（図示せず）が堆
積される。活性領域マスクを用いて活性層１４が窒化物
層１３を通してエッチングされる。次いで、活性領域が
除去される。
は以下の通りである。図２〜１１は、製造工程４０にお
ける、ライン２Ａ−２Ａ（活性領域１４ａ内）及びライ
ン２Ｂ−２Ｂ（フィ−ルド領域１４ｂ）で切断した断面
を示す。図２において、Ｎ+シリコン基板１１の上面に
Ｎシリコンエピタキシャル層１２が成長せしめられる。
Ｎ+ シリコン基板１１は、トランジスタ１０のドレイン
（又はドレイン領域）を含んでいる。次いで、パッド酸
化物（図示せず）を含む熱酸化物層がＮシリコンエピタ
キシャル層１２の上面に成長せしめられ、熱酸化物層上
にシリコン窒化物層１３が堆積される。次いで、シリコ
ン窒化物層１３の上に活性領域マスク（図示せず）が堆
積される。活性領域マスクを用いて活性層１４が窒化物
層１３を通してエッチングされる。次いで、活性領域が
除去される。
【００１１】次に、トランジスタ１０の上面にガ−ドリ
ングマスク（図示せず）が形成される。ガ−ドリング１
５は、ガ−ドリングマスクを通してトランジスタ１０の
活性領域１４の回りにイオン注入することにより形成さ
れる。次いで、フィ−ルド領域１４ｂの上面にフィ−ル
ド酸化物層２９が成長させられ、これは活性領域１４ａ
（図１に描画されている）に示すように、活性領域１４
をより小さいサイズに狭める。次いで、窒化物層は剥離
される。以上の工程は、通常のセルフアライン静電誘導
トランジスタ１０を製造する上で一般に行われる。
ングマスク（図示せず）が形成される。ガ−ドリング１
５は、ガ−ドリングマスクを通してトランジスタ１０の
活性領域１４の回りにイオン注入することにより形成さ
れる。次いで、フィ−ルド領域１４ｂの上面にフィ−ル
ド酸化物層２９が成長させられ、これは活性領域１４ａ
（図１に描画されている）に示すように、活性領域１４
をより小さいサイズに狭める。次いで、窒化物層は剥離
される。以上の工程は、通常のセルフアライン静電誘導
トランジスタ１０を製造する上で一般に行われる。
【００１２】本発明によると、次いで、窒化物層１３及
びパッド酸化物層が剥離された後に、トランジスタ１０
の上面にアンド−プトポリシリコン層が堆積される。ア
ンド−プトポリシリコン層は、１μｍ又はそれ以上の膜
厚に堆積される。アンド−プトポリシリコン層にはＮ+
ド−パントイオンがイオン注入され、Ｎ+ ポリシリコン
層１６、及び基板１１に隣接してＮ+ 窒化物層１３が形
成される。Ｎ+ ポリシリコン層１６は、その後、トラン
ジスタ１０のソ−ス及びゲ−ト領域となる。比較的厚い
Ｎ+ ポリシリコン層１６が提供され、以下に述べるよう
に、ゲ−ト金属のオ−バ−エッチングを許容する。この
ことは、トランジスタ１０の寄生容量及び抵抗特性の制
御を可能とする。
びパッド酸化物層が剥離された後に、トランジスタ１０
の上面にアンド−プトポリシリコン層が堆積される。ア
ンド−プトポリシリコン層は、１μｍ又はそれ以上の膜
厚に堆積される。アンド−プトポリシリコン層にはＮ+
ド−パントイオンがイオン注入され、Ｎ+ ポリシリコン
層１６、及び基板１１に隣接してＮ+ 窒化物層１３が形
成される。Ｎ+ ポリシリコン層１６は、その後、トラン
ジスタ１０のソ−ス及びゲ−ト領域となる。比較的厚い
Ｎ+ ポリシリコン層１６が提供され、以下に述べるよう
に、ゲ−ト金属のオ−バ−エッチングを許容する。この
ことは、トランジスタ１０の寄生容量及び抵抗特性の制
御を可能とする。
【００１３】次に、Ｎ+ ポリシリコン層１６上に熱酸化
物を５００オングストロ−ムのオ−ダ−の厚さに成長さ
せ、この熱酸化物層の上面に追加の酸化物を４０００オ
ングストロ−ムの厚さに堆積し、比較的薄い酸化物層１
７を形成する。熱酸化物層１７の上面には、低温堆積法
により、第２のポリシリコン層１８が堆積される。第２
のポリシリコン層１８は、典型的には３０００オングス
トロ−ムのオ−ダ−の厚さである。次いで、第２のポリ
シリコン層１８の上面に第２の酸化物層１９を形成する
ために、高温乾式酸化法が採用される。第２の酸化物層
１９は、典型的には６００オングストロ−ムのオ−ダ−
の厚さである。ウエハの裏面のその後の処理の前に、第
２のポリシリコン層１８及び第２の酸化物層１９を除去
するためにバックエッチ法が用いられる。バックエッチ
法としては、例えばプラズマ又は湿式エッチングを用い
ることが出来る。
物を５００オングストロ−ムのオ−ダ−の厚さに成長さ
せ、この熱酸化物層の上面に追加の酸化物を４０００オ
ングストロ−ムの厚さに堆積し、比較的薄い酸化物層１
７を形成する。熱酸化物層１７の上面には、低温堆積法
により、第２のポリシリコン層１８が堆積される。第２
のポリシリコン層１８は、典型的には３０００オングス
トロ−ムのオ−ダ−の厚さである。次いで、第２のポリ
シリコン層１８の上面に第２の酸化物層１９を形成する
ために、高温乾式酸化法が採用される。第２の酸化物層
１９は、典型的には６００オングストロ−ムのオ−ダ−
の厚さである。ウエハの裏面のその後の処理の前に、第
２のポリシリコン層１８及び第２の酸化物層１９を除去
するためにバックエッチ法が用いられる。バックエッチ
法としては、例えばプラズマ又は湿式エッチングを用い
ることが出来る。
【００１４】トランジスタ１０の表面にトレンチマスク
２０が形成され、図３を参照すると、Ｎシリコンエピタ
キシャル層１２内にトレンチ２１が形成される。トレン
チ２１は、第２の第２の酸化物層１９、第２のポリシリ
コン層１８、及び厚い酸化物層１７を通してＮ+ ポリシ
リコン層１６の表面までエッチングする異方性エッチン
グを用いて形成される。Ｎ+ ポリシリコン層１６中、及
びＮシリコンエピタキシャル層１２中にトレンチを形成
するために、トレンチャ−が使用される。異方性エッチ
ングは、トレンチ２１に垂直な側壁を形成する。トレン
チ２１のエッチング後に、トレンチ２１の側壁上の酸化
物を除去するために、ポストトレンチ剥離手段が使用さ
れる。この剥離手段は、例えば、希釈された弗酸を用い
るものとすることが出来る。
２０が形成され、図３を参照すると、Ｎシリコンエピタ
キシャル層１２内にトレンチ２１が形成される。トレン
チ２１は、第２の第２の酸化物層１９、第２のポリシリ
コン層１８、及び厚い酸化物層１７を通してＮ+ ポリシ
リコン層１６の表面までエッチングする異方性エッチン
グを用いて形成される。Ｎ+ ポリシリコン層１６中、及
びＮシリコンエピタキシャル層１２中にトレンチを形成
するために、トレンチャ−が使用される。異方性エッチ
ングは、トレンチ２１に垂直な側壁を形成する。トレン
チ２１のエッチング後に、トレンチ２１の側壁上の酸化
物を除去するために、ポストトレンチ剥離手段が使用さ
れる。この剥離手段は、例えば、希釈された弗酸を用い
るものとすることが出来る。
【００１５】図４において、Ｎシリコンエピタキシャル
層１２へのトレンチ２１のエッチング後、トレンチ２１
内に、トレンチ２１の側壁に沿って、及び比較的厚い酸
化物層１７の頂部に、第２の熱酸化物層２２が成長され
る。第２の熱酸化物層２２は、第２のポリシリコン層１
８を完全に酸化する。このように、酸化された第２のポ
リシリコン層１８は、第２の熱酸化物層２２と合体す
る。この第２の熱酸化物層２２の厚さは、典型的には６
０００オングストロ−ムのオ−ダ−である。
層１２へのトレンチ２１のエッチング後、トレンチ２１
内に、トレンチ２１の側壁に沿って、及び比較的厚い酸
化物層１７の頂部に、第２の熱酸化物層２２が成長され
る。第２の熱酸化物層２２は、第２のポリシリコン層１
８を完全に酸化する。このように、酸化された第２のポ
リシリコン層１８は、第２の熱酸化物層２２と合体す
る。この第２の熱酸化物層２２の厚さは、典型的には６
０００オングストロ−ムのオ−ダ−である。
【００１６】図５において、第２の熱酸化物層２２は、
例えば異方性ドライエッチングを用いてエッチングされ
る。このエッチング法は、トレンチ２１の側壁に沿っ
て、第２の熱酸化物層２２の側壁にテ−パ−をつける。
熱酸化物層２２の最頂部が除去され、トレンチの側壁に
テ−パ−がつけられ、Ｎシリコンエピタキシャル層１２
がトレンチ２１の底部において露出する。
例えば異方性ドライエッチングを用いてエッチングされ
る。このエッチング法は、トレンチ２１の側壁に沿っ
て、第２の熱酸化物層２２の側壁にテ−パ−をつける。
熱酸化物層２２の最頂部が除去され、トレンチの側壁に
テ−パ−がつけられ、Ｎシリコンエピタキシャル層１２
がトレンチ２１の底部において露出する。
【００１７】図６において、Ｎシリコンエピタキシャル
層１２の頂部にゲ−ト酸化物層２３が成長される。ゲ−
ト酸化物層２３の厚さは、典型的には２１０オングスト
ロ−ムのオ−ダ−である。次いで、Ｐ−傾斜イオン注入
及びアニ−ルを行い、Ｐ−傾斜層２５を形成する。アニ
−ルは、約１０５０℃の温度で３０分間で生ずる。次い
で、Ｐ−傾斜層２５にＰ+ ド−パントイオンをイオン注
入し、トランジスタ１０のゲ−ト領域２６を形成する。
このトランジスタ構造は、急激な熱アニ−ル法によりア
ニ−ルされる。急激な熱アニ−ルは、約１１００℃の温
度で１０分間で生ずる。湿式の酸化物剥離により、トラ
ンジスタ１０のゲ−ト領域２６からゲ−ト酸化物層２３
を剥離する。
層１２の頂部にゲ−ト酸化物層２３が成長される。ゲ−
ト酸化物層２３の厚さは、典型的には２１０オングスト
ロ−ムのオ−ダ−である。次いで、Ｐ−傾斜イオン注入
及びアニ−ルを行い、Ｐ−傾斜層２５を形成する。アニ
−ルは、約１０５０℃の温度で３０分間で生ずる。次い
で、Ｐ−傾斜層２５にＰ+ ド−パントイオンをイオン注
入し、トランジスタ１０のゲ−ト領域２６を形成する。
このトランジスタ構造は、急激な熱アニ−ル法によりア
ニ−ルされる。急激な熱アニ−ルは、約１１００℃の温
度で１０分間で生ずる。湿式の酸化物剥離により、トラ
ンジスタ１０のゲ−ト領域２６からゲ−ト酸化物層２３
を剥離する。
【００１８】本発明の重要な特徴は、第２の熱酸化物層
２２により提供された可変の側壁酸化物の厚さである。
可変の側壁酸化物の厚さを提供する能力は、選択された
厚さに従ってより高い又は低いブレ−クダウン電圧を有
する静電誘導トランジスタの製造を許容する。側壁に沿
ったより厚い熱酸化物層２２は、より傾斜したＰ+ ゲ−
ト接合を許容する。
２２により提供された可変の側壁酸化物の厚さである。
可変の側壁酸化物の厚さを提供する能力は、選択された
厚さに従ってより高い又は低いブレ−クダウン電圧を有
する静電誘導トランジスタの製造を許容する。側壁に沿
ったより厚い熱酸化物層２２は、より傾斜したＰ+ ゲ−
ト接合を許容する。
【００１９】図７において、次いで、トランジスタ１０
の頂部、及びゲ−ト領域２６とのコンタクトを得るため
にトレンチ２１内に、第１の金属層２７が堆積される。
第１の金属層２７は、５０００オングストロ−ムのオ−
ダ−の厚さに堆積される。図８において、トランジスタ
１０の上面に、フォトレジスト２８が堆積され、このフ
ォトレジスト２８は平坦化される。次いで、平坦化され
たフォトレジスト２８とともに、第１の金属層２７が平
坦化され、図８に示す構造が得られる。
の頂部、及びゲ−ト領域２６とのコンタクトを得るため
にトレンチ２１内に、第１の金属層２７が堆積される。
第１の金属層２７は、５０００オングストロ−ムのオ−
ダ−の厚さに堆積される。図８において、トランジスタ
１０の上面に、フォトレジスト２８が堆積され、このフ
ォトレジスト２８は平坦化される。次いで、平坦化され
たフォトレジスト２８とともに、第１の金属層２７が平
坦化され、図８に示す構造が得られる。
【００２０】図９において、第１の金属層２７は、例え
ばドライ又はウエットエチングを用いてトレンチ２１の
上面の下の所定の深さまでエッチングされる。このエッ
チングは、図９の構造を生成する。図１０において、フ
ォトレジスト２８は例えばＯ2 プラズマを用いて、トラ
ンジスタ１０から剥離される。次いで、プラズマ窒化物
層３１を平坦化する。次に、トランジスタ１０の頂部に
ポリシリコンマスク３２（図１）を堆積し、プラズマ窒
化物層３１及びポリシリコンマスク３２をエッチングし
てフィ−ルド酸化物上のゲ−ト金属を露出する。これに
よって図１０に示すトランジスタの構造が得られる。ア
ンド−プト酸化物層（図示せず）をトランジスタ１０の
上面に１０００オングストロ−ムのオ−ダ−の厚さに堆
積し、アンド−プト酸化物層上にプレパッドマスク３３
（図１）を形成し、酸化物をエッチングし、マスクを剥
離する。
ばドライ又はウエットエチングを用いてトレンチ２１の
上面の下の所定の深さまでエッチングされる。このエッ
チングは、図９の構造を生成する。図１０において、フ
ォトレジスト２８は例えばＯ2 プラズマを用いて、トラ
ンジスタ１０から剥離される。次いで、プラズマ窒化物
層３１を平坦化する。次に、トランジスタ１０の頂部に
ポリシリコンマスク３２（図１）を堆積し、プラズマ窒
化物層３１及びポリシリコンマスク３２をエッチングし
てフィ−ルド酸化物上のゲ−ト金属を露出する。これに
よって図１０に示すトランジスタの構造が得られる。ア
ンド−プト酸化物層（図示せず）をトランジスタ１０の
上面に１０００オングストロ−ムのオ−ダ−の厚さに堆
積し、アンド−プト酸化物層上にプレパッドマスク３３
（図１）を形成し、酸化物をエッチングし、マスクを剥
離する。
【００２１】図１１において、トランジスタ１０の上面
に第２の金属層３４を堆積する。第２の金属層３４は、
トランジスタ１０のソ−ス及びゲ−ト領域に接続する。
第２の金属３４は、次いで金属マスク（図示せず）を用
いてマスクされ、金属パッドを形成する。次に、マスク
された第２の金属層３４の頂部にパッシベ−ション層
（図示せず）を堆積する。このパッシベ−ション層をパ
ッシベ−ションマスク（図示せず）を用いてマスクし、
パッシベ−ション層をエッチングすることにより配線パ
ッドを形成する。これによりトランジスタ１０の製造が
完了する。
に第２の金属層３４を堆積する。第２の金属層３４は、
トランジスタ１０のソ−ス及びゲ−ト領域に接続する。
第２の金属３４は、次いで金属マスク（図示せず）を用
いてマスクされ、金属パッドを形成する。次に、マスク
された第２の金属層３４の頂部にパッシベ−ション層
（図示せず）を堆積する。このパッシベ−ション層をパ
ッシベ−ションマスク（図示せず）を用いてマスクし、
パッシベ−ション層をエッチングすることにより配線パ
ッドを形成する。これによりトランジスタ１０の製造が
完了する。
【００２２】図１２は、本発明の製造工程４０の各工程
の流れをまとめて示す図である。各工程は次の通りであ
る。
の流れをまとめて示す図である。各工程は次の通りであ
る。
【００２３】工程４１に示す、Ｎ- シリコン基板１１上
にＮシリコンを製造する工程。
にＮシリコンを製造する工程。
【００２４】工程４２に示す、基板１１上に活性領域１
４を形成する工程。
４を形成する工程。
【００２５】工程４３に示す、活性領域１４の回りにガ
−ドリング１５を形成する工程。
−ドリング１５を形成する工程。
【００２６】工程４４に示す、トランジスタ１０のソ−
ス及びゲ−ト領域を含む基体上にＮ+ ポリシリコン層１
６を形成する工程。
ス及びゲ−ト領域を含む基体上にＮ+ ポリシリコン層１
６を形成する工程。
【００２７】工程４５に示す、Ｎ+ ポリシリコン層１６
上にＮ+ 層１３を形成する工程。
上にＮ+ 層１３を形成する工程。
【００２８】工程４６に示す、Ｎ+ ポリシリコン層１６
の頂部に酸化物層１７を形成する工程。
の頂部に酸化物層１７を形成する工程。
【００２９】工程４７に示す、酸化物層１７上に第２の
ポリシリコン層１８を形成する工程。
ポリシリコン層１８を形成する工程。
【００３０】工程４８に示す、第２のポリシリコン層１
８の頂部に第２の酸化物層１９を形成する工程。
８の頂部に第２の酸化物層１９を形成する工程。
【００３１】工程４９に示す、第２の酸化物層１９の頂
部にセルフアラインマスク２０を形成する工程。
部にセルフアラインマスク２０を形成する工程。
【００３２】工程５０に示す、セルフアラインマスク２
０を用いて、基板１１をエッチングしてトレンチ２１を
形成する工程。
０を用いて、基板１１をエッチングしてトレンチ２１を
形成する工程。
【００３３】工程５１に示す、トレンチ２１の底部にゲ
−ト領域を形成する工程。
−ト領域を形成する工程。
【００３４】工程５２に示す、トランジスタ１０の頂部
に第１の金属層１７を堆積して、ゲ−ト領域２６とのコ
ンタクトを得る工程。
に第１の金属層１７を堆積して、ゲ−ト領域２６とのコ
ンタクトを得る工程。
【００３５】工程５３に示す、トランジスタ１０の表面
にフォトレジスト層２８を堆積して、平坦化する工程。
にフォトレジスト層２８を堆積して、平坦化する工程。
【００３６】工程５４に示す、第１の金属層２７をトレ
ンチ２１の上面以下の所定の深さにオ−バ−エッチング
する工程。
ンチ２１の上面以下の所定の深さにオ−バ−エッチング
する工程。
【００３７】工程５４に示す、フォトレジスト層２８を
除去する工程。
除去する工程。
【００３８】工程５５に示す、トランジスタ１０の表面
にプラズマ窒化物層３１を堆積して、平坦化する工程。
にプラズマ窒化物層３１を堆積して、平坦化する工程。
【００３９】工程５６に示す、プラズマ窒化物３１の平
坦化された層上にポリシリコンマスク３２を形成する工
程。
坦化された層上にポリシリコンマスク３２を形成する工
程。
【００４０】工程５７に示す、トランジスタ１０の上面
をエッチングして、トランジスタ１０のフィ−ルド領域
上に配置された第１の金属層２７を露出する工程。
をエッチングして、トランジスタ１０のフィ−ルド領域
上に配置された第１の金属層２７を露出する工程。
【００４１】工程５８に示す、トランジスタ１０の頂部
に第２の金属層３４を堆積して、ソ−ス及びゲ−ト領域
とのコンタクトを得る工程。
に第２の金属層３４を堆積して、ソ−ス及びゲ−ト領域
とのコンタクトを得る工程。
【００４２】工程５９に示す、トランジスタ１０の頂部
にパッシベ−ション層を堆積する工程。
にパッシベ−ション層を堆積する工程。
【００４３】工程６０に示す、第１及び第２の金属層２
７、３４と接続する配線パッドを形成する工程。
７、３４と接続する配線パッドを形成する工程。
【００４４】以上を考慮すると、本発明の製造工程４０
は、セルフアライン静電誘導トランジスタの製造を可能
とし、トランジスタ１０は、１つの最小の形態を有する
マスク（トレンチマスク２０）を用いて製造される。本
発明は、静電誘導トランジスタ１０におけるより高い相
互コンダクタンス及びｆt を提供する。加えて、製造さ
れた静電誘導トランジスタ１０の単一利得周波数（unit
y gain frequency）又はカットオフ周波数は増加し、数
ギガヘルツのオ−ダ−の高動作速度が得られる。本発明
はまた、トレンチ２１の側壁を制御することにより、可
変の動作電圧を提供する。
は、セルフアライン静電誘導トランジスタの製造を可能
とし、トランジスタ１０は、１つの最小の形態を有する
マスク（トレンチマスク２０）を用いて製造される。本
発明は、静電誘導トランジスタ１０におけるより高い相
互コンダクタンス及びｆt を提供する。加えて、製造さ
れた静電誘導トランジスタ１０の単一利得周波数（unit
y gain frequency）又はカットオフ周波数は増加し、数
ギガヘルツのオ−ダ−の高動作速度が得られる。本発明
はまた、トレンチ２１の側壁を制御することにより、可
変の動作電圧を提供する。
【００４５】このように、以上、セルフアライン静電誘
導トランジスタの新規でかつ改良された製造方法につい
て説明した。なお、上述の実施例は、本発明の原理を表
す多くの特定の実施例を例示するものであることを理解
すべきである。本発明の範囲から逸脱することなく、多
くの他の態様が当業者には明らかであろう。
導トランジスタの新規でかつ改良された製造方法につい
て説明した。なお、上述の実施例は、本発明の原理を表
す多くの特定の実施例を例示するものであることを理解
すべきである。本発明の範囲から逸脱することなく、多
くの他の態様が当業者には明らかであろう。
【図１】 本発明により製造された静電誘導トランジス
タを示す上面図。
タを示す上面図。
【図２】 本発明の製造方法の各工程及び得られた静電
誘導トランジスタの断面を示す図。
誘導トランジスタの断面を示す図。
【図３】 本発明の製造方法の各工程及び得られた静電
誘導トランジスタの断面を示す図。
誘導トランジスタの断面を示す図。
【図４】 本発明の製造方法の各工程及び得られた静電
誘導トランジスタの断面を示す図。
誘導トランジスタの断面を示す図。
【図５】 本発明の製造方法の各工程及び得られた静電
誘導トランジスタの断面を示す図。
誘導トランジスタの断面を示す図。
【図６】 本発明の製造方法の各工程及び得られた静電
誘導トランジスタの断面を示す図。
誘導トランジスタの断面を示す図。
【図７】 本発明の製造方法の各工程及び得られた静電
誘導トランジスタの断面を示す図。
誘導トランジスタの断面を示す図。
【図８】 本発明の製造方法の各工程及び得られた静電
誘導トランジスタの断面を示す図。
誘導トランジスタの断面を示す図。
【図９】 本発明の製造方法の各工程及び得られた静電
誘導トランジスタの断面を示す図。
誘導トランジスタの断面を示す図。
【図１０】 本発明の製造方法の各工程及び得られた静
電誘導トランジスタの断面を示す図。
電誘導トランジスタの断面を示す図。
【図１１】 本発明の製造方法の各工程及び得られた静
電誘導トランジスタの断面を示す図。
電誘導トランジスタの断面を示す図。
【図１２】 本発明の製造工程のフロ−ダイヤグラムを
示す図。
示す図。
１０・・・トランジスタ １１・・・Ｎ- シリコン基板 １２・・・Ｎシリコンエピタキシャル層 １３・・・Ｎ+ 層 １４・・・活性領域 １５・・・ガ−ドリング １６・・・Ｎ+ ポリシリコン層 １７・・・酸化物層 １８・・・ポリシリコン層 １９・・・第２の酸化物層 ２０・・・セルフアラインマスク ２１・・・トレンチ ２６・・・ゲ−ト領域 ２７・・・第１の金属層 ２８・・・フォトレジスト層 ３１・・・プラズマ窒化物層 ３２・・・ポリシリコンマスク ３４・・・第２の金属層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 クアン・ワイ・リャオ アメリカ合衆国、カリフォルニア州 92656、ラグナ・ニグエル、ランチョ・グ ランド 28272 (72)発明者 モウ − ロン・チン アメリカ合衆国、カリフォルニア州 92646、ハンテイントン・ビーチ、ホーム ステッド・レーン 19172
Claims (7)
- 【請求項１】 Ｎ- シリコン基板上にＮシリコンを製造
する工程、基板上に活性領域を形成する工程、活性領域
の回りにガ−ドリングを形成する工程、トランジスタの
ソ−ス及びゲ−ト領域を含む基体上にＮ+ ポリシリコン
層を形成する工程、基板に隣接してＮ+ 層を形成する工
程、Ｎ+ ポリシリコン層の頂部に酸化物層を形成する工
程、酸化物層上に第２のポリシリコン層を形成する工
程、第２のポリシリコン層の頂部に第２の酸化物層を形
成する工程、第２の酸化物層の頂部にセルフアラインマ
スクを形成する工程、セルフアラインマスクを用いて、
基板をエッチングしてトレンチを形成する工程、トレン
チの底部にゲ−ト領域を形成する工程、トランジスタの
頂部に第１の金属層を堆積して、ゲ−ト領域とのコンタ
クトを得る工程、トランジスタの表面にフォトレジスト
層を堆積して、平坦化する工程、第１の金属層をトレン
チの上面以下の所定の深さにオ−バ−エッチングする工
程、フォトレジスト層を除去する工程、トランジスタの
表面にプラズマ窒化物層を堆積して、平坦化する工程、
プラズマ窒化物の平坦化された層上にポリシリコンマス
クを形成する工程、トランジスタの上面をエッチングし
て、トランジスタのフィ−ルド領域上に配置された第１
の金属層を露出する工程、トランジスタの頂部に第２の
金属層を堆積して、ソ−ス及びゲ−ト領域とのコンタク
トを得る工程、トランジスタの頂部にパッシベ−ション
層を堆積する工程、及び第１及び第２の金属層と接続す
る配線パッドを形成する工程を具備する、セルフアライ
ン静電誘導トランジスタの製造方法。 - 【請求項２】 前記エッチングによりトレンチを形成す
る工程は、基板を異方的にエッチングして、比較的垂直
な壁のトレンチを得ることからなる請求項１に記載の方
法。 - 【請求項３】 前記基板に隣接してＮ+ 層を形成する工
程は、Ｎ+ ポリシリコン層上に窒化硅素層を堆積するこ
と、及びＮ+ ポリシリコン層を通して基板中にＮ+ ド−
パントイオンを拡散させることからなる請求項１に記載
の方法。 - 【請求項４】 前記トレンチの底部にゲ−ト領域を形成
する工程は、トレンチ内にゲ−ト酸化物を成長させるこ
と、トレンチの底部に隣接してＰ−傾斜層を形成するこ
と、及びＰ−傾斜層にイオン注入されたＰ+ ド−パント
イオンを堆積してゲ−ト領域を形成することからなる請
求項１に記載の方法。 - 【請求項５】 前記Ｐ+ ド−パントイオンの堆積工程
は、Ｐ+ ド−パントイオンをＰ−傾斜層にイオン注入す
ること、及びイオン注入されたＰ−傾斜層をアニ−ルす
ることからなる請求項４に記載の方法。 - 【請求項６】 前記エッチングによりトレンチを形成す
る工程は、厚さに従ってより高い又は低いブレ−クダウ
ン電圧を提供するように、可変の側壁酸化物の膜厚を提
供することからなり、側壁に沿ったより厚い熱酸化膜
は、より傾斜したＰ+ ゲ−ト接合を許容する請求項１に
記載の方法。 - 【請求項７】 前記第１の金属層をオ−バ−エッチング
する工程は、第１の金属層を１００〜３００％だけオ−
バ−エッチングすることからなる請求項１に記載の方
法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US981032 | 1992-11-24 | ||
| US07/981,032 US5260227A (en) | 1992-11-24 | 1992-11-24 | Method of making a self aligned static induction transistor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH077158A true JPH077158A (ja) | 1995-01-10 |
Family
ID=25528048
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5144031A Pending JPH077158A (ja) | 1992-11-24 | 1993-06-15 | 静電誘導トランジスタの製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5260227A (ja) |
| EP (1) | EP0600149B1 (ja) |
| JP (1) | JPH077158A (ja) |
| KR (1) | KR970004845B1 (ja) |
| DE (1) | DE69323476T2 (ja) |
| TW (1) | TW280009B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7439563B2 (en) | 2002-03-25 | 2008-10-21 | Kabushiki Kaisha Toshiba | High-breakdown-voltage semiconductor device |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5283201A (en) * | 1988-05-17 | 1994-02-01 | Advanced Power Technology, Inc. | High density power device fabrication process |
| DE69628069T2 (de) * | 1995-03-13 | 2004-04-08 | Raytheon Co., Lexington | Verfahren zur Herstellung eines selbstjustierenden statischen Induktionstransistors |
| US5807773A (en) * | 1996-07-30 | 1998-09-15 | Northrop Grumman Corporation | Self-aligned gate fabrication process for silicon carbide static induction transistors |
| US5702987A (en) * | 1996-08-26 | 1997-12-30 | Chartered Semiconductor Manufacturing Pte Ltd | Method of manufacture of self-aligned JFET |
| JP4623956B2 (ja) * | 2003-11-12 | 2011-02-02 | 株式会社豊田中央研究所 | Ｉｇｂｔ |
| US7187021B2 (en) * | 2003-12-10 | 2007-03-06 | General Electric Company | Static induction transistor |
| US7750447B2 (en) | 2007-06-11 | 2010-07-06 | Alpha & Omega Semiconductor, Ltd | High voltage and high power boost converter with co-packaged Schottky diode |
| US8008897B2 (en) * | 2007-06-11 | 2011-08-30 | Alpha & Omega Semiconductor, Ltd | Boost converter with integrated high power discrete FET and low voltage controller |
| US8021563B2 (en) * | 2007-03-23 | 2011-09-20 | Alpha & Omega Semiconductor, Ltd | Etch depth determination for SGT technology |
| US7521332B2 (en) * | 2007-03-23 | 2009-04-21 | Alpha & Omega Semiconductor, Ltd | Resistance-based etch depth determination for SGT technology |
| US8456141B2 (en) | 2007-06-11 | 2013-06-04 | Alpha & Omega Semiconductor, Inc. | Boost converter with integrated high power discrete FET and low voltage controller |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2507821A1 (fr) * | 1981-06-16 | 1982-12-17 | Thomson Csf | Transistor a effet de champ vertical a jonction et procede de fabrication |
| US4543706A (en) * | 1984-02-24 | 1985-10-01 | Gte Laboratories Incorporated | Fabrication of junction field effect transistor with filled grooves |
| US4566172A (en) * | 1984-02-24 | 1986-01-28 | Gte Laboratories Incorporated | Method of fabricating a static induction type recessed junction field effect transistor |
| US4611384A (en) * | 1985-04-30 | 1986-09-16 | Gte Laboratories Incorporated | Method of making junction field effect transistor of static induction type |
| US4713358A (en) * | 1986-05-02 | 1987-12-15 | Gte Laboratories Incorporated | Method of fabricating recessed gate static induction transistors |
| US5082795A (en) * | 1986-12-05 | 1992-01-21 | General Electric Company | Method of fabricating a field effect semiconductor device having a self-aligned structure |
| US5164325A (en) * | 1987-10-08 | 1992-11-17 | Siliconix Incorporated | Method of making a vertical current flow field effect transistor |
| JPH02143564A (ja) * | 1988-11-25 | 1990-06-01 | Matsushita Electric Works Ltd | 静電誘導サイリスタの製造方法 |
| JPH0817241B2 (ja) * | 1989-01-18 | 1996-02-21 | 日本電気株式会社 | 細線電界効果トランジスタ及びその製造方法 |
| US5143859A (en) * | 1989-01-18 | 1992-09-01 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing a static induction type switching device |
| US5169795A (en) * | 1989-02-28 | 1992-12-08 | Small Power Communication Systems Research Laboratories Co., Ltd. | Method of manufacturing step cut type insulated gate SIT having low-resistance electrode |
-
1992
- 1992-11-24 US US07/981,032 patent/US5260227A/en not_active Expired - Fee Related
-
1993
- 1993-06-14 DE DE69323476T patent/DE69323476T2/de not_active Expired - Fee Related
- 1993-06-14 EP EP93109474A patent/EP0600149B1/en not_active Expired - Lifetime
- 1993-06-15 KR KR1019930010841A patent/KR970004845B1/ko not_active IP Right Cessation
- 1993-06-15 JP JP5144031A patent/JPH077158A/ja active Pending
- 1993-07-12 TW TW082105540A patent/TW280009B/zh active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7439563B2 (en) | 2002-03-25 | 2008-10-21 | Kabushiki Kaisha Toshiba | High-breakdown-voltage semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970004845B1 (ko) | 1997-04-04 |
| KR950002064A (ko) | 1995-01-04 |
| DE69323476D1 (de) | 1999-03-25 |
| EP0600149A2 (en) | 1994-06-08 |
| EP0600149B1 (en) | 1999-02-10 |
| EP0600149A3 (en) | 1995-11-29 |
| DE69323476T2 (de) | 1999-09-02 |
| US5260227A (en) | 1993-11-09 |
| TW280009B (ja) | 1996-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3025277B2 (ja) | 電力半導体装置およびその製造方法 | |
| US4992390A (en) | Trench gate structure with thick bottom oxide | |
| US5045903A (en) | Topographic pattern delineated power MOSFET with profile tailored recessed source | |
| US5631484A (en) | Method of manufacturing a semiconductor device and termination structure | |
| US4837180A (en) | Ladder gate LDDFET | |
| US4486943A (en) | Zero drain overlap and self aligned contact method for MOS devices | |
| JPH06350090A (ja) | 半導体装置の製造方法 | |
| JPH06112497A (ja) | Ｄｍｏｓ電界効果トランジスタの製造方法 | |
| JPS6347337B2 (ja) | ||
| JPH08204194A (ja) | 比較的少ない数のマスキング工程で製造され、末端領域に厚い酸化層を有するトレンチ型ｄｍｏｓトランジスタとその製造方法 | |
| JPS6324616A (ja) | 半導体素子の製造方法およびこの方法による半導体素子 | |
| JP2000332246A (ja) | 自己整列トレンチを有するｍｏｓゲートデバイスを形成するプロセス | |
| US20010034109A1 (en) | Trench seimconductor devices reduced trench pitch | |
| US5304501A (en) | BiCMOS process with low base recombination current bipolar transistors | |
| JPH077158A (ja) | 静電誘導トランジスタの製造方法 | |
| US5073506A (en) | Method for making a self-aligned lateral bipolar SOI transistor | |
| US5686330A (en) | Method of making a self-aligned static induction transistor | |
| US5972777A (en) | Method of forming isolation by nitrogen implant to reduce bird's beak | |
| EP0225426B1 (en) | A method of fabricating a mos transistor on a substrate | |
| US5851901A (en) | Method of manufacturing an isolation region of a semiconductor device with advanced planarization | |
| JPH06310718A (ja) | Ｍｏｓｆｅｔ素子の製造方法 | |
| US6221745B1 (en) | High selectivity mask oxide etching to suppress silicon pits | |
| JPS5923476B2 (ja) | 半導体装置の製造方法 | |
| US6239478B1 (en) | Semiconductor structure for a MOS transistor | |
| JPS63305566A (ja) | 半導体装置およびその製造方法 |