JPH0766561A - 多層回路基板アセンブリの作製方法 - Google Patents
多層回路基板アセンブリの作製方法Info
- Publication number
- JPH0766561A JPH0766561A JP6166582A JP16658294A JPH0766561A JP H0766561 A JPH0766561 A JP H0766561A JP 6166582 A JP6166582 A JP 6166582A JP 16658294 A JP16658294 A JP 16658294A JP H0766561 A JPH0766561 A JP H0766561A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductive
- subassembly
- subassemblies
- holes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4632—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
- H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0104—Properties and characteristics in general
- H05K2201/0129—Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/015—Fluoropolymer, e.g. polytetrafluoroethylene [PTFE]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/096—Vertically aligned vias, holes or stacked vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/328—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by welding
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】 多層回路基板を作製する方法を提供する。
【構成】 各サブアセンブリ２０，３０は、その内部に
延在するスルーホール５０を含んでいる。そのスルーホ
ールは接合に先だって、他の対応するスルーホールと位
置合わせする。サブアセンブリは予め決められた圧力で
圧縮し、ある確立した時間、第１の温度に加熱する。そ
の結果、２つのスルーホールの間に接合が形成される。
この接合から形成された、結果としての合金は、サブア
センブリ誘電体より充分に高い融点を有している。上記
時間のあと、圧縮したサブアセンブリを、ある確立した
時間、さらに高い温 １例えば、３８０℃）に加熱し、
誘電体を流動化させる。その後、サブアセンブリは冷却
し、圧力は排除する。
延在するスルーホール５０を含んでいる。そのスルーホ
ールは接合に先だって、他の対応するスルーホールと位
置合わせする。サブアセンブリは予め決められた圧力で
圧縮し、ある確立した時間、第１の温度に加熱する。そ
の結果、２つのスルーホールの間に接合が形成される。
この接合から形成された、結果としての合金は、サブア
センブリ誘電体より充分に高い融点を有している。上記
時間のあと、圧縮したサブアセンブリを、ある確立した
時間、さらに高い温 １例えば、３８０℃）に加熱し、
誘電体を流動化させる。その後、サブアセンブリは冷却
し、圧力は排除する。
Description
【０００１】
【産業上の利用分野】本発明は、印刷回路基板に関し、
特に多層印刷回路基板に関するものである。
特に多層印刷回路基板に関するものである。
【０００２】本出願の出願人は、この出願に関連する発
明を１９９０年６月１１日に米国に出願しており、この
米国出願第０７／５３６，１４５号明細書（“高性能積
層体におけるＡｕ−Ｓｎ遷移液体接合”）には、複数の
回路化した誘電体層を同時に積層し、高性能の多層回路
基板を形成する方法が示されている。初期共晶層を形成
するために２つの金属が選ばれている。共晶層は凝固し
たとき、合金接合を形成し、それは、共晶接合を起こす
温度より高い第２の温度においてのみ再溶融する。一度
凝固すると、この合金は、後に行なう積層の過程全体を
通じて固体の状態を維持するよう設計されている。
明を１９９０年６月１１日に米国に出願しており、この
米国出願第０７／５３６，１４５号明細書（“高性能積
層体におけるＡｕ−Ｓｎ遷移液体接合”）には、複数の
回路化した誘電体層を同時に積層し、高性能の多層回路
基板を形成する方法が示されている。初期共晶層を形成
するために２つの金属が選ばれている。共晶層は凝固し
たとき、合金接合を形成し、それは、共晶接合を起こす
温度より高い第２の温度においてのみ再溶融する。一度
凝固すると、この合金は、後に行なう積層の過程全体を
通じて固体の状態を維持するよう設計されている。
【０００３】
【従来の技術】多層印刷回路基板（高密度の多層印刷回
路基板と呼ばれるものも含む）は典型的には、誘電体材
料の層によって分離された、数枚の導電層によって構成
されている。導電層のあるものは、例えば電源およびグ
ランド面として用いられ、他の導電層は信号の電気的な
接続（例えば、集積回路チップ間の接続）のためにパタ
ーン化されている。このような回路基板では、層間の相
互接続も行なわれ、それはメッキ・スルーホール（ＰＴ
Ｈ）と呼ばれるものを用いて行なわれる。このスルーホ
ールは通常、導電材料（例えば銅）のメッキを含んでい
る。隣接する導電層間の電気的接続が望まれる場合、そ
の接続は従来、しばしばバイアと呼ばれるものによって
行うのが一般的であった。これらの穴タイプの接続（典
型的には、基板の全厚みに渡っては延在していない）で
もまた、内部の導電層（例えば、銅）による被覆（例え
ば、メッキ）が行なわれる。このようなバイアおよびス
ルーホールは典型的にはドリルによって作製される。
路基板と呼ばれるものも含む）は典型的には、誘電体材
料の層によって分離された、数枚の導電層によって構成
されている。導電層のあるものは、例えば電源およびグ
ランド面として用いられ、他の導電層は信号の電気的な
接続（例えば、集積回路チップ間の接続）のためにパタ
ーン化されている。このような回路基板では、層間の相
互接続も行なわれ、それはメッキ・スルーホール（ＰＴ
Ｈ）と呼ばれるものを用いて行なわれる。このスルーホ
ールは通常、導電材料（例えば銅）のメッキを含んでい
る。隣接する導電層間の電気的接続が望まれる場合、そ
の接続は従来、しばしばバイアと呼ばれるものによって
行うのが一般的であった。これらの穴タイプの接続（典
型的には、基板の全厚みに渡っては延在していない）で
もまた、内部の導電層（例えば、銅）による被覆（例え
ば、メッキ）が行なわれる。このようなバイアおよびス
ルーホールは典型的にはドリルによって作製される。
【０００４】ここで用いるスルーホールという用語は、
最終的な多層基板において、選択した導電層のみの相互
接続に用いる上記ＰＴＨおよびバイアをも意味する（従
って、内部にのみ配置されている場合もありえる）。
最終的な多層基板において、選択した導電層のみの相互
接続に用いる上記ＰＴＨおよびバイアをも意味する（従
って、内部にのみ配置されている場合もありえる）。
【０００５】さまざまなタイプの多層印刷回路基板（Ｐ
ＣＢ）作製の例が、米国特許第４，０３０，１９０号、
第４，５５４，４０５号、第４，８５４，０３８号、第
４，８６４，７７２号、第４，８６８，３５０号、第
５，１９１，１７４号の各明細書に記述されている。他
の例としては、多層基板作製のための種々のステップを
記述したものも含め、米国特許第４，８０３，４５０
号、第５，０４６，２３８号明細書、およびドイツ特許
第ＤＥ３３１６０１７号明細書がある。
ＣＢ）作製の例が、米国特許第４，０３０，１９０号、
第４，５５４，４０５号、第４，８５４，０３８号、第
４，８６４，７７２号、第４，８６８，３５０号、第
５，１９１，１７４号の各明細書に記述されている。他
の例としては、多層基板作製のための種々のステップを
記述したものも含め、米国特許第４，８０３，４５０
号、第５，０４６，２３８号明細書、およびドイツ特許
第ＤＥ３３１６０１７号明細書がある。
【０００６】上記特許および他の特許に記述されている
ように、また従来よりよく知られているように、このよ
うな多層印刷回路基板の作製では、信号および／または
電源および／またはグランド面に、銅あるいは同種の導
電性の高い材料を用いる。従って、ここで用いる印刷回
路基板という用語は、少なくとも一枚の誘電体層と、そ
の内部および／または上に配置した少なくとも一枚の導
電層を含む構造体を意味する。このような基板に用いる
良く知られた誘電体材料の一例はグラスファイバ強化エ
ポキシ樹脂（ａｋａ ＦＲ４）である。他の例として
は、ポリイミドおよびポリテトラフルオロエチレン（Ｐ
ＴＦＥ）を挙げることができる。比較的低誘電率の材料
が望まれる場合、後者がより新しいタイプのものであ
る。以下の説明から分るように、本発明は特に、誘電材
料としてＰＴＦＥなどを用い、種々のスルーホールおよ
びそれらと共に用いる導電層に、導電（金属）材料とし
て銅を用いる多層ＰＣＢに適用できるものである。
ように、また従来よりよく知られているように、このよ
うな多層印刷回路基板の作製では、信号および／または
電源および／またはグランド面に、銅あるいは同種の導
電性の高い材料を用いる。従って、ここで用いる印刷回
路基板という用語は、少なくとも一枚の誘電体層と、そ
の内部および／または上に配置した少なくとも一枚の導
電層を含む構造体を意味する。このような基板に用いる
良く知られた誘電体材料の一例はグラスファイバ強化エ
ポキシ樹脂（ａｋａ ＦＲ４）である。他の例として
は、ポリイミドおよびポリテトラフルオロエチレン（Ｐ
ＴＦＥ）を挙げることができる。比較的低誘電率の材料
が望まれる場合、後者がより新しいタイプのものであ
る。以下の説明から分るように、本発明は特に、誘電材
料としてＰＴＦＥなどを用い、種々のスルーホールおよ
びそれらと共に用いる導電層に、導電（金属）材料とし
て銅を用いる多層ＰＣＢに適用できるものである。
【０００７】
【発明が解決しようとする課題】ここに記述するよう
に、本発明は、電気配線および少なくとも１つのスルー
ホールをそれぞれ含む、個々の層サブアセンブリから成
る多層回路基板の作製方法から成る。ここに記述する結
果としての多層構造体は次のような特徴を有する。すな
わち、少なくとも２つの上記サブアセンブリを備え、そ
れらは、それぞれの各スルーホールが位置合わせされ、
係合し、スルーホール接続部における金属接合の形成に
よって接続するように接合されている。このような接合
は、接続位置における熱および圧力のユニークな設定、
および選択した金属（例えば、金および錫）の正確な量
の設定によって達成される。重要なことであるが、これ
らのスルーホールはあらかじめ形状が確立され、側壁が
（厚みを）正確に定義されており、それによって、本発
明のユニークな点として、指定した温度で加圧する際、
側壁の少なくとも部分圧縮（潰し）が可能となる。この
ような圧縮（対をなすスルーホールの組合わせによって
可能）により、それらの効果的な係合が可能となり、Ｐ
ＣＢ構造体の全体に渡って十分な電気的接続が行なわれ
る。
に、本発明は、電気配線および少なくとも１つのスルー
ホールをそれぞれ含む、個々の層サブアセンブリから成
る多層回路基板の作製方法から成る。ここに記述する結
果としての多層構造体は次のような特徴を有する。すな
わち、少なくとも２つの上記サブアセンブリを備え、そ
れらは、それぞれの各スルーホールが位置合わせされ、
係合し、スルーホール接続部における金属接合の形成に
よって接続するように接合されている。このような接合
は、接続位置における熱および圧力のユニークな設定、
および選択した金属（例えば、金および錫）の正確な量
の設定によって達成される。重要なことであるが、これ
らのスルーホールはあらかじめ形状が確立され、側壁が
（厚みを）正確に定義されており、それによって、本発
明のユニークな点として、指定した温度で加圧する際、
側壁の少なくとも部分圧縮（潰し）が可能となる。この
ような圧縮（対をなすスルーホールの組合わせによって
可能）により、それらの効果的な係合が可能となり、Ｐ
ＣＢ構造体の全体に渡って十分な電気的接続が行なわれ
る。
【０００８】さらに、ここに示す方法によって、上記金
属接合が形成され、ユニークなことであるが、同時にス
ルーホール接続部において、最初に形成された共晶合金
より大幅に高い融点を有する合金が得られる。最も重要
なことであるが、この新たな融点はまた、このように接
合された各層サブアセンブリの誘電体材料（例えば、Ｐ
ＴＦＥ）の対応する融点より高い。このユニークな結果
により、初期接合されたサブアセンブリを、後に、誘電
体材料の融点より高い温度に加熱することが可能とな
り、誘電体材料を流動化させることができる。このよう
に誘電体材料を流動化させたときでも、形成された合金
は固体の状態に留まるので、加熱した誘電体材料の移動
が防止される。さもなくば誘電体材料がスルーホール接
続部に移動し、その位置に形成される電気的接続に悪影
響を与えることになる。
属接合が形成され、ユニークなことであるが、同時にス
ルーホール接続部において、最初に形成された共晶合金
より大幅に高い融点を有する合金が得られる。最も重要
なことであるが、この新たな融点はまた、このように接
合された各層サブアセンブリの誘電体材料（例えば、Ｐ
ＴＦＥ）の対応する融点より高い。このユニークな結果
により、初期接合されたサブアセンブリを、後に、誘電
体材料の融点より高い温度に加熱することが可能とな
り、誘電体材料を流動化させることができる。このよう
に誘電体材料を流動化させたときでも、形成された合金
は固体の状態に留まるので、加熱した誘電体材料の移動
が防止される。さもなくば誘電体材料がスルーホール接
続部に移動し、その位置に形成される電気的接続に悪影
響を与えることになる。
【０００９】従って本発明は、米国特許出願第０７／５
３６，１４５号明細書に記述されているプロセス、なら
びに米国特許第４，８０３，４５０号、第５，０４６，
２３８号明細書およびドイツ国特許第ＤＥ３３１６０１
７号明細書に記述されているプロセスを改良するもので
あり、従来技術を大きく進展させるものと考えられる。
３６，１４５号明細書に記述されているプロセス、なら
びに米国特許第４，８０３，４５０号、第５，０４６，
２３８号明細書およびドイツ国特許第ＤＥ３３１６０１
７号明細書に記述されているプロセスを改良するもので
あり、従来技術を大きく進展させるものと考えられる。
【００１０】
【課題を解決するための手段】従って本発明の主要な目
的は多層回路基板の技術を向上させることである。
的は多層回路基板の技術を向上させることである。
【００１１】本発明の具体的な目的は、最終的な基板構
造体の一部および／または全体を形成するために接合す
る、隣接する層サブアセンブリにおいて、位置合わせし
たスルーホール間の効果的な係合を保証する、多層回路
基板の作製方法を提供することにある。
造体の一部および／または全体を形成するために接合す
る、隣接する層サブアセンブリにおいて、位置合わせし
たスルーホール間の効果的な係合を保証する、多層回路
基板の作製方法を提供することにある。
【００１２】本発明の他の目的は、選択した温度での加
圧において、誘電体材料を効果的に流動化（溶融）さ
せ、かつその際、誘電体材料が、最終的な印刷回路基板
において電流の重要な通路となるスルーホール接続部に
悪影響を与えることを効果的に防止することを保証する
方法を提供することにある。
圧において、誘電体材料を効果的に流動化（溶融）さ
せ、かつその際、誘電体材料が、最終的な印刷回路基板
において電流の重要な通路となるスルーホール接続部に
悪影響を与えることを効果的に防止することを保証する
方法を提供することにある。
【００１３】本発明の方法は、少なくとも２つの層サブ
アセンブリを含む多層回路基板組み立てを作製する方法
であり、上記層サブアセンブリのそれぞれは、少なくと
も１つの誘電体層と、少なくとも１つの導電層の形態の
少なくとも１つの導電配線と、少なくとも１つの導電ス
ルーホールとを含んでいる。この方法は、第１の層サブ
アセンブリの少なくとも第１の導電スルーホールを、第
２の層サブアセンブリの第２の導電スルーホールに位置
合わせして係合させるように、層サブアセンブリを互い
に位置合わせするステップを含み、第１および第２の導
電スルーホールはその上に第１の金属の層を有し、前記
第２の導電スルーホールはその上にさらに第２の金属の
層を有している。これらの層サブアセンブリに、第１お
よび第２の導電スルーホールを少なくとも部分的に圧縮
するのに充分な圧力を加え、その後、層サブアセンブリ
を、予め決められた時間、導電スルーホールの第１およ
び第２の金属の間に金属接合を形成するのに充分な予め
確立した温度に加熱する。次に、層サブアセンブリを冷
却する。
アセンブリを含む多層回路基板組み立てを作製する方法
であり、上記層サブアセンブリのそれぞれは、少なくと
も１つの誘電体層と、少なくとも１つの導電層の形態の
少なくとも１つの導電配線と、少なくとも１つの導電ス
ルーホールとを含んでいる。この方法は、第１の層サブ
アセンブリの少なくとも第１の導電スルーホールを、第
２の層サブアセンブリの第２の導電スルーホールに位置
合わせして係合させるように、層サブアセンブリを互い
に位置合わせするステップを含み、第１および第２の導
電スルーホールはその上に第１の金属の層を有し、前記
第２の導電スルーホールはその上にさらに第２の金属の
層を有している。これらの層サブアセンブリに、第１お
よび第２の導電スルーホールを少なくとも部分的に圧縮
するのに充分な圧力を加え、その後、層サブアセンブリ
を、予め決められた時間、導電スルーホールの第１およ
び第２の金属の間に金属接合を形成するのに充分な予め
確立した温度に加熱する。次に、層サブアセンブリを冷
却する。
【００１４】
【実施例】次に本発明の実施例について図面を参照して
詳しく説明する。以下の開示および図面に、ここに示す
ユニークな特性を備えた、多層回路基板を作製するため
のプロセスを示す。以下の開示および図面から分るよう
に、この最終的なアセンブリは、所定の仕方で共に接続
した、複数の層サブアセンブリを含んでおり、それらは
所定の動作上の特性を備えている（配線密度、抵抗）。
詳しく説明する。以下の開示および図面に、ここに示す
ユニークな特性を備えた、多層回路基板を作製するため
のプロセスを示す。以下の開示および図面から分るよう
に、この最終的なアセンブリは、所定の仕方で共に接続
した、複数の層サブアセンブリを含んでおり、それらは
所定の動作上の特性を備えている（配線密度、抵抗）。
【００１５】図１〜図４に、本発明の一実施例の多層回
路基板アセンブリを作製するための種々のステップを示
す。これらの図は、層サブアセンブリ２０の一例を示し
ており、このサブアセンブリは、他の層サブアセンブリ
３０と結合して、本発明の多層回路基板を形成すること
ができる。なお、これらの図面に示した形状は、これら
のサブアセンブリの一例を表すにすぎず、本発明はこの
例に限定されるものではない。本発明の最も簡単な形態
では、ここで用いる各層サブアセンブリは、少なくとも
１つの誘電体層４０と、付加された、あるいは内部に収
容された単一の導電層３５を含んでいる。ここで用いる
導電層という用語の意味には、単一の導電材料（望まし
い材料は銅）の層であり、信号、電源、あるいはグラン
ドの層、あるいはそれらの組み合せとして機能できる層
が含まれる。ここで用いる圧縮という用語は、典型的に
は積層などのプロセスに関連した加圧の結果、本発明の
スルーホールの高さが低減した状態を意味するものとす
る。ただし、ある程度の変形も生じよう。
路基板アセンブリを作製するための種々のステップを示
す。これらの図は、層サブアセンブリ２０の一例を示し
ており、このサブアセンブリは、他の層サブアセンブリ
３０と結合して、本発明の多層回路基板を形成すること
ができる。なお、これらの図面に示した形状は、これら
のサブアセンブリの一例を表すにすぎず、本発明はこの
例に限定されるものではない。本発明の最も簡単な形態
では、ここで用いる各層サブアセンブリは、少なくとも
１つの誘電体層４０と、付加された、あるいは内部に収
容された単一の導電層３５を含んでいる。ここで用いる
導電層という用語の意味には、単一の導電材料（望まし
い材料は銅）の層であり、信号、電源、あるいはグラン
ドの層、あるいはそれらの組み合せとして機能できる層
が含まれる。ここで用いる圧縮という用語は、典型的に
は積層などのプロセスに関連した加圧の結果、本発明の
スルーホールの高さが低減した状態を意味するものとす
る。ただし、ある程度の変形も生じよう。
【００１６】また、各層サブアセンブリには、最終的な
回路基板アセンブリに対する動作上の要求にもとづい
て、さらに導電層を含ませることができる。一例を挙げ
ると、所定のパターンで戦略的に配置した、全部で約１
０のこのような導電層を用いることができる。図では、
層サブアセンブリ２０に対して、２つのこのような導電
層３５を示した。
回路基板アセンブリに対する動作上の要求にもとづい
て、さらに導電層を含ませることができる。一例を挙げ
ると、所定のパターンで戦略的に配置した、全部で約１
０のこのような導電層を用いることができる。図では、
層サブアセンブリ２０に対して、２つのこのような導電
層３５を示した。
【００１７】本発明はまた、３以上の層サブアセンブリ
を有する多層回路基板アセンブリの作製をも含んでい
る。例えば、本発明のユニークな教示に従って、２０の
個々の層サブアセンブリを含む多層アセンブリを作製す
ることができる。重要なことであるが、ここに示す方法
は、容易にこのような多層の複合構造体の作製に用いる
ことができる。
を有する多層回路基板アセンブリの作製をも含んでい
る。例えば、本発明のユニークな教示に従って、２０の
個々の層サブアセンブリを含む多層アセンブリを作製す
ることができる。重要なことであるが、ここに示す方法
は、容易にこのような多層の複合構造体の作製に用いる
ことができる。
【００１８】上述したように、具体的には、ＰＴＦＥな
どの誘電体材料および実質的に銅からなる導電層に対し
て本発明を適用する。さらに、具体的に主要導電材料と
して実質的に銅から成るスルーホール（以下に、より詳
しく示す）に本発明を適用する。この銅はその上に、さ
らに貴金属（例えば、金）の層（例えば、メッキ）を含
んでいる。以下にさらに述べるように、これらの導電ス
ルーホールの少なくとも１つは、他の金属（望ましくは
錫）の第２の層を含んでいる。本発明はこれらの具体的
な材料に限定されるものではなく、他の材料を用いても
充分に成功をおさめることができる。
どの誘電体材料および実質的に銅からなる導電層に対し
て本発明を適用する。さらに、具体的に主要導電材料と
して実質的に銅から成るスルーホール（以下に、より詳
しく示す）に本発明を適用する。この銅はその上に、さ
らに貴金属（例えば、金）の層（例えば、メッキ）を含
んでいる。以下にさらに述べるように、これらの導電ス
ルーホールの少なくとも１つは、他の金属（望ましくは
錫）の第２の層を含んでいる。本発明はこれらの具体的
な材料に限定されるものではなく、他の材料を用いても
充分に成功をおさめることができる。
【００１９】ここに示すように、本発明の方法は、少な
くとも２つの層サブアセンブリを積層し、相互接続する
単一のプロセスから成り、それによって最終的な多層構
造体が生成される。各サブアセンブリは、他のサブアセ
ンブリとそれぞれ最終的に積層して接続する前に、個々
に試験および／または修理を行なうことができる。ま
た、このような積層し、接続したサブアセンブリの各対
に対して、それらを他の層要素に組み込んで最終的な構
造体を形成する前に、個々に試験および／または修理を
行なうことも本発明の範囲に含まれる。このように試験
および／または修理を行なえることによって、最終製品
の歩留りを高めることが可能となり、同時にプロセスの
時間を短縮し、そしてコストを低減させることができ
る。本発明はまた、アスペクト比（直径に対する高さ）
の極めて大きいスルーホールを備えた多層アセンブリの
作製も可能とするものである。従って、当該分野におい
て、本発明は重要な進歩をもたらすものである。
くとも２つの層サブアセンブリを積層し、相互接続する
単一のプロセスから成り、それによって最終的な多層構
造体が生成される。各サブアセンブリは、他のサブアセ
ンブリとそれぞれ最終的に積層して接続する前に、個々
に試験および／または修理を行なうことができる。ま
た、このような積層し、接続したサブアセンブリの各対
に対して、それらを他の層要素に組み込んで最終的な構
造体を形成する前に、個々に試験および／または修理を
行なうことも本発明の範囲に含まれる。このように試験
および／または修理を行なえることによって、最終製品
の歩留りを高めることが可能となり、同時にプロセスの
時間を短縮し、そしてコストを低減させることができ
る。本発明はまた、アスペクト比（直径に対する高さ）
の極めて大きいスルーホールを備えた多層アセンブリの
作製も可能とするものである。従って、当該分野におい
て、本発明は重要な進歩をもたらすものである。
【００２０】以下に示すように、本発明では、遷移液体
接合（ＴＬＢ）と呼ばれるものを用いる。これは、上述
した米国特許第０７／５３６，１４５号明細書に示され
ているように、種々の導電性表面金属の堆積を含む拡散
接合プロセスであり、堆積した金属は共に共晶溶融を形
成することができる。接合すべき表面は、銅などの高導
電性の金属から成るものでなければならず、そして上記
金属によって被覆されている必要がある。そしてこれら
の表面を互いに物理的に接触させ、共晶温度以上に加熱
する。その結果、内部拡散が生じ、溶融が形成される。
さらなる拡散を通じた、この液体領域の凝固によって、
金属表面が接合する。重要なことであるが、ＴＬＢプロ
セスでは、フラックスを用いる必要がなく、最小限の半
田を用いればよい。隣接する接合表面間のブリッジは、
従来の半田プロセスにくらべ低減する。最も重要なこと
であるが、ここに示す教示より分るように、本発明は米
国特許第０７／５３６，１４５号明細書に示されたＴＬ
Ｂプロセスの特徴を利用しつつ、前記出願特許の方法を
大きく改良するものであり、従って当該分野において進
歩をもたらすものである。
接合（ＴＬＢ）と呼ばれるものを用いる。これは、上述
した米国特許第０７／５３６，１４５号明細書に示され
ているように、種々の導電性表面金属の堆積を含む拡散
接合プロセスであり、堆積した金属は共に共晶溶融を形
成することができる。接合すべき表面は、銅などの高導
電性の金属から成るものでなければならず、そして上記
金属によって被覆されている必要がある。そしてこれら
の表面を互いに物理的に接触させ、共晶温度以上に加熱
する。その結果、内部拡散が生じ、溶融が形成される。
さらなる拡散を通じた、この液体領域の凝固によって、
金属表面が接合する。重要なことであるが、ＴＬＢプロ
セスでは、フラックスを用いる必要がなく、最小限の半
田を用いればよい。隣接する接合表面間のブリッジは、
従来の半田プロセスにくらべ低減する。最も重要なこと
であるが、ここに示す教示より分るように、本発明は米
国特許第０７／５３６，１４５号明細書に示されたＴＬ
Ｂプロセスの特徴を利用しつつ、前記出願特許の方法を
大きく改良するものであり、従って当該分野において進
歩をもたらすものである。
【００２１】図１に、各層サブアセンブリ２０，３０を
示す。これらは少なくとも１つのスルーホール５０をそ
の一部として含んでいる。図のように、各スルーホール
はＰＴＦＥ誘電体４０の全厚みに渡って延在しており、
そして対向する外部ランド・セグメント５３をその一部
として含んでいる。誘電体４０はまた、充填剤（例え
ば、粒子状の二酸化シリコン）を含むことが望ましい。
（サブアセンブリ３０の下側ランド・セグメントは図に
は示していないが、実際には存在する。）これらの外方
向に延在するランド・セグメント５３は、スルーホール
の中心部の中空円筒部５５から突出し、最初は（図
１）、誘電体の対向する外面上にある。各スルーホール
は銅または同様の既知の導電金属によって構成すること
が望ましい。重要なことであるが、各スルーホールは中
空構造である。
示す。これらは少なくとも１つのスルーホール５０をそ
の一部として含んでいる。図のように、各スルーホール
はＰＴＦＥ誘電体４０の全厚みに渡って延在しており、
そして対向する外部ランド・セグメント５３をその一部
として含んでいる。誘電体４０はまた、充填剤（例え
ば、粒子状の二酸化シリコン）を含むことが望ましい。
（サブアセンブリ３０の下側ランド・セグメントは図に
は示していないが、実際には存在する。）これらの外方
向に延在するランド・セグメント５３は、スルーホール
の中心部の中空円筒部５５から突出し、最初は（図
１）、誘電体の対向する外面上にある。各スルーホール
は銅または同様の既知の導電金属によって構成すること
が望ましい。重要なことであるが、各スルーホールは中
空構造である。
【００２２】各層サブアセンブリにはスルーホールを１
つだけ示したが、本発明はこの数に限定されるものでは
なく、数個のこのようなスルーホールがあってもよい。
例えば、１つの望ましい実施例では、各サブアセンブリ
に合計約１０，０００個のスルーホールを設け、他のサ
ブアセンブリの同様の数のこのようなスルーホールとそ
れぞれ位置合わせし、係合させることができる。
つだけ示したが、本発明はこの数に限定されるものでは
なく、数個のこのようなスルーホールがあってもよい。
例えば、１つの望ましい実施例では、各サブアセンブリ
に合計約１０，０００個のスルーホールを設け、他のサ
ブアセンブリの同様の数のこのようなスルーホールとそ
れぞれ位置合わせし、係合させることができる。
【００２３】１つの望ましい実施例では、各スルーホー
ルの銅材料の厚みは約０．００７６２ｍｍ（約０．３ミ
ル）程度とする。この厚みは図１では“Ｔ”によって示
す。本発明は上記厚さに限定されるものではなく、他の
厚さであってもよい。サブアセンブリの誘電体全体の厚
さが約０．２２８６ｍｍ（約９ミル）であり、スルーホ
ールの中心の中空円筒部の外径が約０．０７６２ｍｍ〜
約０．２５４ｍｍ（約３ミル〜約１０ミル）であると
き、銅の全厚を約０．００５０８ｍｍ〜約０．０２５４
ｍｍ（約０．２ミル〜約１ミル）とすることにより、良
好な結果が得られる。これらの導電スルーホールは、こ
の多層回路基板を作製する初期の段階において少なくと
も部分的に圧縮する必要があるので、上記パラメータは
本発明において重要である。このような部分圧縮は重要
であり、これによって、上記要素の多数の各対が適切に
係合し（従って電気的に接続され）、そして各サブアセ
ンブリの各誘電体部分が平坦化される。最終的な多層構
造体における必要な導電経路（対向する表面から、図示
したような種々の内部導電層に至るものを含む）はこれ
らの係合部を通じたものとなるので、上記要素の各対の
積極的な接続は、最終製品を正しく機能させるために極
めて基本的なことである。
ルの銅材料の厚みは約０．００７６２ｍｍ（約０．３ミ
ル）程度とする。この厚みは図１では“Ｔ”によって示
す。本発明は上記厚さに限定されるものではなく、他の
厚さであってもよい。サブアセンブリの誘電体全体の厚
さが約０．２２８６ｍｍ（約９ミル）であり、スルーホ
ールの中心の中空円筒部の外径が約０．０７６２ｍｍ〜
約０．２５４ｍｍ（約３ミル〜約１０ミル）であると
き、銅の全厚を約０．００５０８ｍｍ〜約０．０２５４
ｍｍ（約０．２ミル〜約１ミル）とすることにより、良
好な結果が得られる。これらの導電スルーホールは、こ
の多層回路基板を作製する初期の段階において少なくと
も部分的に圧縮する必要があるので、上記パラメータは
本発明において重要である。このような部分圧縮は重要
であり、これによって、上記要素の多数の各対が適切に
係合し（従って電気的に接続され）、そして各サブアセ
ンブリの各誘電体部分が平坦化される。最終的な多層構
造体における必要な導電経路（対向する表面から、図示
したような種々の内部導電層に至るものを含む）はこれ
らの係合部を通じたものとなるので、上記要素の各対の
積極的な接続は、最終製品を正しく機能させるために極
めて基本的なことである。
【００２４】図１において、サブアセンブリ２０，３０
は、スルーホール５０の各ランド部５３が互いに正確に
一致するよう、位置合わせする。重要なことであるが、
図１の上側のスルーホールは第１の金属の層（６１）を
含み、その金属はもちろん、ランド５３および円筒体部
分６３を形成する銅に付加したものである。１つの望ま
しい実施例では、各第１の金属６１（両スルーホールは
この金属を含む）は望ましくは金とし、その厚さは約
０．００３０４８ｍｍ〜約０．００８１２８ｍｍ（約
０．１２ミル〜約０．３２ミル）とする（例えば、メッ
キによる）。銅の厚さが０．００７６２ｍｍ（約０．３
０ミル）の場合、望ましい金の厚さは、金より若干薄い
０．００６０９６ｍｍ（約０．２４ミル）とする。サブ
アセンブリ３０の金層６１も同様の厚さとする。
は、スルーホール５０の各ランド部５３が互いに正確に
一致するよう、位置合わせする。重要なことであるが、
図１の上側のスルーホールは第１の金属の層（６１）を
含み、その金属はもちろん、ランド５３および円筒体部
分６３を形成する銅に付加したものである。１つの望ま
しい実施例では、各第１の金属６１（両スルーホールは
この金属を含む）は望ましくは金とし、その厚さは約
０．００３０４８ｍｍ〜約０．００８１２８ｍｍ（約
０．１２ミル〜約０．３２ミル）とする（例えば、メッ
キによる）。銅の厚さが０．００７６２ｍｍ（約０．３
０ミル）の場合、望ましい金の厚さは、金より若干薄い
０．００６０９６ｍｍ（約０．２４ミル）とする。サブ
アセンブリ３０の金層６１も同様の厚さとする。
【００２５】銅の上に設けた上記第１の層に加えて、下
側のサブアセンブリ３０のスルーホールはさらに、望ま
しくは錫の第２の金属を含んでいる。この層は図１にお
いて符号６５によって示す。米国特許出願第０７／５３
６，１４５号明細書に示されているように、この錫は最
終的に、ＴＬＢプロセスにおいて金と共に共晶合金を形
成する。これについて以下に詳しく説明する。
側のサブアセンブリ３０のスルーホールはさらに、望ま
しくは錫の第２の金属を含んでいる。この層は図１にお
いて符号６５によって示す。米国特許出願第０７／５３
６，１４５号明細書に示されているように、この錫は最
終的に、ＴＬＢプロセスにおいて金と共に共晶合金を形
成する。これについて以下に詳しく説明する。
【００２６】錫層６５の厚さは、銅が０．００７６２ｍ
ｍ（０．３０ミル）、金が０．００６０９６ｍｍ（０．
２４ミル）の場合、約０．００１０１６ｍｍ〜約０．０
０４０６４ｍｍ（約０．０４ミル〜約０．１６ミル）、
望ましくは０．００２５４ｍｍ（０．１０ミル）とする
ことができる。
ｍ（０．３０ミル）、金が０．００６０９６ｍｍ（０．
２４ミル）の場合、約０．００１０１６ｍｍ〜約０．０
０４０６４ｍｍ（約０．０４ミル〜約０．１６ミル）、
望ましくは０．００２５４ｍｍ（０．１０ミル）とする
ことができる。
【００２７】２つのサブアセンブリ２０，３０の位置合
わせは、従来の技術を用いて望ましく行なうことができ
る。従ってさらなる説明は不要であろう。
わせは、従来の技術を用いて望ましく行なうことができ
る。従ってさらなる説明は不要であろう。
【００２８】図２に、両層サブアセンブリを係合させ、
適当な圧力を加えた状態を示す。１つの望ましい実施例
では、このような係合は室温で行ない、圧力は約１４．
０６２ｋｇ／ｃｍ2 〜約２８．１２４ｋｇ／ｃｍ2 （約
２００ｐｓｉ〜約４００ｐｓｉ）とする。１つの望まし
い実施例では、この圧力は２１．０９３ｋｇ／ｃｍ
2（３００ｐｓｉ）とする。上記実施例の貫通メッキ導
電金属の寸法は、上述のような圧力のもとで、コントロ
ールしながら圧縮できるようなものとした。図に示した
ように、この圧縮性によって、各スルーホールのランド
部５３の対向面において完全な接触が得られ、効果的な
接続が可能となる。言うまでもなく、このような接続
は、これらのサブアセンブリのすべてのスルーホールの
対において行なわれる。
適当な圧力を加えた状態を示す。１つの望ましい実施例
では、このような係合は室温で行ない、圧力は約１４．
０６２ｋｇ／ｃｍ2 〜約２８．１２４ｋｇ／ｃｍ2 （約
２００ｐｓｉ〜約４００ｐｓｉ）とする。１つの望まし
い実施例では、この圧力は２１．０９３ｋｇ／ｃｍ
2（３００ｐｓｉ）とする。上記実施例の貫通メッキ導
電金属の寸法は、上述のような圧力のもとで、コントロ
ールしながら圧縮できるようなものとした。図に示した
ように、この圧縮性によって、各スルーホールのランド
部５３の対向面において完全な接触が得られ、効果的な
接続が可能となる。言うまでもなく、このような接続
は、これらのサブアセンブリのすべてのスルーホールの
対において行なわれる。
【００２９】最も重要なことであるが、各スルーホール
は少なくとも部分的に圧縮され、その全体の高さ（図２
のＨ）は圧縮前に比べ若干小さくなる。１つの実施例で
は、スルーホールの材料および厚さを上述のようにした
場合、高さの減少は約１０％から約２０％の範囲となっ
た。このような部分圧縮を図２〜図４に示す。さらに重
要なことであるが、スルーホールの銅材料に接続された
各導電層３５においても若干の変形が生じる。この変形
は、図２〜図４では、各スルーホールに接続された２つ
の導電層の曲りとして示した。このような変形にも関わ
らず、これらの導電層には（各スルーホールとの接続位
置でも）悪影響は一切生じない。
は少なくとも部分的に圧縮され、その全体の高さ（図２
のＨ）は圧縮前に比べ若干小さくなる。１つの実施例で
は、スルーホールの材料および厚さを上述のようにした
場合、高さの減少は約１０％から約２０％の範囲となっ
た。このような部分圧縮を図２〜図４に示す。さらに重
要なことであるが、スルーホールの銅材料に接続された
各導電層３５においても若干の変形が生じる。この変形
は、図２〜図４では、各スルーホールに接続された２つ
の導電層の曲りとして示した。このような変形にも関わ
らず、これらの導電層には（各スルーホールとの接続位
置でも）悪影響は一切生じない。
【００３０】また、同じく図２から分るように、誘電体
の各隣接表面において、各スルーホールのランド・セグ
メントの部分的な埋め込みが生じた。（なお、このよう
な埋め込みが、サブアセンブリ２０の上面で生じている
が、それは、圧縮プロセスにおいて、この上面にプレー
トあるいは同種の部材を係合させたからである。）図２
を図５のグラフと比較対照して説明すると、図２の圧縮
ステップは、“Ａ”によって示す位置で始まっている。
図２からさらに分るように、この最初の段階では、上記
スルーホールの一部を形成する種々の金属の拡散は生じ
ていない。
の各隣接表面において、各スルーホールのランド・セグ
メントの部分的な埋め込みが生じた。（なお、このよう
な埋め込みが、サブアセンブリ２０の上面で生じている
が、それは、圧縮プロセスにおいて、この上面にプレー
トあるいは同種の部材を係合させたからである。）図２
を図５のグラフと比較対照して説明すると、図２の圧縮
ステップは、“Ａ”によって示す位置で始まっている。
図２からさらに分るように、この最初の段階では、上記
スルーホールの一部を形成する種々の金属の拡散は生じ
ていない。
【００３１】図３に示す次のステップでは、圧縮したサ
ブアセンブリを、金および錫の層の共晶（第１の合金）
融点をかなり越える温度にまで加熱する。これは上記２
１．０９３ｋｇ／ｃｍ2 （３００ｐｓｉ）の圧力で行な
うが、ＰＴＦＥ誘電体材料４０の融点以下とする。その
結果、金および錫の層は少なくとも部分的に溶融し（図
のように）、これらの金属の第１の合金と呼ぶことので
きるものが形成される。１つの望ましい実施例では、こ
れらのサブアセンブリは、約２８０℃から約３２０℃
に、約２０分から約８０分間加熱した。上述のように、
これはＰＴＦＥ誘電体の融点（測定では約３３０℃）よ
り低い。この加熱時間の望ましい値は、例えば６０分で
ある。この段階で、上記金−錫合金に対して下部の銅の
部分拡散が起こり得る。図３では、第１の合金は新しい
クロス・ハッチングで示し、符号７１を付した。図３を
図５に対して比較対照した場合、図３のステップは、図
５のＢで示した部分となる。図５に示すように、この構
造体はこの段階で、第１の合金の融点を越えているが、
誘電体の上記融点は下回っている。図５では、これらの
加熱し、圧縮したサブアセンブリを、約２０分間（加熱
を開始してからの総時間数は約７０分）、上記温度およ
び圧力に維持した状態を示している。この圧力で加熱す
ることにより、銅は金−錫合金内に継続して拡散し、３
つの金属による第２の合金と呼べるものが形成される。
重要なことであるが、この新しい合金の融点は、誘電体
および第１の合金の融点より充分に高い。図５に、この
第２の合金の融点を示した。上述した実施例では、上記
厚さの上記金属の場合、この新しい融点は約３９０℃と
測定できた。最も重要なことであるが、新しい合金は凝
固して、スルーホールの各対間の、永久的な金属接合を
形成する。図３からさらに分るように、各ランド部５３
のそれぞれは、各誘電体表面にほぼ完全に埋め込まれて
いる。
ブアセンブリを、金および錫の層の共晶（第１の合金）
融点をかなり越える温度にまで加熱する。これは上記２
１．０９３ｋｇ／ｃｍ2 （３００ｐｓｉ）の圧力で行な
うが、ＰＴＦＥ誘電体材料４０の融点以下とする。その
結果、金および錫の層は少なくとも部分的に溶融し（図
のように）、これらの金属の第１の合金と呼ぶことので
きるものが形成される。１つの望ましい実施例では、こ
れらのサブアセンブリは、約２８０℃から約３２０℃
に、約２０分から約８０分間加熱した。上述のように、
これはＰＴＦＥ誘電体の融点（測定では約３３０℃）よ
り低い。この加熱時間の望ましい値は、例えば６０分で
ある。この段階で、上記金−錫合金に対して下部の銅の
部分拡散が起こり得る。図３では、第１の合金は新しい
クロス・ハッチングで示し、符号７１を付した。図３を
図５に対して比較対照した場合、図３のステップは、図
５のＢで示した部分となる。図５に示すように、この構
造体はこの段階で、第１の合金の融点を越えているが、
誘電体の上記融点は下回っている。図５では、これらの
加熱し、圧縮したサブアセンブリを、約２０分間（加熱
を開始してからの総時間数は約７０分）、上記温度およ
び圧力に維持した状態を示している。この圧力で加熱す
ることにより、銅は金−錫合金内に継続して拡散し、３
つの金属による第２の合金と呼べるものが形成される。
重要なことであるが、この新しい合金の融点は、誘電体
および第１の合金の融点より充分に高い。図５に、この
第２の合金の融点を示した。上述した実施例では、上記
厚さの上記金属の場合、この新しい融点は約３９０℃と
測定できた。最も重要なことであるが、新しい合金は凝
固して、スルーホールの各対間の、永久的な金属接合を
形成する。図３からさらに分るように、各ランド部５３
のそれぞれは、各誘電体表面にほぼ完全に埋め込まれて
いる。
【００３２】上述したステップにおいて、中空のスルー
ホールを用いることにより、さらなる効果が得られる。
すなわち、余分な液状の金属が存在した場合、それは円
筒体の内側に流れ、外側には流れない（外側に流れた場
合、隣接する接合面に対してブリッジを形成する可能性
がある）。
ホールを用いることにより、さらなる効果が得られる。
すなわち、余分な液状の金属が存在した場合、それは円
筒体の内側に流れ、外側には流れない（外側に流れた場
合、隣接する接合面に対してブリッジを形成する可能性
がある）。
【００３３】本発明の次のステップでは、図４に示すよ
うに、圧縮したサブアセンブリを、さらに高い温度に加
熱し、誘電体を溶融させて、２つのアセンブリ間の接合
を完了させる。これは２１．０９３ｋｇ／ｃｍ2 （３０
０ｐｓｉ）の圧力で行なう。１つの望ましい実施例とし
て、サブアセンブリを、ＰＴＦＥ誘電体の概略融点約３
３０℃を越える約３３０℃から約３９０℃に加熱した。
ある例では、この温度は３８０℃とし、サブアセンブリ
をこの温度に約３０分間維持した。重要なことである
が、この温度は、金−錫−銅（第２の）合金の融点より
低く、従ってこの合金は固体に留まり、溶融した誘電体
の進入が防止される。このような進入が生じた場合に
は、各スルーホール間の電気的接続に悪影響を及ぼすこ
とになる。図４に、この第２の合金を符号７３を付した
クロス・ハッチングによって示す。図から分るように、
充分な固体接合が、各スルーホールの対向するランド表
面間で生じている。さらに、この新しい合金は、下側ス
ルーホールの内面に沿って、下方に延在していることが
分る。図の実施例では、上側スルーホールの内面におい
ては第２の金属（錫）を用いていないので、その内面に
沿っては上述のような合金の形成は見られない。２つの
サブアセンブリ間の以前の境界線は、図４では部分的に
除去され、この段階で完全に接合されたサブアセンブリ
の各誘電体間のほぼ均一な接合を示している。
うに、圧縮したサブアセンブリを、さらに高い温度に加
熱し、誘電体を溶融させて、２つのアセンブリ間の接合
を完了させる。これは２１．０９３ｋｇ／ｃｍ2 （３０
０ｐｓｉ）の圧力で行なう。１つの望ましい実施例とし
て、サブアセンブリを、ＰＴＦＥ誘電体の概略融点約３
３０℃を越える約３３０℃から約３９０℃に加熱した。
ある例では、この温度は３８０℃とし、サブアセンブリ
をこの温度に約３０分間維持した。重要なことである
が、この温度は、金−錫−銅（第２の）合金の融点より
低く、従ってこの合金は固体に留まり、溶融した誘電体
の進入が防止される。このような進入が生じた場合に
は、各スルーホール間の電気的接続に悪影響を及ぼすこ
とになる。図４に、この第２の合金を符号７３を付した
クロス・ハッチングによって示す。図から分るように、
充分な固体接合が、各スルーホールの対向するランド表
面間で生じている。さらに、この新しい合金は、下側ス
ルーホールの内面に沿って、下方に延在していることが
分る。図の実施例では、上側スルーホールの内面におい
ては第２の金属（錫）を用いていないので、その内面に
沿っては上述のような合金の形成は見られない。２つの
サブアセンブリ間の以前の境界線は、図４では部分的に
除去され、この段階で完全に接合されたサブアセンブリ
の各誘電体間のほぼ均一な接合を示している。
【００３４】図４のステップは、図５ではＣによって示
している。
している。
【００３５】圧縮したサブアセンブリのこの加熱の後、
接合サブアセンブリは、所定の速度で冷却する。この冷
却は、このプロセス全体を通じて２１．０９３ｋｇ／ｃ
ｍ2（３００ｐｓｉ）の圧力を維持した状態で行なう。
１つの望ましい実施例では、冷却は約２６０℃となるま
で約２℃／分の速度で行ない、これによって加速的な冷
却を行なうことができた。この冷却は既知の装置および
プロセスによって行なった。従ってさらなる説明は不要
であろう。
接合サブアセンブリは、所定の速度で冷却する。この冷
却は、このプロセス全体を通じて２１．０９３ｋｇ／ｃ
ｍ2（３００ｐｓｉ）の圧力を維持した状態で行なう。
１つの望ましい実施例では、冷却は約２６０℃となるま
で約２℃／分の速度で行ない、これによって加速的な冷
却を行なうことができた。この冷却は既知の装置および
プロセスによって行なった。従ってさらなる説明は不要
であろう。
【００３６】最後に、完全に接合した新たな多層構造体
が形成されたところで、加えていた圧力を排除した。
が形成されたところで、加えていた圧力を排除した。
【００３７】上述した教示に従って形成した２つのサブ
アセンブリは、この段階で、多層回路基板アセンブリと
して用いることができる。あるいは、このようなサブア
センブリは、他のサブアセンブリと結合し、上記教示に
従ってさらに大きい構造体を形成することもできる。こ
の教示は、従来の外部寸法（幅および長さ）の印刷回路
基板の作製に用いることができ、またさらに寸法の大き
いもの、あるいは小さいものの作製に適用することがで
きる。
アセンブリは、この段階で、多層回路基板アセンブリと
して用いることができる。あるいは、このようなサブア
センブリは、他のサブアセンブリと結合し、上記教示に
従ってさらに大きい構造体を形成することもできる。こ
の教示は、従来の外部寸法（幅および長さ）の印刷回路
基板の作製に用いることができ、またさらに寸法の大き
いもの、あるいは小さいものの作製に適用することがで
きる。
【００３８】以上、多層回路基板組み立てを作製するた
めのプロセスを示し、説明した。このプロセスでは、個
々の層サブアセンブリはユニークな形で互いに接合さ
れ、それらのスルーホールの各対は効果的に電気接続さ
れる。ここに示した方法は少なくとも２つのユニークな
特徴を有している。すなわち、（１）圧縮できるスルー
ホールを用いている。こにより、通常そうであるように
複数のスルーホールを有する構造体において、スルーホ
ールの各対を効果的に係合させることができる。 （２）２段階で加熱する。すなわち、圧縮サブアセンブ
リは最初、誘電体の融点を下回る温度で所定の時間加熱
して、誘電体の融点より充分に高い融点を持つ合金を形
成する。それによって、誘電体の融点より高い温度に圧
縮サブアセンブリの温度を上げることが可能になる。後
者の特徴は特に重要と思われる。なぜなら、各スルーホ
ール間に形成された接合によって、溶融した誘電体がそ
の部分に進入することが確実に防止されるからである。
このような侵入が生じた場合には、スルーホール間に形
成された接合に悪影響を与えることになる。本発明では
このようなことが生じることはなく、完全性の高い最終
製品が得られる。
めのプロセスを示し、説明した。このプロセスでは、個
々の層サブアセンブリはユニークな形で互いに接合さ
れ、それらのスルーホールの各対は効果的に電気接続さ
れる。ここに示した方法は少なくとも２つのユニークな
特徴を有している。すなわち、（１）圧縮できるスルー
ホールを用いている。こにより、通常そうであるように
複数のスルーホールを有する構造体において、スルーホ
ールの各対を効果的に係合させることができる。 （２）２段階で加熱する。すなわち、圧縮サブアセンブ
リは最初、誘電体の融点を下回る温度で所定の時間加熱
して、誘電体の融点より充分に高い融点を持つ合金を形
成する。それによって、誘電体の融点より高い温度に圧
縮サブアセンブリの温度を上げることが可能になる。後
者の特徴は特に重要と思われる。なぜなら、各スルーホ
ール間に形成された接合によって、溶融した誘電体がそ
の部分に進入することが確実に防止されるからである。
このような侵入が生じた場合には、スルーホール間に形
成された接合に悪影響を与えることになる。本発明では
このようなことが生じることはなく、完全性の高い最終
製品が得られる。
【００３９】以上、現時点で本発明の実施例と考えられ
るものを示し、説明したが、当業者にとって明かなよう
に、本発明の範囲から逸脱することなく種々の変更およ
び改良を加えることは可能である。
るものを示し、説明したが、当業者にとって明かなよう
に、本発明の範囲から逸脱することなく種々の変更およ
び改良を加えることは可能である。
【００４０】まとめとして、本発明の構成に関して以下
の事項を開示する。 （１）少なくとも２つの層サブアセンブリを含む多層回
路基板アセンブリを作製する方法において、前記層サブ
アセンブリのそれぞれは、少なくとも１つの誘電体層
と、少なくとも１つの導電層の形態の導電配線と、少な
くとも１つの導電スルーホールとを有し、第１の層サブ
アセンブリの少なくとも第１の導電スルーホールを、第
２の層サブアセンブリの第２の導電スルーホールに位置
合わせして係合させるように、前記層サブアセンブリを
互いに位置合わせするステップであって、前記第１およ
び第２の導電スルーホールはその上に第１の金属の層を
有し、前記第２の導電スルーホールはその上にさらに第
２の金属の層を有し、前記位置合わせし、係合させた層
サブアセンブリに、前記第１および第２の係合させた導
電スルーホールを少なくとも部分的に圧縮するのに充分
な予め決められた圧力を加えるステップと、前記層サブ
アセンブリを、前記導電スルーホールの前記第１および
第２の金属の間の金属接合を形成するのに充分な予め決
められた時間、予め確立した温度に加熱するステップ
と、前記層サブアセンブリを冷却するステップと、を含
むことを特徴とする多層回路基板アセンブリの作製方
法。 （２）前記予め確立した温度は約２８０℃から約３２０
℃の範囲にあり、前記予め決められた時間は約２０分か
ら約８０分の範囲にあり、前記予め決められた圧力は約
１４．０６２ｋｇ／ｃｍ2 〜約２８．１２４ｋｇ／ｃｍ
2 （約２００ｐｓｉ〜約４００ｐｓｉ）の範囲にあるこ
とを特徴とする（１）記載の方法。 （３）前記冷却は、層サブアセンブリを前記予め決めら
れた圧力で係合させた状態で行なうことを特徴とする
（２）記載の方法。 （４）前記冷却は予め確立した速度で行なうことを特徴
とする（３）記載の方法。 （５）前記第１および第２の層サブアセンブリは室温で
係合させることを特徴とする（１）記載の方法。 （６）前記層サブアセンブリの前記誘電体層の誘電体材
料の融点より充分に高い融点を有する第１および第２の
金属の合金から、前記金属接合は成り、さらに、前記予
め決められた時間の後で、前記冷却の前に、前記層サブ
アセンブリを前記予め確立した温度より高く、しかし前
記合金の前記融点より低い温度に加熱するステップを含
むことを特徴とする（１）記載の方法。 （７）前記サブアセンブリの前記高い温度への加熱は、
前記層サブアセンブリを前記予め決められた圧力で係合
させた状態で行なうことを特徴とする（６）記載の方
法。 （８）前記高い温度は、前記係合させた導電スルーホー
ルのすぐ周辺の領域において、前記誘電体材料を少なく
とも部分的に溶融させるのに充分な温度であることを特
徴とする（６）記載の方法。 （９）前記予め確立した温度は約２８０℃から約３２０
℃の範囲にあり、前記予め決められた時間は約２０分か
ら約８０分の範囲にあり、前記高い温度は約３３０℃か
ら約３９０℃の範囲にあることを特徴とする（６）記載
の方法。 （１０）前記予め決められた圧力は、約１４．０６２ｋ
ｇ／ｃｍ2 〜約２８．１２４ｋｇ／ｃｍ2 （約２００ｐ
ｓｉ〜約４００ｐｓｉ）の範囲にあることを特徴とする
（６）記載の方法。 （１１）前記冷却は、前記層サブアセンブリを前記予め
決められた圧力で係合させた状態で行なうことを特徴と
する（６）記載の方法。 （１２）前記冷却はある確立した速度で行なうことを特
徴とする（１１）記載の方法。
の事項を開示する。 （１）少なくとも２つの層サブアセンブリを含む多層回
路基板アセンブリを作製する方法において、前記層サブ
アセンブリのそれぞれは、少なくとも１つの誘電体層
と、少なくとも１つの導電層の形態の導電配線と、少な
くとも１つの導電スルーホールとを有し、第１の層サブ
アセンブリの少なくとも第１の導電スルーホールを、第
２の層サブアセンブリの第２の導電スルーホールに位置
合わせして係合させるように、前記層サブアセンブリを
互いに位置合わせするステップであって、前記第１およ
び第２の導電スルーホールはその上に第１の金属の層を
有し、前記第２の導電スルーホールはその上にさらに第
２の金属の層を有し、前記位置合わせし、係合させた層
サブアセンブリに、前記第１および第２の係合させた導
電スルーホールを少なくとも部分的に圧縮するのに充分
な予め決められた圧力を加えるステップと、前記層サブ
アセンブリを、前記導電スルーホールの前記第１および
第２の金属の間の金属接合を形成するのに充分な予め決
められた時間、予め確立した温度に加熱するステップ
と、前記層サブアセンブリを冷却するステップと、を含
むことを特徴とする多層回路基板アセンブリの作製方
法。 （２）前記予め確立した温度は約２８０℃から約３２０
℃の範囲にあり、前記予め決められた時間は約２０分か
ら約８０分の範囲にあり、前記予め決められた圧力は約
１４．０６２ｋｇ／ｃｍ2 〜約２８．１２４ｋｇ／ｃｍ
2 （約２００ｐｓｉ〜約４００ｐｓｉ）の範囲にあるこ
とを特徴とする（１）記載の方法。 （３）前記冷却は、層サブアセンブリを前記予め決めら
れた圧力で係合させた状態で行なうことを特徴とする
（２）記載の方法。 （４）前記冷却は予め確立した速度で行なうことを特徴
とする（３）記載の方法。 （５）前記第１および第２の層サブアセンブリは室温で
係合させることを特徴とする（１）記載の方法。 （６）前記層サブアセンブリの前記誘電体層の誘電体材
料の融点より充分に高い融点を有する第１および第２の
金属の合金から、前記金属接合は成り、さらに、前記予
め決められた時間の後で、前記冷却の前に、前記層サブ
アセンブリを前記予め確立した温度より高く、しかし前
記合金の前記融点より低い温度に加熱するステップを含
むことを特徴とする（１）記載の方法。 （７）前記サブアセンブリの前記高い温度への加熱は、
前記層サブアセンブリを前記予め決められた圧力で係合
させた状態で行なうことを特徴とする（６）記載の方
法。 （８）前記高い温度は、前記係合させた導電スルーホー
ルのすぐ周辺の領域において、前記誘電体材料を少なく
とも部分的に溶融させるのに充分な温度であることを特
徴とする（６）記載の方法。 （９）前記予め確立した温度は約２８０℃から約３２０
℃の範囲にあり、前記予め決められた時間は約２０分か
ら約８０分の範囲にあり、前記高い温度は約３３０℃か
ら約３９０℃の範囲にあることを特徴とする（６）記載
の方法。 （１０）前記予め決められた圧力は、約１４．０６２ｋ
ｇ／ｃｍ2 〜約２８．１２４ｋｇ／ｃｍ2 （約２００ｐ
ｓｉ〜約４００ｐｓｉ）の範囲にあることを特徴とする
（６）記載の方法。 （１１）前記冷却は、前記層サブアセンブリを前記予め
決められた圧力で係合させた状態で行なうことを特徴と
する（６）記載の方法。 （１２）前記冷却はある確立した速度で行なうことを特
徴とする（１１）記載の方法。
【００４１】
【発明の効果】本発明により、接合する層サブアセンブ
リのスルーホール間の効果的な係合を保証する多層回路
基板の作製方法が得られる。
リのスルーホール間の効果的な係合を保証する多層回路
基板の作製方法が得られる。
【図１】本発明の一実施例の、多層回路基板組み立てを
作製する種々のステップを示し、最終組み立てを構成す
る少なくとも２つの層サブアセンブリを示す断面図であ
る。
作製する種々のステップを示し、最終組み立てを構成す
る少なくとも２つの層サブアセンブリを示す断面図であ
る。
【図２】本発明の一実施例の、多層回路基板組み立てを
作製する種々のステップを示し、最終組み立てを構成す
る少なくとも２つの層サブアセンブリを示す断面図であ
る。
作製する種々のステップを示し、最終組み立てを構成す
る少なくとも２つの層サブアセンブリを示す断面図であ
る。
【図３】本発明の一実施例の、多層回路基板組み立てを
作製する種々のステップを示し、最終組み立てを構成す
る少なくとも２つの層サブアセンブリを示す断面図であ
る。
作製する種々のステップを示し、最終組み立てを構成す
る少なくとも２つの層サブアセンブリを示す断面図であ
る。
【図４】本発明の一実施例の、多層回路基板組み立てを
作製する種々のステップを示し、最終組み立てを構成す
る少なくとも２つの層サブアセンブリを示す断面図であ
る。
作製する種々のステップを示し、最終組み立てを構成す
る少なくとも２つの層サブアセンブリを示す断面図であ
る。
【図５】図２〜図４に示した本発明のステップのシーケ
ンスを説明し、また本発明で用いる種々の材料の融点の
例を示す時間対温度のグラフである。
ンスを説明し、また本発明で用いる種々の材料の融点の
例を示す時間対温度のグラフである。
２０，３０ 層サブアセンブリ ３５ 導電層 ４０ 誘電体層 ５０ スルーホール ５３ 外部ランド・セグメント ５５ 中空円筒部 ６１ 第１の金属 ６５ 錫層 ７１ 第１の合金 ７３ 第２の合金
───────────────────────────────────────────────────── フロントページの続き (72)発明者 トーマス・パトリック・ゴール アメリカ合衆国 ニューヨーク州 エンド ウェル ホワイト バーチ レーン 914 (72)発明者 ジェイムス・ロバート・ウイルコックス アメリカ合衆国 ニューヨーク州 ヴェス タル カリン アヴェニュー 400 (72)発明者 ティエン・ユー・ウー アメリカ合衆国 ニューヨーク州 エンド ウェル パティオ ドライブ 113
Claims (12)
- 【請求項１】少なくとも２つの層サブアセンブリを含む
多層回路基板アセンブリを作製する方法において、前記
層サブアセンブリのそれぞれは、少なくとも１つの誘電
体層と、少なくとも１つの導電層の形態の導電配線と、
少なくとも１つの導電スルーホールとを有し、 第１の層サブアセンブリの少なくとも第１の導電スルー
ホールを、第２の層サブアセンブリの第２の導電スルー
ホールに位置合わせして係合させるように、前記層サブ
アセンブリを互いに位置合わせするステップであって、
前記第１および第２の導電スルーホールはその上に第１
の金属の層を有し、前記第２の導電スルーホールはその
上にさらに第２の金属の層を有し、 前記位置合わせし、係合させた層サブアセンブリに、前
記第１および第２の係合させた導電スルーホールを少な
くとも部分的に圧縮するのに充分な予め決められた圧力
を加えるステップと、 前記層サブアセンブリを、前記導電スルーホールの前記
第１および第２の金属の間の金属接合を形成するのに充
分な予め決められた時間、予め確立した温度に加熱する
ステップと、 前記層サブアセンブリを冷却するステップと、 を含むことを特徴とする多層回路基板アセンブリの作製
方法。 - 【請求項２】前記予め確立した温度は約２８０℃から約
３２０℃の範囲にあり、前記予め決められた時間は約２
０分から約８０分の範囲にあり、前記予め決められた圧
力は約１４．０６２ｋｇ／ｃｍ2 〜約２８．１２４ｋｇ
／ｃｍ2 （約２００ｐｓｉ〜約４００ｐｓｉ）の範囲に
あることを特徴とする請求項１記載の方法。 - 【請求項３】前記冷却は、層サブアセンブリを前記予め
決められた圧力で係合させた状態で行なうことを特徴と
する請求項２記載の方法。 - 【請求項４】前記冷却は予め確立した速度で行なうこと
を特徴とする請求項３記載の方法。 - 【請求項５】前記第１および第２の層サブアセンブリは
室温で係合させることを特徴とする請求項１記載の方
法。 - 【請求項６】前記層サブアセンブリの前記誘電体層の誘
電体材料の融点より充分に高い融点を有する第１および
第２の金属の合金から、前記金属接合は成り、さらに、
前記予め決められた時間の後で、前記冷却の前に、前記
層サブアセンブリを前記予め確立した温度より高く、し
かし前記合金の前記融点より低い温度に加熱するステッ
プを含むことを特徴とする請求項１記載の方法。 - 【請求項７】前記サブアセンブリの前記高い温度への加
熱は、前記層サブアセンブリを前記予め決められた圧力
で係合させた状態で行なうことを特徴とする請求項６記
載の方法。 - 【請求項８】前記高い温度は、前記係合させた導電スル
ーホールのすぐ周辺の領域において、前記誘電体材料を
少なくとも部分的に溶融させるのに充分な温度であるこ
とを特徴とする請求項６記載の方法。 - 【請求項９】前記予め確立した温度は約２８０℃から約
３２０℃の範囲にあり、前記予め決められた時間は約２
０分から約８０分の範囲にあり、前記高い温度は約３３
０℃から約３９０℃の範囲にあることを特徴とする請求
項６記載の方法。 - 【請求項１０】前記予め決められた圧力は、約１４．０
６２ｋｇ／ｃｍ2 〜約２８．１２４ｋｇ／ｃｍ2 （約２
００ｐｓｉ〜約４００ｐｓｉ）の範囲にあることを特徴
とする請求項６記載の方法。 - 【請求項１１】前記冷却は、前記層サブアセンブリを前
記予め決められた圧力で係合させた状態で行なうことを
特徴とする請求項６記載の方法。 - 【請求項１２】前記冷却はある確立した速度で行なうこ
とを特徴とする請求項１１記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/112,499 US5359767A (en) | 1993-08-26 | 1993-08-26 | Method of making multilayered circuit board |
| US112499 | 1993-08-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0766561A true JPH0766561A (ja) | 1995-03-10 |
| JPH0828584B2 JPH0828584B2 (ja) | 1996-03-21 |
Family
ID=22344232
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6166582A Expired - Lifetime JPH0828584B2 (ja) | 1993-08-26 | 1994-07-19 | 多層回路基板アセンブリの作製方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US5359767A (ja) |
| JP (1) | JPH0828584B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009060073A (ja) * | 2007-09-03 | 2009-03-19 | Yiguang Electronic Ind Co Ltd | リジッドフレックスプリント配線板の結合装置 |
| JP2021174650A (ja) * | 2020-04-23 | 2021-11-01 | Ｎｅｃプラットフォームズ株式会社 | スタッキングコネクタ |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5527998A (en) * | 1993-10-22 | 1996-06-18 | Sheldahl, Inc. | Flexible multilayer printed circuit boards and methods of manufacture |
| JP2783751B2 (ja) * | 1993-12-21 | 1998-08-06 | 富士通株式会社 | 多層セラミック基板の製造方法 |
| US5574630A (en) * | 1995-05-11 | 1996-11-12 | International Business Machines Corporation | Laminated electronic package including a power/ground assembly |
| US5889104A (en) * | 1996-01-11 | 1999-03-30 | W. L. Gore & Associates, Inc. | Low dielectric constant material for use as an insulation element in an electronic device |
| US5736679A (en) * | 1995-12-26 | 1998-04-07 | International Business Machines Corporation | Deformable interconnect structure for connecting an internal plane to a through-hole in a multilayer circuit board |
| US5659951A (en) * | 1996-04-15 | 1997-08-26 | International Business Machines Corporation | Method for making printed circuit board with flush surface lands |
| DE19638813C1 (de) * | 1996-09-20 | 1998-03-05 | Sican F & E Gmbh Sibet | Meßvorrichtung für medizinische Anwendungen mit einem intrakorporal einsetzbaren Sensorelement und Verfahren zu deren Herstellung |
| US5792375A (en) * | 1997-02-28 | 1998-08-11 | International Business Machines Corporation | Method for bonding copper-containing surfaces together |
| KR20010005944A (ko) * | 1997-04-03 | 2001-01-15 | 캠벨 존 에스 | 우수한 유전 강도와 낮은 유전율을 가진 물질 |
| US5966804A (en) * | 1997-11-03 | 1999-10-19 | National Center For Manufacturing Sciences | Printed wiring board assemblies |
| US20020130739A1 (en) * | 1998-09-10 | 2002-09-19 | Cotton Martin A. | Embedded waveguide and embedded electromagnetic shielding |
| EA003157B1 (ru) * | 1998-09-10 | 2003-02-27 | Виэсистемз Груп, Инк. | Некруговые соединительные отверстия для печатных плат |
| US6713685B1 (en) * | 1998-09-10 | 2004-03-30 | Viasystems Group, Inc. | Non-circular micro-via |
| US6846991B2 (en) * | 1999-01-13 | 2005-01-25 | Applied Kinetics, Inc. | Electrical component and a shuntable/shunted electrical component and method for shunting and deshunting |
| US6332568B1 (en) * | 2000-01-14 | 2001-12-25 | Sandia Corporation | Wafer scale micromachine assembly method |
| US6623651B2 (en) * | 2000-05-26 | 2003-09-23 | Visteon Global Technologies, Inc. | Circuit board and a method for making the same |
| JP3867523B2 (ja) * | 2000-12-26 | 2007-01-10 | 株式会社デンソー | プリント基板およびその製造方法 |
| US6884313B2 (en) * | 2001-01-08 | 2005-04-26 | Fujitsu Limited | Method and system for joining and an ultra-high density interconnect |
| EP1356531A1 (en) * | 2001-01-24 | 2003-10-29 | Koninklijke Philips Electronics N.V. | Method of producing a track on a substrate |
| JP4659241B2 (ja) * | 2001-03-19 | 2011-03-30 | ジャパンゴアテックス株式会社 | ポリテトラフルオロエチレン膜及びその製造方法 |
| CN1305354C (zh) * | 2001-10-10 | 2007-03-14 | 莫莱克斯公司 | 高速差分信号边缘卡连接器电路板布局 |
| US7211289B2 (en) * | 2003-12-18 | 2007-05-01 | Endicott Interconnect Technologies, Inc. | Method of making multilayered printed circuit board with filled conductive holes |
| FI20045412A (fi) * | 2004-11-01 | 2006-05-02 | Aspocomp Technology Oy | Piirilevy, menetelmä sen valmistamiseksi ja elektroniikkalaite |
| US7204018B2 (en) * | 2004-12-16 | 2007-04-17 | Nortel Networks Limited | Technique for reducing via capacitance |
| JP4923494B2 (ja) * | 2005-09-22 | 2012-04-25 | 富士通株式会社 | 多層回路基板設計支援方法、プログラム、装置及び多層回路基板 |
| US7459202B2 (en) * | 2006-07-03 | 2008-12-02 | Motorola, Inc. | Printed circuit board |
| DE102007040098A1 (de) * | 2007-08-24 | 2009-02-26 | Elringklinger Ag | Trägerfolie |
| US8104171B2 (en) * | 2008-08-27 | 2012-01-31 | Advanced Semiconductor Engineering, Inc. | Method of fabricating multi-layered substrate |
| US8841931B2 (en) * | 2011-01-27 | 2014-09-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Probe card wiring structure |
| US8904632B2 (en) * | 2011-09-23 | 2014-12-09 | Harris Corporation | Method to make a multilayer circuit board with intermetallic compound and related circuit boards |
| FR2984073B1 (fr) * | 2011-12-13 | 2014-09-12 | Thales Sa | Procede de realisation de carte imprimee |
| US9204537B2 (en) * | 2012-09-20 | 2015-12-01 | Finisar Corporation | High-speed pluggable rigid-end flex circuit |
| CN110337201B (zh) * | 2019-06-14 | 2021-11-16 | 珠海崇达电路技术有限公司 | 一种改善混压板压合空洞的方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5381958A (en) * | 1976-12-27 | 1978-07-19 | Fujitsu Ltd | Method of producing multilayer printed board |
| JPH0422189A (ja) * | 1990-05-17 | 1992-01-27 | Hitachi Ltd | 多層配線板の製造方法 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2804414A (en) * | 1954-12-07 | 1957-08-27 | Eaton Mfg Co | Chill iron alloy castings |
| US3648357A (en) * | 1969-07-31 | 1972-03-14 | Gen Dynamics Corp | Method for sealing microelectronic device packages |
| US3678570A (en) * | 1971-04-01 | 1972-07-25 | United Aircraft Corp | Diffusion bonding utilizing transient liquid phase |
| JPS55156395A (en) * | 1979-05-24 | 1980-12-05 | Fujitsu Ltd | Method of fabricating hollow multilayer printed board |
| US4890784A (en) * | 1983-03-28 | 1990-01-02 | Rockwell International Corporation | Method for diffusion bonding aluminum |
| DE3316017A1 (de) * | 1983-05-03 | 1984-11-08 | Siegert GmbH, 8501 Cadolzburg | Verfahren zur herstellung elektrischer verbindungen an multisubstratschaltungen, sowie hiernach hergestellte multisubstratschaltungen |
| JPS6171358A (ja) * | 1984-09-17 | 1986-04-12 | Kurorera Kogyo Kk | 好中球機能検査薬 |
| US4685210A (en) * | 1985-03-13 | 1987-08-11 | The Boeing Company | Multi-layer circuit board bonding method utilizing noble metal coated surfaces |
| JPH07112041B2 (ja) * | 1986-12-03 | 1995-11-29 | シャープ株式会社 | 半導体装置の製造方法 |
| US4788766A (en) * | 1987-05-20 | 1988-12-06 | Loral Corporation | Method of fabricating a multilayer circuit board assembly |
| US4803450A (en) * | 1987-12-14 | 1989-02-07 | General Electric Company | Multilayer circuit board fabricated from silicon |
| US5038996A (en) * | 1988-10-12 | 1991-08-13 | International Business Machines Corporation | Bonding of metallic surfaces |
| US5090609A (en) * | 1989-04-28 | 1992-02-25 | Hitachi, Ltd. | Method of bonding metals, and method and apparatus for producing semiconductor integrated circuit device using said method of bonding metals |
| US5046238A (en) * | 1990-03-15 | 1991-09-10 | Rogers Corporation | Method of manufacturing a multilayer circuit board |
| US5280414A (en) * | 1990-06-11 | 1994-01-18 | International Business Machines Corp. | Au-Sn transient liquid bonding in high performance laminates |
| US5147084A (en) * | 1990-07-18 | 1992-09-15 | International Business Machines Corporation | Interconnection structure and test method |
| US5191174A (en) * | 1990-08-01 | 1993-03-02 | International Business Machines Corporation | High density circuit board and method of making same |
| US5142775A (en) * | 1990-10-30 | 1992-09-01 | International Business Machines Corporation | Bondable via |
| US5129142A (en) * | 1990-10-30 | 1992-07-14 | International Business Machines Corporation | Encapsulated circuitized power core alignment and lamination |
| US5155302A (en) * | 1991-06-24 | 1992-10-13 | At&T Bell Laboratories | Electronic device interconnection techniques |
| US5199163A (en) * | 1992-06-01 | 1993-04-06 | International Business Machines Corporation | Metal transfer layers for parallel processing |
-
1993
- 1993-08-26 US US08/112,499 patent/US5359767A/en not_active Expired - Fee Related
-
1994
- 1994-07-19 JP JP6166582A patent/JPH0828584B2/ja not_active Expired - Lifetime
- 1994-08-31 US US08/298,707 patent/US5442144A/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5381958A (en) * | 1976-12-27 | 1978-07-19 | Fujitsu Ltd | Method of producing multilayer printed board |
| JPH0422189A (ja) * | 1990-05-17 | 1992-01-27 | Hitachi Ltd | 多層配線板の製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009060073A (ja) * | 2007-09-03 | 2009-03-19 | Yiguang Electronic Ind Co Ltd | リジッドフレックスプリント配線板の結合装置 |
| JP2021174650A (ja) * | 2020-04-23 | 2021-11-01 | Ｎｅｃプラットフォームズ株式会社 | スタッキングコネクタ |
Also Published As
| Publication number | Publication date |
|---|---|
| US5442144A (en) | 1995-08-15 |
| US5359767A (en) | 1994-11-01 |
| JPH0828584B2 (ja) | 1996-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0766561A (ja) | 多層回路基板アセンブリの作製方法 | |
| US5031308A (en) | Method of manufacturing multilayered printed-wiring-board | |
| US5873161A (en) | Method of making a Z axis interconnect circuit | |
| US8028403B2 (en) | Method for forming laminated multiple substrates | |
| US5321210A (en) | Polyimide multilayer wiring board and method of producing same | |
| US6645607B2 (en) | Method and structure for producing Z-axis interconnection assembly of printed wiring board elements | |
| US5736679A (en) | Deformable interconnect structure for connecting an internal plane to a through-hole in a multilayer circuit board | |
| EP0469308B1 (en) | Multilayered circuit board assembly and method of making same | |
| US6066808A (en) | Multilayer circuit board having metallized patterns formed flush with a top surface thereof | |
| US7543376B2 (en) | Manufacturing method of flexible printed wiring board | |
| US6294745B1 (en) | Solder anchor decal | |
| WO1993021750A1 (en) | Multilayer interconnect system for an area array interconnection using solid state diffusion | |
| US20010044198A1 (en) | Repairable flip chip semiconductor device with excellent packaging reliability and method of manufacturing same | |
| US3535769A (en) | Formation of solder joints across gaps | |
| GB2057195A (en) | Multilayer circuit structure | |
| US6658731B1 (en) | Method for fabricating connectors for interconnecting etched tri-metal circuit structures | |
| JPH03101194A (ja) | 多層プリント配線基板の接続方法 | |
| US20230041747A1 (en) | Stud bumped printed circuit assembly | |
| JP2672910B2 (ja) | プリント配線板の半田接続方法 | |
| JP2001210958A (ja) | 多層プリント配線板のスルーホール補強方法 | |
| JPH06169171A (ja) | 導体ピンの接合方法 | |
| JPH08204330A (ja) | セラミック配線板の接合方法 | |
| JPH03101195A (ja) | 多層プリント配線基板の接続方法 | |
| JPH07170067A (ja) | プリント基板の製造方法、及びリフロー半田付け方法 | |
| JPH08321683A (ja) | 多層配線板の製造方法 |