JPH0766315A - 半導体パッケージ用のセラミック製リッド基板およびセラミック製リッド - Google Patents
半導体パッケージ用のセラミック製リッド基板およびセラミック製リッドInfo
- Publication number
- JPH0766315A JPH0766315A JP5235389A JP23538993A JPH0766315A JP H0766315 A JPH0766315 A JP H0766315A JP 5235389 A JP5235389 A JP 5235389A JP 23538993 A JP23538993 A JP 23538993A JP H0766315 A JPH0766315 A JP H0766315A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal layer
- solder
- glass frit
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
- H05K3/247—Finish coating of conductors by using conductive pastes, inks or powders
- H05K3/248—Finish coating of conductors by using conductive pastes, inks or powders fired compositions for inorganic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12486—Laterally noncoextensive components [e.g., embedded, etc.]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
- Y10T428/12528—Semiconductor component
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
- Y10T428/12535—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.] with additional, spatially distinct nonmetal component
- Y10T428/12611—Oxide-containing component
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
- Y10T428/12771—Transition metal-base component
- Y10T428/12861—Group VIII or IB metal-base component
- Y10T428/12868—Group IB metal-base component alternative to platinum group metal-base component [e.g., precious metal, etc.]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Die Bonding (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 貴金属を含有する半田層形成用の金属層がガ
ラスフリットにより焼付け形成されてなるセラミック製
のリッド基板で、これに形成する半田層中にボイドを生
成させないようにし、封着時における半田の飛散を防止
する。 【構成】 ガラスフリットＧを含むＡｇ−Ｐｄペースト
をセラミック基板２に印刷焼成して第１層目の金属層６
ａを形成し、その上に、ガラスフリットを含まないＡｇ
−Ｐｄペーストを印刷焼成して第２層目の金属層６ｂを
形成する。これにより半田層Ｈの形成される面にガラス
フリットＧが露出しない。金属層６ｂと半田層Ｈとの界
面にガラスフリットが存在せず、半田層Ｈ中にボイドは
ない。
ラスフリットにより焼付け形成されてなるセラミック製
のリッド基板で、これに形成する半田層中にボイドを生
成させないようにし、封着時における半田の飛散を防止
する。 【構成】 ガラスフリットＧを含むＡｇ−Ｐｄペースト
をセラミック基板２に印刷焼成して第１層目の金属層６
ａを形成し、その上に、ガラスフリットを含まないＡｇ
−Ｐｄペーストを印刷焼成して第２層目の金属層６ｂを
形成する。これにより半田層Ｈの形成される面にガラス
フリットＧが露出しない。金属層６ｂと半田層Ｈとの界
面にガラスフリットが存在せず、半田層Ｈ中にボイドは
ない。
Description
【０００１】
【産業上の利用分野】本発明は、半導体素子をパッケー
ジ本体の内部に収容した後、その本体に被せて半田付け
により封着（接合）し、内部に収容した半導体素子を密
封するためのセラミック製リッド基板およびこれに半田
層を形成してなるセラミック製リッド（以下、「リッド
基板」若しくは「リッド」ともいう）に関する。
ジ本体の内部に収容した後、その本体に被せて半田付け
により封着（接合）し、内部に収容した半導体素子を密
封するためのセラミック製リッド基板およびこれに半田
層を形成してなるセラミック製リッド（以下、「リッド
基板」若しくは「リッド」ともいう）に関する。
【０００２】
【従来の技術】この種のリッドの代表的なものとして
は、図５に示す断面構造のものがある。このものは、リ
ッド５１のパッケージ本体に対面する面５３の周縁５４
に沿って、半田層を設ける下地としてガラスフリット
（粉体）Ｇ入りのＡｇ−Ｐｄペーストを印刷、焼成して
金属層（厚膜メタライズ）５６を形成したものである。
そして、このものは、次工程で溶融した半田中に浸漬す
る等して金属層５６の上にのみ選択的に半田層Ｈを形成
することにより、封着に供するようにしたものである。
は、図５に示す断面構造のものがある。このものは、リ
ッド５１のパッケージ本体に対面する面５３の周縁５４
に沿って、半田層を設ける下地としてガラスフリット
（粉体）Ｇ入りのＡｇ−Ｐｄペーストを印刷、焼成して
金属層（厚膜メタライズ）５６を形成したものである。
そして、このものは、次工程で溶融した半田中に浸漬す
る等して金属層５６の上にのみ選択的に半田層Ｈを形成
することにより、封着に供するようにしたものである。
【０００３】
【発明が解決しようとする課題】しかし、上記従来のリ
ッド５１においては、金属層５６の表面に無数のガラス
フリットＧが存在（露出）しているために、半田層Ｈを
形成すると、図５に示したように、半田層Ｈ中に多数の
ボイドＶを生成させてしまう。これは、半田がガラスフ
リットＧに濡れないため、その形成過程で発生するフラ
ックスのガスが、ガラスフリットＧに接する部位でボイ
ドＶとなるためと考えられる。そして、図６Ａ〜Ｃに示
すように、このリッド５１でもってパッケージ本体１１
を封着する場合には次のような問題があった。すなわ
ち、半田Ｈが半導体パッケージの内外に飛散するため、
封止不良や外観不良を起こしたり、或いはリードピンや
半導体素子に半田が付着することによる短絡を起こすな
どの不良が多発し、歩留まりの低下を招いていた。ま
た、半田の飛散に至らなくとも大きなボイドとして残る
と、その部位において封止性能が低下し、気密性の低下
を招いてしまう。こうした問題は、半田層Ｈ中にボイド
Ｖがあることに起因するもので、封止過程において多数
のボイドＶが結合したり熱膨張によって大きなボイドＶ
ａに成長し、その中のガスが外に逃げようとするために
発生すると考えられる。
ッド５１においては、金属層５６の表面に無数のガラス
フリットＧが存在（露出）しているために、半田層Ｈを
形成すると、図５に示したように、半田層Ｈ中に多数の
ボイドＶを生成させてしまう。これは、半田がガラスフ
リットＧに濡れないため、その形成過程で発生するフラ
ックスのガスが、ガラスフリットＧに接する部位でボイ
ドＶとなるためと考えられる。そして、図６Ａ〜Ｃに示
すように、このリッド５１でもってパッケージ本体１１
を封着する場合には次のような問題があった。すなわ
ち、半田Ｈが半導体パッケージの内外に飛散するため、
封止不良や外観不良を起こしたり、或いはリードピンや
半導体素子に半田が付着することによる短絡を起こすな
どの不良が多発し、歩留まりの低下を招いていた。ま
た、半田の飛散に至らなくとも大きなボイドとして残る
と、その部位において封止性能が低下し、気密性の低下
を招いてしまう。こうした問題は、半田層Ｈ中にボイド
Ｖがあることに起因するもので、封止過程において多数
のボイドＶが結合したり熱膨張によって大きなボイドＶ
ａに成長し、その中のガスが外に逃げようとするために
発生すると考えられる。
【０００４】本発明は、こうした問題点を解消すべく案
出したものであって、半田層形成用の金属層が銀パラジ
ウム合金など貴金属を含有し、ガラスフリットにより焼
付け形成されてなるセラミック製リッド基板において、
形成する半田層中にボイドを生成させないようにし、も
って、封着時における半田の飛散を防止して封止不良を
なくし、半導体パッケージの不良の低減と共に歩留まり
の向上を図らんとするものである。
出したものであって、半田層形成用の金属層が銀パラジ
ウム合金など貴金属を含有し、ガラスフリットにより焼
付け形成されてなるセラミック製リッド基板において、
形成する半田層中にボイドを生成させないようにし、も
って、封着時における半田の飛散を防止して封止不良を
なくし、半導体パッケージの不良の低減と共に歩留まり
の向上を図らんとするものである。
【０００５】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の第１の手段に係るリッド基板は、セラミ
ック基板のパッケージ本体に対面する面の周縁に沿っ
て、貴金属を含有する金属からなる金属層がガラスフリ
ットにより焼付け形成され、前記金属層の上に、半田層
の形成される面として、ガラスフリットを含有しない金
属による金属層を形成したものである。そして、リッド
としては、セラミック基板と、このセラミック基板のパ
ッケージ本体に対面する面の周縁に沿って形成された金
属層と、この金属層の上に形成された半田層とを有して
なるものにおいて、少なくとも前記金属層の前記セラミ
ック基板と接する部位は、貴金属を含有する金属からな
るものとし、前記金属層と前記セラミック基板との界面
にガラスフリットが存在する一方、前記金属層と前記半
田層との界面にガラスフリットが存在していないことに
ある。
めに、本発明の第１の手段に係るリッド基板は、セラミ
ック基板のパッケージ本体に対面する面の周縁に沿っ
て、貴金属を含有する金属からなる金属層がガラスフリ
ットにより焼付け形成され、前記金属層の上に、半田層
の形成される面として、ガラスフリットを含有しない金
属による金属層を形成したものである。そして、リッド
としては、セラミック基板と、このセラミック基板のパ
ッケージ本体に対面する面の周縁に沿って形成された金
属層と、この金属層の上に形成された半田層とを有して
なるものにおいて、少なくとも前記金属層の前記セラミ
ック基板と接する部位は、貴金属を含有する金属からな
るものとし、前記金属層と前記セラミック基板との界面
にガラスフリットが存在する一方、前記金属層と前記半
田層との界面にガラスフリットが存在していないことに
ある。
【０００６】また、第２の手段に係るリッド基板は、セ
ラミック基板のパッケージ本体に対面する面の周縁に沿
って、貴金属を含有する金属からなる金属層がガラスフ
リットにより焼付け形成され、前記金属層の半田層の形
成される面にガラスフリットが存在していないことにあ
る。そして、リッドとしては、セラミック基板と、この
セラミック基板のパッケージ本体に対面する面の周縁に
沿って形成された金属層と、この金属層の上に形成され
た半田層とを有してなるものにおいて、前記金属層は貴
金属を含有する金属からなるものとし、前記金属層と前
記セラミック基板との界面にガラスフリットが存在する
一方、前記金属層と前記半田層との界面にガラスフリッ
トが存在していないことにある。
ラミック基板のパッケージ本体に対面する面の周縁に沿
って、貴金属を含有する金属からなる金属層がガラスフ
リットにより焼付け形成され、前記金属層の半田層の形
成される面にガラスフリットが存在していないことにあ
る。そして、リッドとしては、セラミック基板と、この
セラミック基板のパッケージ本体に対面する面の周縁に
沿って形成された金属層と、この金属層の上に形成され
た半田層とを有してなるものにおいて、前記金属層は貴
金属を含有する金属からなるものとし、前記金属層と前
記セラミック基板との界面にガラスフリットが存在する
一方、前記金属層と前記半田層との界面にガラスフリッ
トが存在していないことにある。
【０００７】
【作用】上記の第１および第２の手段に係るリッド基板
を溶融した半田中に浸漬すると、その金属層の表面であ
って半田層が形成される面に半田層が形成されるが、こ
の面にガラスフリットが存在若しくは露出していないか
ら、半田層中にボイドが生成されることが防止される。
また、上記いずれのリッドにおいても、前記金属層は半
田層が形成される下地であるが、その金属層と半田層と
の界面にガラスフリットが存在していないために、半田
層中にボイドは生成されないか、生成されても無視でき
る程度のものであり、したがって、封着時における半田
の飛散を防止する作用をする。かくして、本発明に係る
リッドでもって封着するときには、封止不良などの半導
体パッケージの不良の低減が図られる。
を溶融した半田中に浸漬すると、その金属層の表面であ
って半田層が形成される面に半田層が形成されるが、こ
の面にガラスフリットが存在若しくは露出していないか
ら、半田層中にボイドが生成されることが防止される。
また、上記いずれのリッドにおいても、前記金属層は半
田層が形成される下地であるが、その金属層と半田層と
の界面にガラスフリットが存在していないために、半田
層中にボイドは生成されないか、生成されても無視でき
る程度のものであり、したがって、封着時における半田
の飛散を防止する作用をする。かくして、本発明に係る
リッドでもって封着するときには、封止不良などの半導
体パッケージの不良の低減が図られる。
【０００８】
【実施例】本発明の第１の手段に係るリッド基板および
リッドを具体化した実施例について、図１ないし図４を
参照して詳細に説明する。本例におけるリッド基板１
は、一辺約２７ｍｍで略正方形に形成されたセラミック
基板２からなり、パッケージ本体に対面する面３の周縁
面（幅２ｍｍ）４と側面（厚さ０．７ｍｍ）５とに、次
記するようにして金属層６が形成されている。ただし、
本例では、金属層６の幅を、各辺の中央部の内側に凹部
１６を設けて部分的に幅狭としている（図２参照）。な
お、本例のセラミック基板２は、プレス成形による９０
％アルミナを焼成してなるものである。
リッドを具体化した実施例について、図１ないし図４を
参照して詳細に説明する。本例におけるリッド基板１
は、一辺約２７ｍｍで略正方形に形成されたセラミック
基板２からなり、パッケージ本体に対面する面３の周縁
面（幅２ｍｍ）４と側面（厚さ０．７ｍｍ）５とに、次
記するようにして金属層６が形成されている。ただし、
本例では、金属層６の幅を、各辺の中央部の内側に凹部
１６を設けて部分的に幅狭としている（図２参照）。な
お、本例のセラミック基板２は、プレス成形による９０
％アルミナを焼成してなるものである。
【０００９】本例においては、セラミック基板２の周縁
面４と側面５に、第１層目の金属層６ａとして、ガラス
フリット（図中黒丸）Ｇを１５重量％含む、Ａｇ−Ｐｄ
ペーストを１５μｍの厚さでスクリーン印刷して焼成、
形成し、その上に、第２層目の金属層６ｂとして、ガラ
スフリットを含まないＡｇ−Ｐｄペーストを１５μｍの
厚さで同様にして形成し、厚さ３０μｍの半田層形成用
の金属層６としたものである。すなわち、第１層目の金
属層６ａは、貴金属として銀パラジウム合金ペーストか
らなり、それに含まれるガラスフリットＧをセラミック
基板（質）２の表面に拡散、浸透させ、そのガラスフリ
ットＧによりセラミック質に密着（結合）させるための
ものであり、第２層目の金属層６ｂは、第１層の金属層
６ａに含まれるガラスフリットＧを露出させないように
覆うと共に、半田層形成用の直接の下地をなすためのも
のである。
面４と側面５に、第１層目の金属層６ａとして、ガラス
フリット（図中黒丸）Ｇを１５重量％含む、Ａｇ−Ｐｄ
ペーストを１５μｍの厚さでスクリーン印刷して焼成、
形成し、その上に、第２層目の金属層６ｂとして、ガラ
スフリットを含まないＡｇ−Ｐｄペーストを１５μｍの
厚さで同様にして形成し、厚さ３０μｍの半田層形成用
の金属層６としたものである。すなわち、第１層目の金
属層６ａは、貴金属として銀パラジウム合金ペーストか
らなり、それに含まれるガラスフリットＧをセラミック
基板（質）２の表面に拡散、浸透させ、そのガラスフリ
ットＧによりセラミック質に密着（結合）させるための
ものであり、第２層目の金属層６ｂは、第１層の金属層
６ａに含まれるガラスフリットＧを露出させないように
覆うと共に、半田層形成用の直接の下地をなすためのも
のである。
【００１０】しかして、上記の構成の本例のリッド１
を、フラックスに浸漬させた後、溶融半田中に浸漬して
引上げて冷却固化させ、周縁面４と側面５の金属層６ｂ
に所定厚さの半田層Ｈを選択的に形成した。この際、金
属層６の表面、つまり第２層目の金属層６ｂにはガラス
フリットＧが存在（露出）していないから半田が完全に
濡れる。かくして、図３に示すよう、ガラスフリットの
存在に起因して生成されるボイドのない半田層Ｈを備え
たリッド１を得ることができた。因みに、本例で使用し
た半田は、その組成がＰｂが８５ｗｔ％，Ｓｎが５ｗｔ
％，Ｂｉが７ｗｔ％，残部がＡｇ，Ｉｎからなるもの
で、固相線温度は２４０℃、液相線温度は２８０℃のも
のである。なお本例では、金属層６の幅を各辺の中央で
狭くしたため、図示はしないが溶融した半田の表面張力
により金属層６の幅の広い部位が狭い部位に相対して半
田が厚くつき、狭い部位が薄くなって半田層を内外に横
断する凹溝（ガスパス）となり、パッケージ内の高圧化
を防止するように設定されている。
を、フラックスに浸漬させた後、溶融半田中に浸漬して
引上げて冷却固化させ、周縁面４と側面５の金属層６ｂ
に所定厚さの半田層Ｈを選択的に形成した。この際、金
属層６の表面、つまり第２層目の金属層６ｂにはガラス
フリットＧが存在（露出）していないから半田が完全に
濡れる。かくして、図３に示すよう、ガラスフリットの
存在に起因して生成されるボイドのない半田層Ｈを備え
たリッド１を得ることができた。因みに、本例で使用し
た半田は、その組成がＰｂが８５ｗｔ％，Ｓｎが５ｗｔ
％，Ｂｉが７ｗｔ％，残部がＡｇ，Ｉｎからなるもの
で、固相線温度は２４０℃、液相線温度は２８０℃のも
のである。なお本例では、金属層６の幅を各辺の中央で
狭くしたため、図示はしないが溶融した半田の表面張力
により金属層６の幅の広い部位が狭い部位に相対して半
田が厚くつき、狭い部位が薄くなって半田層を内外に横
断する凹溝（ガスパス）となり、パッケージ内の高圧化
を防止するように設定されている。
【００１１】さて、次に、本例のリッド基板１の具体的
な効果を確認するために、比較例（従来のリッド）とし
て、ガラスフリットを１５重量％含むＡｇ−Ｐｄペース
トを１５μｍの厚さで前同様にして形成した金属層の上
に、同様にして半田層を形成してなるリッドをつくり、
半田層中のボイドの数を金属顕微鏡により比較してみ
た。ただし試料数は各々１０個とした。結果は表１（左
欄）に示したとおりである。
な効果を確認するために、比較例（従来のリッド）とし
て、ガラスフリットを１５重量％含むＡｇ−Ｐｄペース
トを１５μｍの厚さで前同様にして形成した金属層の上
に、同様にして半田層を形成してなるリッドをつくり、
半田層中のボイドの数を金属顕微鏡により比較してみ
た。ただし試料数は各々１０個とした。結果は表１（左
欄）に示したとおりである。
【表１】 表１に示した結果の通り、ボイドの数は、本例のものは
いずれも、０〜６個／ｃｍ2 であったのに対し、比較例
のものはいずれも、１００００〜２５０００個／ｃｍ2
であった。さらに、こうして得たリッド（各々１００
個）により、パッケージ本体（図示しない）を封着し
て、封止時の半田の飛散の発生率を比較した。結果は表
１（右欄）に示したとおりで、半田の飛散は、本例のも
のは０％であったが、比較例は１０％（個）みられた。
これらのことは、とりもなおさず本発明の効果を実証す
るものである。一方、本例程度のボイドの数は飛散の原
因とならないことが理解される。
いずれも、０〜６個／ｃｍ2 であったのに対し、比較例
のものはいずれも、１００００〜２５０００個／ｃｍ2
であった。さらに、こうして得たリッド（各々１００
個）により、パッケージ本体（図示しない）を封着し
て、封止時の半田の飛散の発生率を比較した。結果は表
１（右欄）に示したとおりで、半田の飛散は、本例のも
のは０％であったが、比較例は１０％（個）みられた。
これらのことは、とりもなおさず本発明の効果を実証す
るものである。一方、本例程度のボイドの数は飛散の原
因とならないことが理解される。
【００１２】なお、金属層６の幅は本例のように各辺の
中央で狭くするなど、部分的又は間欠的に、狭く又は広
く変化して形成しておくとよい。こうしておけば、前記
したように、半田層の形成過程でそれを横断する凹溝が
自動的にできるからである。また、本例では、セラミッ
ク基板２におけるパッケージ本体に対面する面３の周縁
面４およびこれと交差する側面５に、金属層６を形成し
た場合を例示したが、周縁面４のみに形成しておいても
よい。ただし、本例のように両面に形成する場合には、
その両面４，５が交差する角（稜線部位）には面取を付
与しておくとよい。面取が付与されてないと角に金属層
がうまく形成されないためにセラミックが露出し、それ
に起因するメニスカス不良が発生することがあるが、面
取を付しておけば防止できるからである。因みに、面取
は、丸みの場合には約Ｒ２５〜１５０μｍの範囲内で、
また４５度面取などによる場合は、約Ｃ２５〜１５０μ
ｍの範囲内で付すとよい。
中央で狭くするなど、部分的又は間欠的に、狭く又は広
く変化して形成しておくとよい。こうしておけば、前記
したように、半田層の形成過程でそれを横断する凹溝が
自動的にできるからである。また、本例では、セラミッ
ク基板２におけるパッケージ本体に対面する面３の周縁
面４およびこれと交差する側面５に、金属層６を形成し
た場合を例示したが、周縁面４のみに形成しておいても
よい。ただし、本例のように両面に形成する場合には、
その両面４，５が交差する角（稜線部位）には面取を付
与しておくとよい。面取が付与されてないと角に金属層
がうまく形成されないためにセラミックが露出し、それ
に起因するメニスカス不良が発生することがあるが、面
取を付しておけば防止できるからである。因みに、面取
は、丸みの場合には約Ｒ２５〜１５０μｍの範囲内で、
また４５度面取などによる場合は、約Ｃ２５〜１５０μ
ｍの範囲内で付すとよい。
【００１３】上記実施例では、金属層６を２層構造と
し、第２層目の金属層６ｂをガラスフリットを含有しな
い金属により形成し、その表面を半田層の形成される面
としたが、本発明の第１の手段に係るリッド基板におい
ては、金属層の数にかかわらず半田層の形成される面に
ガラスフリットが存在していなければよい。半田層中に
ボイドが生成されないからである。すなわち、３層以上
の金属層からなる構造とし、最外側の金属層をガラスフ
リットが含まれてない金属厚膜とすることでも具体化で
きる。
し、第２層目の金属層６ｂをガラスフリットを含有しな
い金属により形成し、その表面を半田層の形成される面
としたが、本発明の第１の手段に係るリッド基板におい
ては、金属層の数にかかわらず半田層の形成される面に
ガラスフリットが存在していなければよい。半田層中に
ボイドが生成されないからである。すなわち、３層以上
の金属層からなる構造とし、最外側の金属層をガラスフ
リットが含まれてない金属厚膜とすることでも具体化で
きる。
【００１４】また本発明の第２の手段に係るリッド基板
およびリッドを具体化した実施例としては、次のものを
挙げることができる。すなわち、図４に示したリッド基
板１のように、セラミック基板２にガラスフリットＧを
含む例えばＡｇ−Ｐｄペーストを一層、印刷、焼成して
金属層６を形成した後、その金属層６の表面を適度の濃
度（３〜５％）のフッ酸溶液などに所定時間（数十
秒）、浸漬する等して洗浄することで、表面に露出して
いるガラスフリットのみを選択的に溶解（エッチング）
して除去し、半田層の形成される面にガラスフリットが
存在しないように処理する。そして、この処理後に、前
例と同様にして半田層Ｈを形成すれば、金属層６と半田
層Ｈとの界面にガラスフリットの存在していないリッド
を得ることができる。本例においては、金属層６の焼付
け形成工程が一度で済む分、こうした溶解装置（設備）
を有する場合には効率的である。なおこの場合、或いは
前例のような複数層構造における金属厚膜（第１層）の
厚さは、５〜２５μｍ程度が適当である。５μｍ未満で
あると、薄過ぎるためにセラミック側に拡散されるガラ
スフリットの量不足となって密着強度が低くなるためで
ある。また２５μｍを超えるようだと、厚過ぎるために
焼成過程で厚膜中のガラスフリットがセラミック側に拡
散されきれず、表面側にガラスフリットが多く残ってし
まい、その上に形成される半田層形成用の金属層中にガ
ラスフリットが大量に拡散して表面に露出してしまうこ
とがあるからである。
およびリッドを具体化した実施例としては、次のものを
挙げることができる。すなわち、図４に示したリッド基
板１のように、セラミック基板２にガラスフリットＧを
含む例えばＡｇ−Ｐｄペーストを一層、印刷、焼成して
金属層６を形成した後、その金属層６の表面を適度の濃
度（３〜５％）のフッ酸溶液などに所定時間（数十
秒）、浸漬する等して洗浄することで、表面に露出して
いるガラスフリットのみを選択的に溶解（エッチング）
して除去し、半田層の形成される面にガラスフリットが
存在しないように処理する。そして、この処理後に、前
例と同様にして半田層Ｈを形成すれば、金属層６と半田
層Ｈとの界面にガラスフリットの存在していないリッド
を得ることができる。本例においては、金属層６の焼付
け形成工程が一度で済む分、こうした溶解装置（設備）
を有する場合には効率的である。なおこの場合、或いは
前例のような複数層構造における金属厚膜（第１層）の
厚さは、５〜２５μｍ程度が適当である。５μｍ未満で
あると、薄過ぎるためにセラミック側に拡散されるガラ
スフリットの量不足となって密着強度が低くなるためで
ある。また２５μｍを超えるようだと、厚過ぎるために
焼成過程で厚膜中のガラスフリットがセラミック側に拡
散されきれず、表面側にガラスフリットが多く残ってし
まい、その上に形成される半田層形成用の金属層中にガ
ラスフリットが大量に拡散して表面に露出してしまうこ
とがあるからである。
【００１５】なお、上記実施例では、セラミック基板に
ガラスフリットにより焼付け形成される貴金属を含有す
る金属層として、Ａｇ−Ｐｄペーストを印刷焼成（厚膜
メタライズ）した場合を例示したがこれに限定されるも
のではない。金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、
パラジウム（Ｐｄ）、或いはロジウム（Ｒｈ）などの貴
金属、又はＡｇ−Ｐｔ合金などの合金のペーストを印刷
し、焼付け形成することでも具体化できる。また、貴金
属又はその合金に他の卑金属を含有する合金（ペース
ト）を印刷して焼付け形成することでも具体化できる。
また、本発明の第１の手段を具体化した上記実施例で
は、２層構造とし、第１層目、第２層目ともに同質のも
のを印刷焼成したが、本発明においては、異質のもので
複数層構造とすることも可能である。さらに、本発明に
おいては、半田層の形成される面をなす金属層は、半田
層が濡れて形成されるものであればよい。したがってコ
ストアップとはなるものの、例えばセラミック基板に接
する部位つまり第１層目にガラスフリット入り前記金属
ペーストを印刷、焼成して金属厚膜とし、その上に、Ｎ
ｉ鍍金をした後、さらに金、半田、又は錫を鍍金するこ
とでも具体化できる。ただし、金鍍金についてはＮｉ鍍
金を介さなくともよい。
ガラスフリットにより焼付け形成される貴金属を含有す
る金属層として、Ａｇ−Ｐｄペーストを印刷焼成（厚膜
メタライズ）した場合を例示したがこれに限定されるも
のではない。金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、
パラジウム（Ｐｄ）、或いはロジウム（Ｒｈ）などの貴
金属、又はＡｇ−Ｐｔ合金などの合金のペーストを印刷
し、焼付け形成することでも具体化できる。また、貴金
属又はその合金に他の卑金属を含有する合金（ペース
ト）を印刷して焼付け形成することでも具体化できる。
また、本発明の第１の手段を具体化した上記実施例で
は、２層構造とし、第１層目、第２層目ともに同質のも
のを印刷焼成したが、本発明においては、異質のもので
複数層構造とすることも可能である。さらに、本発明に
おいては、半田層の形成される面をなす金属層は、半田
層が濡れて形成されるものであればよい。したがってコ
ストアップとはなるものの、例えばセラミック基板に接
する部位つまり第１層目にガラスフリット入り前記金属
ペーストを印刷、焼成して金属厚膜とし、その上に、Ｎ
ｉ鍍金をした後、さらに金、半田、又は錫を鍍金するこ
とでも具体化できる。ただし、金鍍金についてはＮｉ鍍
金を介さなくともよい。
【００１６】なお、本発明に係るリッドに形成される半
田層は、Ｐｂ−Ｓｎ系、Ｐｂ−Ｓｎ−Ａｇ系、Ｐｂ−Ｉ
ｎ−Ａｇ系のものなど適宜のものを使用できるし、その
形成手法は、半田プリフォームを載せてリフローさせる
ことでも形成できる。また、本発明におけるリッド基板
を成すセラミックとしては、アルミナ以外に、窒化アル
ミ、ムライト、ジルコニアなどが挙げられる。
田層は、Ｐｂ−Ｓｎ系、Ｐｂ−Ｓｎ−Ａｇ系、Ｐｂ−Ｉ
ｎ−Ａｇ系のものなど適宜のものを使用できるし、その
形成手法は、半田プリフォームを載せてリフローさせる
ことでも形成できる。また、本発明におけるリッド基板
を成すセラミックとしては、アルミナ以外に、窒化アル
ミ、ムライト、ジルコニアなどが挙げられる。
【００１７】
【発明の効果】以上の説明から明らかなように、本発明
に係る半導体パッケージ用のセラミック製リッド基板の
第１および第２の手段においては、溶融した半田中に浸
漬したりして金属層の表面に半田層を形成する場合、そ
の表面にガラスフリットが存在していないから、形成さ
れる半田層中にボイドが生成されることが有効に防止さ
れる。また、本発明に係るリッドは、いずれにおいて
も、半田層の下地としての金属層と半田層との界面にガ
ラスフリットが存在していないために、半田層中のボイ
ドが著しく少なく、したがって、パッケージ本体を封着
した場合には、半田層中のボイドに起因する半田の飛
散、さらにはこれによる短絡や外観不良が有効に防止さ
れる。この結果、半導体パッケージの歩留まりの向上や
低コスト化を図ることができる。また封止後においても
半田層中に大きなボイドを残さないため、気密性の高い
高品質の半導体パッケージを得ることができる。さら
に、こうした効果により、従来不向きとされていた大型
パッケージのリッドにも安価なセラミックが適すること
となり、そのコストの大幅な低減が期待される。
に係る半導体パッケージ用のセラミック製リッド基板の
第１および第２の手段においては、溶融した半田中に浸
漬したりして金属層の表面に半田層を形成する場合、そ
の表面にガラスフリットが存在していないから、形成さ
れる半田層中にボイドが生成されることが有効に防止さ
れる。また、本発明に係るリッドは、いずれにおいて
も、半田層の下地としての金属層と半田層との界面にガ
ラスフリットが存在していないために、半田層中のボイ
ドが著しく少なく、したがって、パッケージ本体を封着
した場合には、半田層中のボイドに起因する半田の飛
散、さらにはこれによる短絡や外観不良が有効に防止さ
れる。この結果、半導体パッケージの歩留まりの向上や
低コスト化を図ることができる。また封止後においても
半田層中に大きなボイドを残さないため、気密性の高い
高品質の半導体パッケージを得ることができる。さら
に、こうした効果により、従来不向きとされていた大型
パッケージのリッドにも安価なセラミックが適すること
となり、そのコストの大幅な低減が期待される。
【図１】本発明に係る半導体パッケージ用のセラミック
製リッド基板を具体化した実施例を説明する要部拡大断
面図である。
製リッド基板を具体化した実施例を説明する要部拡大断
面図である。
【図２】図１のリッド基板のパッケージ本体に対面する
面を説明する平面図である。
面を説明する平面図である。
【図３】図１のリッド基板に半田層を形成してなるセラ
ミック製リッドを説明する断面図である。
ミック製リッドを説明する断面図である。
【図４】本発明の第２の手段に係る半導体パッケージ用
のセラミック製リッド基板およびセラミック製リッドを
具体化した実施例を説明する要部拡大断面図である。
のセラミック製リッド基板およびセラミック製リッドを
具体化した実施例を説明する要部拡大断面図である。
【図５】従来の半導体パッケージ用のセラミック製リッ
ドの部分断面拡大図である。
ドの部分断面拡大図である。
【図６】図５のリッドで封着する過程を説明する部分断
面図である。
面図である。
１ 半導体パッケージ用のセラミック製リッド基板 ２ セラミック基板 ３ パッケージ本体に対面する面 ４ 周縁面 ５ 側面 ６ 金属層 ６ａ 第１層目の金属層（貴金属を含有する金属からな
る金属層） ６ｂ 第２層目の金属層（半田層の形成される面として
の金属層） Ｈ 半田層 Ｖ ボイド Ｇ ガラスフリット
る金属層） ６ｂ 第２層目の金属層（半田層の形成される面として
の金属層） Ｈ 半田層 Ｖ ボイド Ｇ ガラスフリット
Claims (4)
- 【請求項１】 セラミック基板のパッケージ本体に対面
する面の周縁に沿って、貴金属を含有する金属からなる
金属層がガラスフリットにより焼付け形成され、前記金
属層の上に、半田層の形成される面として、ガラスフリ
ットを含有しない金属による金属層が形成されているこ
とを特徴とする、半導体パッケージ用のセラミック製リ
ッド基板。 - 【請求項２】 セラミック基板と、このセラミック基板
のパッケージ本体に対面する面の周縁に沿って形成され
た金属層と、この金属層の上に形成された半田層とを有
してなる半導体パッケージ用のセラミック製リッドであ
って、少なくとも前記金属層の前記セラミック基板と接
する部位は貴金属を含有する金属からなり、前記金属層
と前記セラミック基板との界面にガラスフリットが存在
する一方、前記金属層と前記半田層との界面にガラスフ
リットが存在していないことを特徴とする、半導体パッ
ケージ用のセラミック製リッド。 - 【請求項３】 セラミック基板のパッケージ本体に対面
する面の周縁に沿って、貴金属を含有する金属からなる
金属層がガラスフリットにより焼付け形成され、前記金
属層の半田層の形成される面にガラスフリットが存在し
ていないことを特徴とする、半導体パッケージ用のセラ
ミック製リッド基板。 - 【請求項４】 セラミック基板と、このセラミック基板
のパッケージ本体に対面する面の周縁に沿って形成され
た金属層と、この金属層の上に形成された半田層とを有
してなる半導体パッケージ用のセラミック製リッドであ
って、前記金属層は貴金属を含有する金属からなり、前
記金属層と前記セラミック基板との界面にガラスフリッ
トが存在する一方、前記金属層と前記半田層との界面に
ガラスフリットが存在していないことを特徴とする、半
導体パッケージ用のセラミック製リッド。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23538993A JP3369665B2 (ja) | 1993-08-27 | 1993-08-27 | 半導体パッケージ用のセラミック製リッド基板およびセラミック製リッド |
| MYPI94002182A MY112400A (en) | 1993-08-27 | 1994-08-19 | Ceramic lid assembly for semiconductor packages. |
| US08/690,460 US5825086A (en) | 1993-08-27 | 1996-07-29 | Ceramic lid assembly for semiconductor packages |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23538993A JP3369665B2 (ja) | 1993-08-27 | 1993-08-27 | 半導体パッケージ用のセラミック製リッド基板およびセラミック製リッド |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0766315A true JPH0766315A (ja) | 1995-03-10 |
| JP3369665B2 JP3369665B2 (ja) | 2003-01-20 |
Family
ID=16985363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23538993A Expired - Fee Related JP3369665B2 (ja) | 1993-08-27 | 1993-08-27 | 半導体パッケージ用のセラミック製リッド基板およびセラミック製リッド |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5825086A (ja) |
| JP (1) | JP3369665B2 (ja) |
| MY (1) | MY112400A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008192964A (ja) * | 2007-02-07 | 2008-08-21 | Denso Corp | 半導体チップの実装方法 |
| WO2013137214A1 (ja) * | 2012-03-14 | 2013-09-19 | 日本特殊陶業株式会社 | セラミック基板およびその製造方法 |
| JP2014049561A (ja) * | 2012-08-30 | 2014-03-17 | Kyocera Corp | 電子素子収納用パッケージおよび電子装置 |
| WO2017135139A1 (ja) * | 2016-02-01 | 2017-08-10 | 三菱マテリアル株式会社 | Ａｇ下地層付き金属部材、Ａｇ下地層付き絶縁回路基板、半導体装置、ヒートシンク付き絶縁回路基板、及び、Ａｇ下地層付き金属部材の製造方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19910078A1 (de) * | 1999-03-08 | 2000-09-28 | Bosch Gmbh Robert | Verfahren zur Erhöung der Fertigungssicherheit von Lötverbindungen |
| TW200527620A (en) * | 2004-02-04 | 2005-08-16 | Siliconware Precision Industries Co Ltd | Semiconductor package |
| WO2016053390A1 (en) * | 2014-10-01 | 2016-04-07 | Materion Corporation | Cover lid with selective and edge metallization |
| US10756298B2 (en) | 2017-11-03 | 2020-08-25 | OLEDWorks LLC | Solder hermetic sealing for OLEDs |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3590468A (en) * | 1969-02-19 | 1971-07-06 | Sperry Rand Corp | Glassy phase method for making pure alumina-to-metal hermetic seals |
| GB1514595A (en) * | 1975-03-03 | 1978-06-14 | Hughes Aircraft Co | Package for hermetically sealing electronic circuits |
| JPS5498178A (en) * | 1978-01-20 | 1979-08-02 | Hitachi Ltd | Electronic device |
| US4356047A (en) * | 1980-02-19 | 1982-10-26 | Consolidated Refining Co., Inc. | Method of making ceramic lid assembly for hermetic sealing of a semiconductor chip |
| US4291815B1 (en) * | 1980-02-19 | 1998-09-29 | Semiconductor Packaging Materi | Ceramic lid assembly for hermetic sealing of a semiconductor chip |
| JPS60115247A (ja) * | 1983-11-28 | 1985-06-21 | Fujitsu Ltd | 半導体装置 |
| JPS60173861A (ja) * | 1984-02-20 | 1985-09-07 | Hitachi Ltd | 半導体装置 |
| US4748085A (en) * | 1985-11-16 | 1988-05-31 | Narumi China Corporation | Multilayer ceramic circuit board fired at a low temperature |
| JPH0653253B2 (ja) * | 1986-11-08 | 1994-07-20 | 松下電工株式会社 | セラミツク基板の粗化法 |
| US4746583A (en) * | 1986-11-21 | 1988-05-24 | Indium Corporation | Ceramic combined cover |
| US4851301A (en) * | 1988-02-12 | 1989-07-25 | Motorola, Inc. | Solder bonding with improved peel strength |
| JPH02250359A (ja) * | 1989-03-24 | 1990-10-08 | Hitachi Ltd | 半導体装置 |
| JP2927010B2 (ja) * | 1991-03-01 | 1999-07-28 | 株式会社日立製作所 | 半導体パッケージ |
-
1993
- 1993-08-27 JP JP23538993A patent/JP3369665B2/ja not_active Expired - Fee Related
-
1994
- 1994-08-19 MY MYPI94002182A patent/MY112400A/en unknown
-
1996
- 1996-07-29 US US08/690,460 patent/US5825086A/en not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008192964A (ja) * | 2007-02-07 | 2008-08-21 | Denso Corp | 半導体チップの実装方法 |
| WO2013137214A1 (ja) * | 2012-03-14 | 2013-09-19 | 日本特殊陶業株式会社 | セラミック基板およびその製造方法 |
| US9006582B2 (en) | 2012-03-14 | 2015-04-14 | Ngk Spark Plug Co., Ltd. | Ceramic substrate and process for producing same |
| JPWO2013137214A1 (ja) * | 2012-03-14 | 2015-08-03 | 日本特殊陶業株式会社 | セラミック基板およびその製造方法 |
| JP2014049561A (ja) * | 2012-08-30 | 2014-03-17 | Kyocera Corp | 電子素子収納用パッケージおよび電子装置 |
| WO2017135139A1 (ja) * | 2016-02-01 | 2017-08-10 | 三菱マテリアル株式会社 | Ａｇ下地層付き金属部材、Ａｇ下地層付き絶縁回路基板、半導体装置、ヒートシンク付き絶縁回路基板、及び、Ａｇ下地層付き金属部材の製造方法 |
| JP2017139260A (ja) * | 2016-02-01 | 2017-08-10 | 三菱マテリアル株式会社 | Ａｇ下地層付き金属部材、Ａｇ下地層付き絶縁回路基板、半導体装置、ヒートシンク付き絶縁回路基板、及び、Ａｇ下地層付き金属部材の製造方法 |
| US10734297B2 (en) | 2016-02-01 | 2020-08-04 | Mitsubishi Materials Corporation | Ag underlayer-attached metallic member, Ag underlayer-attached insulating circuit substrate,semiconductor device, heat sink-attached insulating circuit substrate, and method for manufacturing Ag underlayer-attached metallic member |
Also Published As
| Publication number | Publication date |
|---|---|
| MY112400A (en) | 2001-06-30 |
| JP3369665B2 (ja) | 2003-01-20 |
| US5825086A (en) | 1998-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2746840B2 (ja) | 集積回路パッケージとリードフレーム | |
| US4675243A (en) | Ceramic package for semiconductor devices | |
| US4829553A (en) | Chip type component | |
| JP3369665B2 (ja) | 半導体パッケージ用のセラミック製リッド基板およびセラミック製リッド | |
| JPS61142750A (ja) | 絶縁基板 | |
| US5780931A (en) | Surface mounting semiconductor device and semiconductor mounting component | |
| EP0074168A1 (en) | Device and method for packaging electronic devices | |
| JP3929675B2 (ja) | 圧電振動子 | |
| US4065588A (en) | Method of making gold-cobalt contact for silicon devices | |
| JPH03101234A (ja) | 半導体装置の製造方法 | |
| JPH0536754A (ja) | 半導体装置 | |
| JPS58161351A (ja) | ガラス封止半導体装置 | |
| JP2654872B2 (ja) | 半導体装置 | |
| JPH07211575A (ja) | セラミックコンデンサ | |
| JPS5826175B2 (ja) | 半導体装置の製造方法 | |
| JP2626028B2 (ja) | 半導体セラミック電子部品の製造方法 | |
| EP0219812A2 (en) | Packaged semiconductor device having solderable external leads and process for its production | |
| JPS6032774Y2 (ja) | 半導体装置用ステム | |
| JPH02265202A (ja) | チップ部品 | |
| JPH05343553A (ja) | 半導体集積回路装置およびそれに用いる封止ガラス | |
| JPS61225839A (ja) | バンプ電極の形成方法 | |
| JPS5821430B2 (ja) | 半導体装置の製造方法 | |
| JP2000349180A (ja) | はんだコートリッド | |
| JPS61141156A (ja) | 半導体素子 | |
| JPH10135213A (ja) | 半導体装置の電極形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |