JPH0766023B2

JPH0766023B2 - 被試験装置の評価装置とその方法、ならびに抵抗性評価と波形評価を同時実行するための装置とその方法

Info

Publication number: JPH0766023B2
Application number: JP5098143A
Authority: JP
Inventors: ウーカ−チウ
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1992-05-29
Filing date: 1993-04-23
Publication date: 1995-07-19
Anticipated expiration: 2010-07-19
Also published as: EP0572060A1; JPH06109796A; US5266901A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、高密度回路ボード及び
セラミック基板に係り、詳細には、相互接続ネットワー
クの導通を検出し、かかるネットワークが別の相互接続
ネットワークに短絡（ショート）されるか、又は別の相
互接続ネットワークに対し漏れ抵抗を有するか、を検出
するための装置及び方法に関する。

【０００２】

【従来の技術】高密度印刷回路ボード及びセラミック基
板の製造には、開路（オープン）及び短絡試験が必要と
される。開示が本出願の参照によって組み入れられる１
９９２年２月２０日出願の同時係属出願シリアル番号第
８４３、６７２号において示されているように、回路ボ
ード及びセラミック基板（以下、回路ボードの一部とし
て含まれる）は通常、メタル相互接続ネットワーク（ネ
ット）、電力面、誘電体材料、及び少なくとも一つの基
準面を有する。このような回路ボードは各々、実際に、
多層を有し、これら多層は各々、その上に異なるネット
を製造させている。各ネットはさらに、回路ボード内の
多層にわたって分布されることもある。

【０００３】各回路ボード上にパッケージ化される電子
構成要素の高密度性を考慮して、各回路ボードの完全
性、即ち、回路ボードのネットをそれぞれに影響する異
なるメタル相互接続の完全性、は、最も重要である。従
って、予想以上の抵抗がネットワークの特定のセクショ
ン間に発生することになる「開路」状態、又は、理論的
に無限の抵抗をその間に有する必要がある２つの別個の
ネットが事実上ともに短絡されているように見えるか、
もしくは許容されないインターネット（漏れ）抵抗を有
することになる「短絡回路」状態などの欠陥を検出し、
また回避することである。

【０００４】開路及び短絡試験を実行するために、従来
技術のシステム及び方法では、全クラスタプローブ（ギ
ャングプローブ又はベッド・オブ・ネイルズ（bed-of-n
ails）プローブ）、又は多数の移動プローブ（シリアル
検査）が用いられる。全クラスタプローブ方法では、ネ
ットの端子間の抵抗を測定することによって開路を検出
し、試験中のネットと残りのネットの間の抵抗を測定す
ることによって短絡を検出する。シリアル検査方法で
は、ネットの抵抗を測定することによって開路を検出
し、ネットと基準面との間の容量を測定することによっ
て短絡を検出する。測定された超過容量によって、短絡
が存在することが指示される。シリアル検査方法では、
開路検出用のＤＣ抵抗計、及び容量測定用のＨＰ４２８
４Ａ・ＬＣＲメーターなどのインピーダンスメーターが
使用される。

【０００５】２つの移動プローブを用いてネットの試験
を実行する従来技術方法の一例がアメリカ特許第４、５
６５、９６６号に述べられている。ここに示されるよう
に、基準面に対するネットワークの容量に関して一続き
のワンポイント測定が実行される。各ネットの導通状態
を検査するために、ネットの端点にそれぞれ配置される
２つのプローブ間において抵抗測定が実施される。ネッ
ト間の超過内部容量を測定するために、この技術では従
来の正弦波ＡＣ信号生成装置が用いられる。このアメリ
カ特許公報の５段目、６５乃至６９行を参照する。

【０００６】ＡＣ信号の使用に基づく短絡を検出する別
の方法の例が、上述したアメリカ特許出願シリアル番号
第８４３、６７２号に述べられている。ここでは、容量
測定を実施するためのＡＣ位相感知方法が示される。各
ネットの導通を測定するために、抵抗測定が用いられ
る。

【０００７】上述された従来技術システム及び方法につ
いては、幾つかの欠点がある。一つには、ＡＣ容量測定
方法に基づく短絡検出のためのスループットが遅いこと
である。これは、容量を測定することによって短絡を検
出するためのＡＣ方法の使用には、ωＲ_iＣ_n（定量関
係）がユニティ（１）以下であることが要求される事実
が原因である。（ωは角周波数、Ｒ_iはネット間の漏れ
抵抗、及びＣ_nは試験中のネットが短絡されているネッ
トの容量である。）高漏れ抵抗に対して、このユニティ
（１）の基準は低周波数を使用することが必要とされ
る。そこでまた、ＡＣ位相感知検出方法では、時定数が
ＡＣ信号の少なくとも一周期において設定されることが
必要である。また、ＡＣ信号の立ち上がり時間、又は正
確にはそれに対する応答時間、が指数関数であるので、
持続時間の長い入力信号が、実質的に正確な最終値を生
成するために必要とされる。

【０００８】欠陥を分離するために、従来技術の方法
（上記アメリカ特許出願第８４３、６７２号の発明を除
く）では、短絡されるネットの容量値を同様の容量値を
有するネットに整合する。このような欠陥分離方法で
は、ネット間に発生する漏れ抵抗を考慮に入れることが
できない。

【０００９】既に述べたように、従来技術の方法（上記
アメリカ特許出願第８４３、６７２号は含まない）のし
きい値は、ωＲ_iＣ_n＜１の関係によって設定される。
周波数ｆ（ω＝２πｆ）はＲ_iＣ_nの積であり、Ｒ_iは
短絡の定義であり、Ｃ_nは積におけるネット容量の起こ
りうる最高値であるので、低容量ネットに対しては過剰
量となる。例えば、周波数ｆが１００キロオームに５０
ｐＦネットを乗じた短絡に基づくしきい値定義によって
決定されることになると、従来技術の方法では、１ｐＦ
のネット（基準面に対するネット）と、短絡となる５メ
グオーム漏れ抵抗を説明することになるのは、そのＲ_i
Ｃ_n値が短絡Ｒ_iの定義及び最大容量Ｃ _nに対して設定
されるしきい値と同じであるからである。

【００１０】ωＲ_iＣ_n＜１の関係が満たされない場
合、それは漏れであるか、又は、測定容量が被試験ネッ
トと該ネットが短絡されているネットとの結合容量では
ないか、の何れかである。後者の場合、短絡を分離させ
るのに問題がある。

【００１１】

【発明が解決しようとする課題】本発明の目的は、高ス
ループット回路ボード検査システムを提供することであ
る。

【００１２】本発明の別の目的は、検査中のネットの抵
抗測定、及びネットが回路ボード上で他のネットの一つ
に短絡されているかを判断するための波形分析を同時に
実行することのできる回路ボード検査システムを提供す
ることである。

【００１３】本発明のさらに別の目的は、検査中のネッ
トから短絡したネットまでの漏れ抵抗、及び、検査中の
ネットと短絡したネットと基準面との結合容量、の少な
くとも何れか一方を決定することによって、試験中のネ
ットが短絡される特定のネットを隔離することができる
回路ボード検査システムを提供することである。

【００１４】

【課題を解決するための手段】ネットの導通と、ネット
が回路ボード（基板）の別のネットの一つに短絡されて
いるかどうかの両方の意味において、ネットの完全性を
試験するために、本発明によるシステムでは、抵抗検出
及び波形サンプリングの組み合わせが用いられる。ネッ
トの導通を試験するために、ネットの対応する端部に配
置される２つのプローブを使用して、それらの間の抵抗
を測定する。ネットが他のネットの一つに短絡されてい
るかどうかを検出し、また、実際に短絡がある場合にネ
ットが短絡しているネットを隔離するために、本発明
は、回路ボードの基準面に対し外部コンデンサと（外部
コンデンサに並列に接続される）外部抵抗を付加するこ
と、パルス生成器からネットを刺激する（ネットに圧力
をかける）ためのプローブの一つに矩形パルスを印加す
ることを含む。ネットからの応答はさらに、過渡ディジ
タル解析器によって時間に従う一連の電圧値として外部
コンデンサを横切ってサンプル化される。連続する電圧
値から外挿可能な外部コンデンサを横切る信号の立ち上
がりは、ネット（即ち、最適ネット、開路、短絡、又は
ネット間に漏れ抵抗を有する）の完全性、及びそれによ
る回路ボードの完全性の反映である。

【００１５】

【実施例】図１には、回路ボードの他の任意のネットに
対する試験中のネット２の短絡を検出する従来技術によ
るシステム及び方法が示されている。図示のように、回
路ボードは基準面、又は電力面６を有する。図１の単一
プローブシステムに対して、基準面６は、各々が多数の
ネットを含む多層を備えた基板にあるように、外部又は
内部にあってもよい。例えば、ネット２としての、ネッ
トは各々、その幅及び長さによって決定する特定の領域
を有する。従って、ネット２と基準面６との間には対応
する容量Ｃ₁がある。ネット２とネット４との間には、
抵抗Ｒ₁₂がある。さらに、ネット４と基準面６との間に
は容量Ｃ₂がある。短絡を検査するために、従来技術の
方法では、容量計８を設置し、その一端は基準面６に接
続され、他端はネット２の端点の一つに置かれるプロー
ブ１０に接続される。

【００１６】ネット２と、他のネット、即ちネット４、
との間に短絡があると、プローブ１０と基準面６にわた
って測定される容量は予想よりも大きくなる。従って、
従来技術の方法に対して、試験中のネットと基準面との
間に過剰の容量が見られる場合、試験中のネットと他の
あるネットとの間に短絡があると仮定される。

【００１７】一方、図２について、一例として符号１２
にあるようなブレーク（断線）によりネット２において
不連続状態（不導通状態）が存在する場合、ネット２の
領域がそうであるべきものよりも小さいと、プローブ１
０と基準面６との間に測定される容量は予想されたもの
よりも小さくなる。従って、従来技術方法では、予想さ
れたものより容量が小さい場合、試験中のネットには開
路があると仮定される。

【００１８】符号８にあるような多くの容量計は、ＡＣ
測定法を用いているので、ＡＣ信号の周波数は、容量を
測定することによって開路／短絡があるかどうかを判断
するために注意深く選択されなければならない。言い換
えれば、従来技術による測定法は周波数依存的である。
さらに、開路及び短絡回路の定義のための個々の抵抗値
が異なる可能性は非常に高いので、開路及び短絡の異な
るカットオフ抵抗値によって開路及び短絡回路をともに
試験するために、異なる周波数を使用する必要がある。

【００１９】図３には、本発明のシステムの概略図が示
されている。図示のように、ネット１６、１８及び基準
面２０を有する被試験装置（試験中のユニット、ＵＵ
Ｔ）１４は、抵抗検出及び波形サンプリングにかけられ
る。ＵＵＴ１４は実際上、符号２０のような外部基準面
を備えた単一の回路ボード、又は、基準面２０が内部電
力、接地面、もしくは外部基準面である多数の層を備え
た基板から構成されるものでもよい。何れの場合におい
ても、１６と１８のみが図示されている複数のネットは
これら多層の各々に製造されることができる。

【００２０】試験中のネット１６は端部のそれぞれに第
１のプローブ２２と第２のプローブ２４を位置付けてい
る。プローブ２２と２４とはともに、ネット１６にブレ
ークがあるかどうかを判断するために抵抗導通試験を実
行する。プローブ２２と２４が構成要素の一部とされる
回路は、浮動電流試験回路３８と呼ばれる。プローブ２
２と２４の他に、浮動電流試験回路３８はさらに浮動電
流源２６を有する。浮動電流源は、浮動電圧源２８と抵
抗Ｒ_Sである。プローブ２２の出力はライン３０を介し
て差動増幅器３２の入力の一方に接続され、プローブ２
４の出力はライン３４を介して他方の入力として差動増
幅器３２に接続される。浮動電流源２６はライン３０と
３４を横切って接続される。差動増幅器３２の出力は解
析器３６によって検出され、同解析器は、本発明の実施
例ではモデル番号２０００ＰのＡｎａｌｙｔｅｋ過渡デ
ィジタル解析器であってもよい。

【００２１】浮動電流試験回路３８は任意の２地点間、
例えば、プローブ２２と２４によって区別されるネット
１６に沿った距離、の抵抗を検出する。かかる抵抗はＲ
_mと示される。本質的に、例えば、ネット１６に沿っ
た、プローブ２２と２４で示されるような任意の２地点
間に適当な導電性があると、これらの２地点間における
抵抗は、たとえあるとしても非常に小さい。反対に、例
えば、物理的破壊の結果として、ネット１６に沿った任
意の２地点間における不適切な導電性、即ち、不連続
性、があると、これらの地点間の抵抗は極度に高くな
り、例えば、ほとんど無限状態となる。このように、種
々の地点、特にネット１６に沿った端点、の間の抵抗を
決定することによってその導電性を確認することができ
る。

【００２２】浮動電流試験回路３８について、作動中に
プローブ２２と２４はそれぞれ、個々の異なる地点、例
えば個々の端点、において、ネット１６と接触させられ
る。さらに、浮動電流源２６によって、小量の電流がプ
ローブの一つ、例えばプローブ２４、に供給される。ネ
ット１６内の電流は、差動増幅器３２によってサンプリ
ングされるプローブ２２と２４における電圧電位を誘導
する。ネット１６の抵抗が低い場合、差動増幅器３２
は、異なる位置間において実質的にゼロの電位差を検出
することになる。しかしながら、ネット１６の抵抗が高
い場合、差動増幅器３２は、プローブ２２と２４の間の
電位差を検出することになり、これは次に解析器３６に
よって検出される。このように、差動増幅器３２から提
供された電位差を検出することによって、ネット１６の
導電性が確認される。

【００２３】図３に示される本発明は第２の回路を有
し、これは短絡試験回路４０と呼ばれており、図４では
別個に示されている。図３から続けて、短絡検出回路４
０は、プローブ、例えばプローブ２２、ネット１６と１
８を横切る内部抵抗Ｒ₁₂、ネット１６と１８との間の内
部容量Ｃ₁₂、ネット１６と基準面２０にわたる容量
Ｃ₁、及びネット１８と基準面２０にわたる容量Ｃ₂を
有する。さらに短絡試験回路４０には外部コンデンサＣ
₀が含まれており、その一端は基準面２０に接続されて
おり、他端はパルス生成器４２に接続されており、パル
ス生成器は接地されている。パルス生成器４２はライン
４４を介してプローブ２２に出力を供給する。図３に示
される本発明の実施例に使用することのできるパルス生
成器は多数存在する。このような市販されているパルス
生成器の一つに、ＢＮＣモデルナンバー２０２Ｈとして
公知のバークレーニュークレオニックスコーポレイショ
ン（Berkeley Nucleonics Corp. ）製造のものがある。
端的に言えば、パルス生成器４２は、その名称が意味す
るものとして、可変長の幅を有するパルス信号を生成す
る。Ｃ_Oを横切って接続される解析器４６もまた、Ａｎ
ａｌｙｔｅｋ２０００Ｐ過渡ディジタル解析器であって
もよい。

【００２４】図４を参照して、短絡検出回路４０は以下
のように動作する。矩形パルス５０はパルス生成器４２
から生成され、ライン４４を介してプローブ２２に供給
される。このプローブ２２はネット１６に沿った任意の
場所に設置することもできる。パルスの幅及び振幅は、
回路内の異なる電子構成要素の結合特性に依存し、特に
回路に要求される感度の種類と、望ましいとされる信号
／雑音レベルとに依存する。換言すれば、高漏れ抵抗に
対して必要な感度が高いほど、パルス幅は広くなる。そ
こでまた、所望の信号／雑音レベルが大きいほど、パル
ス信号の振幅も大きくなる。

【００２５】何れの場合にも、パルス信号はプローブ２
２によってネット１６に印加される。Ｃ₁₂、Ｒ₁₂、Ｃ₁
及びＣ₂の異なる値によっては、外部コンデンサＣ₀を
横切って異なる振幅を有する信号が生成される。一例と
しての応答信号は、例えば図７（Ｂ）に示される。応答
信号についての説明は、図５乃至図１３に示される異な
る等価回路について後述される。ここでは、外部コンデ
ンサＣ₀を横切る信号が過渡ディジタル解析器４６によ
って時間に従う離散的値としてサンプリングされ（即
ち、波形サンプリング）、Ｃ₀が生成する「ローディン
グ」効果によって、初期のサンプリング値、即ち、ｔ＝
０又はほぼその時に、異なるネットに対し異なる値（振
幅）を有する（異なるネットが異なる特性を有すること
を仮定する）ことを示すことで十分である。このよう
に、応答信号の初期のサンプル値を調べることによっ
て、ネットが許容できるか否か、即ち、最適なネット
か、回路ボード上のその他のネットの一つに短絡される
開路ネットか、又はその他のネットの一つに対して漏れ
抵抗を有するかについて、迅速に判断を行うことができ
る。

【００２６】図４に示される概略回路図について、定義
付けにおいて、外部コンデンサＣ₀の他に、Ｃ₀を横切
って接続される外部レジスタＲ₀がある。Ｃ₁は、ネッ
ト１６、即ち試験中のネット、と基準面２０との間の容
量を意味する。Ｃ₂は、ネット１８、即ち試験中のネッ
トが短絡されるネット、と基準面２０との間の容量とし
て定義される。Ｃ₁₂は、試験中のネットとそのネットが
短絡されるネットとの間、即ち、ネット１６とネット１
８との間、の結合容量である。Ｒ₁₂は、試験中のネッ
ト、即ちネット１６、及び、そのネットが短絡されるネ
ット、即ちネット１８、との間の漏れ抵抗である。Ｒ₀
とＣ₀は、Ｒ₀Ｃ₀≫Ｒ₁₂Ｃ₁、Ｒ₁₂Ｃ₂及びＣ₀≫Ｃ
₁、Ｃ₂であるように選択される。

【００２７】図４の短絡検出回路４０の等価回路が図５
に示される。一般に、試験中のネットに電気的に結合さ
れる回路ボードのネットのすべてを合計した時でも、Ｃ
₁₂は非常に小さい。別の言い方をすると、Ｃ₁₂はＣ₁又
はＣ₂の何れよりもかなり小さい。従って、Ｃ₁₂を無視
することができる。この結果、図５の回路は図６に示さ
れた回路のようになる。

【００２８】図６に示されたように、点線で囲まれた箱
型部分はＵＵＴ１４を表わし、Ｒ₁₂、Ｃ₂及びＣ₁を有
する。図４について、ネット１６が好適なネットである
場合、Ｒ₁₂の抵抗は少なくとも約１０¹²オームである。

【００２９】以下は、本発明によるシステムの等価回路
の基本的概念の定量解析である。

【００３０】図６では、ｔ＝０の場合、パルス生成器４
２によって生成されるパルス５０は立ち上がり５０Ｌを
有することがわかる。ＵＵＴ１４に関して、Ｔ＝０では
Ｃ₁とＣ₂は短絡のように動作する。試験中のネット、
例えば、図４のネット１６、が許容されるか、又は好適
なネットである場合の例において、ネット１６とネット
１８との間に短絡がないので、Ｃ₂は要因ではなくな
る。このため、図７（Ａ）の等価回路となる。

【００３１】図７（Ａ）について、ｔ＝０ではＲ₀はＣ
₀、外部コンデンサ、によって短絡される。このため、
次の式（１）のようになる。

【００３２】

【数１】

【００３３】式（１）を操作することによって、以下に
示される式（２）が得られる。

【００３４】

【数２】

【００３５】式（２）は、ｔ＝０の時の外部コンデンサ
Ｃ₀を横切って測定される電圧値の振幅を表す。換言す
ると、パルス生成器４２から印加されるパルス５０の立
ち上がり５０Ｌに応答して、図７（Ａ）の回路図につい
てＣ₀を横切る応答信号の振幅は式（２）によって表わ
される。この振幅は、図７（Ｂ）のグラフにおいてｔ＝
０の場合に示される。ｔ＞０では、Ｃ₀を横切る応答信
号は、図７（Ｂ）のグラフの符号５２の部分によって示
されるように、指数的減衰の波形になり、これは時定数
Ｒ₀（Ｃ₁＋Ｃ₀）を有する。ｔ＞０の時の信号の指数
的減衰部分を考慮に入れると、以下の式（３）が得られ
る。

【００３６】

【数３】

【００３７】ｔ＝０の時に指数項が１になる場合、式
（２）が式（３）と同一であることは理解すべきことで
ある。

【００３８】本発明の実施例では、式（２）のＶ_c0は、
例えば所定の製品設計値又は経験に基づいて決定したも
のから得られる好適ネットの値を反映する。例えば、外
部コンデンサＣ₀の個々の値と入力パルスＶ₀の振幅
（即ち、立ち上がり５０Ｌ）が知られていると仮定する
と、Ｖ_c0の所定の製品設計値は式（２）を用いて計算す
ることもできる。別の方法としては、多数の好適部品を
測定することによって経験主義的にＶ_c0を決定すること
である。従って、図７（Ｂ）について、試験中の任意の
ネットから得られる値Ｖ_c0はその所定値と比較して地点
５３で得られる場合、好適ネットであると考えられる。
反対に、地点５３とは異なった外部コンデンサＣ₀を横
切る任意のＶ_c0の値（プロセス変化及び測定不確実を考
慮する）は、好適なネットではなくなる。むしろ、かか
るネットは回路ボード上の別のネットに短絡される開路
を有するか、又は別のネットへの高漏れ抵抗を有する
か、の何れか一方のものとして考えられることになる。
図７（Ｂ）に示されるように、外部抵抗Ｒ₀がいったん
働き始めると、外部コンデンサＣ₀を横切る電圧値は下
方傾斜波形５２に従って減衰し始める。

【００３９】上述したように、試験中のネット、例えば
ネット１６、及び回路ボード上の別のネット、例えばネ
ット１８を隔離する抵抗が小さいと、低抵抗短絡があ
り、これは低漏れ抵抗と称されている。このような低漏
れ抵抗の等価回路は図８と図９に示される。図８は、ｔ
＝０における等価回路を示し、図９は、外部レジスタＲ
₀が回路の一部となるｔ＞０の後の等価回路を示す。

【００４０】図８に示される等価回路がｔ＝０の場合
に、以下の式（４）が得られる。

【００４１】

【数４】

【００４２】その後、ｔ＞０の時にＲ₀の外部抵抗は係
数（ファクタ）となる。この結果は、以下の式（５）の
ようになる。

【００４３】

【数５】

【００４４】ｔ＝０の場合、式（５）の指数部分が１に
なることによって、式（４）が生じることになる。この
ため、式（４）は、試験中のネット、例えばネット１
６、が回路ボード上のネットの一つ、例えばネット１
８、に短絡される状態を表わす。本発明では、式（４）
によって表されるＣ₀にわたる電圧値Ｖ_c0は、図１０の
グラフ中の地点５４に示され、本発明では「完全短絡
（デッド短絡）」と呼ぶことができる。これを簡単に言
い表すと、試験中のネットは回路ボード上の別のネット
に直接短絡されていると判断される。ｔ＝０の直後に、
Ｃ₂が充電し始め、Ｃ ₀が放電し始め、Ｒ₀が係数であ
ると、図１０の５６の波形によって表される式（５）の
指数部分は、時定数Ｒ₀（Ｃ₁＋Ｃ₂＋Ｃ₀）を取る。

【００４５】地点５３における好適ネット値、及び地点
５４の完全短絡値の両方に対して、これら値はともにｔ
＝０の時の電圧振幅に相当する。このように、特定の振
幅のあるパルスが実質上、ｔ＝０の時に試験中のネット
に印加されると、外部コンデンサＣ₀を横切る電圧の振
幅（値）は、試験中のネットが他のネットに完全に短絡
される好適ネットであるか、又は回路ボード内の別のネ
ットに対し高漏れ抵抗を有するかどうかを表わすことに
なる。本発明では、ｔ＝０の場合に試験中のネットが
「好適ネット」又は「完全短絡」であるかを決定するこ
とができるので、容量計が使用されている従来技術によ
る方法とははっきりとした対照をなしている。このよう
な従来技術の方法では、正確な測定がなされる前に過渡
電圧が消滅することが必要である。このため、本発明の
システムは、従来技術のシステムよりも非常に多くのス
ループットを有する。

【００４６】外部コンデンサＣ₀を横切る値は実際に、
ｔ＞０で、好適ネットの所定値と完全短絡のしきい値と
の間のどこか、一例として図１０の地点５３と５４との
間、にくると考えられていると、試験中のネットとそれ
が短絡されるネットとの間のこのような高漏れ抵抗は、
以下に示される分析によって導き出すことができる。

【００４７】高漏れ抵抗の分析に対して、試験中のネッ
トとそれが短絡されるネットとの間の抵抗Ｒ₁₂は、定義
付けによって高い、即ち、ネット間高漏れ抵抗である。
このため、図４に示された本発明のシステムは、図１１
の等価回路に変形される。ここでは、ネット間抵抗Ｒ₁₂
は回路の一部である。しかしながら、ｔ＝０の場合、Ｒ
₁₂とＣ₂はＣ₁によって短絡される。同時に、Ｒ₀はＣ
₀によって短絡される。図１１の回路はこうして図１２
の等価回路に変形され、次に図７（Ａ）に示されるよう
な好適ネットの等価回路と同じになる。従って、図１２
の回路から導き出されるＣ₀はｔ＝０の場合、式（２）
と同一である。

【００４８】ｔ＝０の直後に、抵抗Ｒ₀は回路内の係数
になるとともに、Ｃ₂は充電し始め、一方Ｃ₀は放電し
始める。この等価回路は図１３に示され、これは意外に
も図９のそれと同一である。このように、Ｃ₂がいった
ん完全に充電されると、式（５）のそれと同一の式は図
１３の回路から導き出される。

【００４９】試験中のネットが回路ボード上の別のネッ
トに短絡される高漏れ抵抗を有するという事実は、図１
１乃至図１３の等価回路に示されるように、図１４のグ
ラフにおいてさらに説明される。

【００５０】図１４のグラフは、好適ネット、開路ネッ
ト、完全短絡、及び高漏れ抵抗を有する短絡の個々の波
形が重ねられている。既に述べられたように、好適ネッ
ト、開路ネット、完全短絡、及び高漏れ抵抗の波形は、
外部コンデンサＣ₀の既知の値と、入力パルスＶ₀の値
に従った所定の値に基づくものである。好適ネットの波
形は図１４ではｔ＝０の時は略垂直部分５９によって表
わされ、これは地点６０（これは所定の製品設計値及び
図１０における地点５３である）まで上昇し、次に直線
６２に沿ってわずかに下側に傾斜している。開放ネット
野波形は図１４ではｔ＝０の場合にほぼ垂直部分７２に
よって表わされ、これは地点６９（地点６０の下にあ
る）まで上昇し、次に直線７１に沿ってわずかに下側に
傾斜している。デッド短絡の波形は図１４では、ｔ＝０
の場合にほぼ垂直部分６８によって表わされ、これは地
点６４（地点６０の上にある）まで上昇し、次に直線７
０に沿ってわずかに下側に傾斜している。高漏れ抵抗短
絡の波形は、立ち上がり部分５８を有しており、これは
好適ネット地点６０まで５９と同じであり、直線７０に
沿ってわずかに下側に傾斜し始めるまで上昇し、ｔ＝０
にもどって外挿されると、完全短絡地点６４（図１０の
５４）と同じである。従って、図１４からは、図１２と
図１３に示される回路と、それらに対応する式は、図７
（Ａ）と図９のそれらと同一であることはそれほど驚く
べきことではない。図示のように、完全短絡の波形の立
ち上がり６８は、地点６０まで好適ネットの波形の立ち
上がり５９と同一である。さらに、その下方向傾斜部分
７０がｔ＝０にもどって外挿されると、６４において完
全短絡地点に一致する。

【００５１】好適ネットの波形の下方向傾斜部分６２と
完全短絡の波形の下方向傾斜部分７０との間にある部分
７２は、試験中のネットとそれが短絡されるネットとの
間の高漏れ抵抗を表わす。部分５８を表わす数学的公式
は、式（６）において示される。

【００５２】

【数６】

【００５３】図１４のグラフに関して、本発明のシステ
ムの動作は以下の通りである。好適ネットに対する所定
値が地点６０にあると仮定すると、完全短絡を構成する
もののしきい値は地点６０の上（地点６４など）にあ
る。ネットを評価するには、例えば２００μｓｅｃの幅
を有する矩形パルスが生成器４２とプローブ２２（図４
参照）を介してネットに供給される。時間に従う離散電
圧値の波形として外部コンデンサＣ₀を横切る応答は、
過渡ディジタル解析器４６によってサンプリングされ、
図１６に示されるメモリ７６Ｍなどのメモリに格納され
る。試験中のネットに印加されている矩形パルスもま
た、ネットをストレス（ひずみ）試験するために用いら
れることは、当然理解すべきことである。

【００５４】ｔ＝０、又は説明の目的により図１４に示
される時間と等しいほぼｔ＝０、の時に何がサンプリン
グされるかを分析するために、Ｃ₀を横切る電圧値は、
それらが上昇中であるか、最高地点に達したか、又は下
方向に傾斜しているかどうかを決定するために評価され
る。図１４に示されるような好適ネットの場合、時間に
従ってサンプリングされる電圧値は地点６０に達し、次
に直線６２に沿って下方向に傾斜する。直線部分６２は
実際に、図１０の部分５２によって下方向に指数的に傾
斜する波形の一部である。測定の時間単位が小さい図１
４のグラフでは、下方向に傾斜する直線近似は完全に正
しいことが証明される。図１４に示されるように、別の
ネットに短絡されるネットの場合、サンプリングされた
電圧値は地点６０を越えて上昇し続けることになる。こ
こで、時間が符号５５、即ち、ほぼｔ＝０、で示される
とすると、本発明のシステムでは、試験中のネットが好
適か、又は短絡されるかを極めて正確に、且つ迅速に決
定することができる。

【００５５】分析し続けると、励振パルス幅が２００μ
ｓｅｃであると仮定した場合、Ｃ₀を横切る応答は結果
として、２００μｓｅｃの時間において一連の離散的電
圧値として（過渡ディジタル解析器４６によって）サン
プリングされた波形を有する。既に述べられたように、
このようにサンプリングされた値は、信号獲得及びディ
ジタル化システム７６のメモリ７６Ｍ（図１６参照）に
記録される。

【００５６】試験中のネットの完全性を判断するため
に、次に、記録済の電圧値の小部分に基づいて評価が行
なわれる。例えば、図１４に示される５６のような対象
すべき期間を評価して、応答信号波形の立ち上がり５８
が上側に傾斜しているかどうかを判断し、もしそうであ
れば、高漏れ抵抗を有することになる。漏れ抵抗は初期
の傾斜部分から計算可能である。記録済の電圧値の異な
る（後の方の）小部分、領域７０、を用いて、試験中の
ネットと短絡されたネットとの結合容量を導き出すこと
ができる。応答信号の立ち上がり５８が下方向に傾斜す
ると、それは好適ネット、完全短絡、又は開路ネットの
何れかである。この場合、ｔ＝０の時のＶ _c0の値は、記
録済みの電圧値における小部分を外挿することによって
導き出される。ｔ＝０の時に外挿されたＶ_c0の値がその
期待値である場合、それは好適ネットである。ｔ＝０の
時に外挿されたＶ_c0の値が期待値よりも上側にある場
合、それは完全短絡である。また、ｔ＝０の時に外挿さ
れたＶ_c0の値が期待値よりも下側にある場合、それは開
路ネットである。

【００５７】従って、要するに、試験中のネットの完全
性を決定するために、励振パルスに応答した時間の関数
としての離散的電圧値は外部コンデンサＣ₀を横切って
サンプリングされる。これらのサンプリングされた値は
メモリに格納される。初期にサンプリングされた値は、
試験中のネットが好適か、又は短絡されるかを迅速に判
断するために、容易に使用することができ。格納済みの
値のサブセットは次に所与の対象すべき期間にわたって
評価される。また、対象すべき期間を直線として近似化
することによって、測定値は、ｔ＝０にもどって外挿す
ることができ、これによって試験中のネットが好適ネッ
ト、開路ネット、別のネットに短絡されるか、又は別の
ネットに対して高い抵抗を有するかどうかを導き出す
か、又は確認することができる。（図４の回路図の構成
要素の値が知られているか、又は事前にセット可能であ
るとすると、異なる容量且つ抵抗の値は容易に確証でき
る。）さらに、試験中のネットとそれが短絡されるネッ
トとの関の抵抗を評価することによって、後者のネット
は容易に見つけ出され、即ち、隔離される。検出された
ネットを欠陥ネットのリストからｔ＝０におけるＶ_c0及
びＲ₁₂によって整合することで隔離を実施することがで
きる。

【００５８】このため、本発明のシステムは、試験中の
ネットが「好適ネット」であるか、又は回路ボード上の
別のネットに短絡されるかを評価することができるのみ
ならず、試験中のネットと、もしあるならば、それが短
絡されるネットと、の間の抵抗を導き出すこともでき
る。当然、図１４の立ち上がり５８として表わされるよ
うな初期の電圧振幅は、矩形パルスの振幅と、過渡ディ
ジタル解析器４６（即ち、解析器４６が上記の時間２０
０μｓｅｃにおける５００、６００、又は７００などの
サンプルを測定するものであるかどうか）にセットされ
るサンプリング率に依存する。

【００５９】図１５は図１４のシステムの等価回路を示
しており、回路中を流れる異なる電流ｉ１乃至ｉ６が付
加されている。この等価回路図から、以下に示す６つの
式（７）乃至（１２）が得られる。

【００６０】

【数７】

【００６１】上記６つの式と６つの未知数によって、図
１５の回路、即ち、図４の本発明によるシステム、の異
なる構成要素の個々の値を得ることができる。これらの
値は、当然、Ｃ₀、Ｒ₀、及びＶ₀の所定値に基づいて
決定される。

【００６２】このように、図４の本発明のシステムの短
絡検出回路と、図３に示されるような抵抗検出回路３８
とを組み合わせる場合、本発明のシステムでは、抵抗検
出と波形サンプリングを同時に実行することによって、
試験中のネットが導電状態であるか、またそれが回路ボ
ード上の他のネットと隔離されているかを判断する。そ
して、試験中のネットが実際に回路ボード上の他のネッ
トと短絡されていると判断されると、さらにそのネット
が完全短絡であるか、高漏れ抵抗短絡を有するか、につ
いての決定を行なうことができる。さらに、抵抗検出と
波形サンプリングとを同時に実行することができ、ネッ
トが好適か、またはｔ＝０にあるかを初期に判断するこ
とができることによって、本発明のシステムでは、従来
技術のシステムよりもかなり多くのスループットによっ
て試験を実行することができるようになる。

【００６３】本発明のシステムに用いられる器具は、図
１６に示される。図示のように、被試験回路（又はＵＵ
Ｔ）１４はパルス生成器４２に接続されている。既に述
べられたように、パルス生成器４２は、バークレーニュ
ークレオニックスコーポレイション（Berkeley Nucleon
ics Corp. ）製造のＢＮＣモデル２０２Ｈ生成器であ
る。生成器４２は、双方向的にバス７３に接続されてお
り、ここにはまた、システムコントローラ７４、信号捕
獲及びディジタル化システム７６、及びトリガー生成器
７８が接続されている。システムコントローラは従来の
４８６形マイクロプロセッサでもよい。信号補間及びデ
ィジタル化システム７６は最初に開示されたように、少
なくとも一つのＡｎａｌｙｔｅｋモデル２０００Ｐ過渡
ディジタル解析器を有し、さらにメモリ７６Ｍを備えて
いる。図３に示された解析器３６と４６は信号捕獲及び
ディジタルシステム７６の一部であることが示されてい
る。システム７６の入力には、前置増幅器８０が接続さ
れている。

【００６４】システムコントローラ７４はシステム７６
とトリガー生成器７８の動作を制御し、さらに試験中の
ネットの完全性を決定するためにデータを分析すること
の他にパルス生成器４２と過渡ディジタイザ７６の動作
をある程度制御する。実際に、コントローラ７４がトリ
ガー生成器７８とパルス生成器４２と過渡ディジタイザ
７６の動作を制御することによって、トリガーパルスが
生成器７８から生成されることになり、この結果、過渡
ディジタイザ７６がデータを収集し始めることになり、
またパルス生成器４２はプローブ、例えば図３に示され
るようなプローブ２２、を介して矩形パルス５０を出力
することになる。外部コンデンサＣ₀を横切る応答信号
（時間の関数としての離散電圧値）８３は、メモリ７６
Ｍに供給されて格納される前に前置増幅器８０に供給さ
れる。所与の期間、例えば１００μｓｅｃ（２００μｓ
ｅｃ幅の励振パルスのｔ＝１００μｓｅｃ及びｔ＝２０
０μｓｅｃの間）にわたって記録済みの応答信号を反映
する一連の格納値を評価することもできる。この１００
μｓｅｃ時間において格納された値が直線を形成すると
仮定すると、試験中のネットを判断するためのｔ＝０に
もどっての外挿を行なうことができる。こうして、直線
が地点６０にもどって外挿されて、その傾斜部が負であ
る場合、好適ネットが確認される。一方、直線がもとに
外挿されて、ｔ＝０で地点６４を満たすと、試験中のネ
ットワークに対して完全短絡が確認される。地点６０、
ｔ＝０の場合の傾斜部が正であると、傾斜部から漏れ抵
抗を算出することができる。容量及び抵抗値は式（７）
乃至（１２）を用いて計算することができる。信号は、
オシロスコープ（図示せず）にディスプレイしたり、又
は必要ならばシステムコントローラ又はある手段によっ
て後の評価のためにメモリ（図示せず）に格納したり、
その何れかを行なうことができる。

【００６５】抵抗検出のために、電流源２６は被試験回
路１４の試験中のネットに対して電流を供給する。電圧
電位の値は、差動増幅器８１に供給され、ディジタル化
システム８２のメモリ８２Ｍに記録され、これについて
は図３について既に述べられている。

【００６６】

【発明の効果】本発明は上記のように構成されているの
で、抵抗検出と波形サンプリングを同時に実行すること
によって、試験中のネットが導電性であるか、またそれ
が回路ボード上の別のネットと隔離されているかを判断
し、試験中のネットが実際に回路ボード上の他のネット
と短絡されていると判断されると、さらにそのネットが
完全短絡であるか、高漏れ抵抗短絡を有するか、につい
て判断することができるという効果を有する。

【図面の簡単な説明】

【図１】回路ボード上のネット間の短絡を測定するため
の従来技術によるシステムの概略図である。

【図２】試験中のネットが不導通状態である図１の従来
技術システムの概略図である。

【図３】同時実行の抵抗検出及び波形サンプリングを示
した本発明のシステムの概略図である。

【図４】本発明の短絡検出部分のみを示した概略図であ
る。

【図５】図４に示されたシステムの等価回路の概略図で
ある。

【図６】ネット間の小容量は無視される図４に示された
システムの等価回路図である。

【図７】図７（Ａ）は、好適なネットを示した図４のシ
ステムの等価回路の概略図であり、図７（Ｂ）は、図７
（Ａ）の回路からの出力を時間の関数として示したグラ
フである。

【図８】低抵抗又は完全短絡を示した図４のシステムの
等価回路の概略図である。

【図９】試験中のネットと該ネットが短絡されているネ
ットとの間の低漏れ抵抗を示した図４のシステムのｔ＞
０に対する等価回路の概略図である。

【図１０】試験中のネットが好適なネットであるか、又
は別のネットに対する完全短絡であるかを指示する図４
のシステムの外部コンデンサを横切る応答信号を示した
合成グラフである。

【図１１】高漏れ抵抗解析を示すための本発明の図４の
システムの等価回路図である。

【図１２】図１１の回路の抵抗がＴ＝０では無視される
図１１の回路の等価回路図である。

【図１３】外部抵抗Ｒ₀がＴ＞０の後に働き始める図１
１の回路の等価回路図である。

【図１４】好適なネット、開路ネット、完全短絡、及び
それらの間の高漏れ抵抗を示した合成グラフである。

【図１５】異なる電流が回路内を流れるところを示した
図４のシステムの等価回路図である。

【図１６】本発明の異なる構成要素を示したブロック図
である。

【符号の説明】

１４被試験装置１６ネット１８ネット２０基準面２２プローブ２４プローブ４０短絡試験回路４２パルス生成器４６過渡ディジタル解析器Ｃ₀ 外部コンデンサＲ₀ 外部レジスタ

Claims

【特許請求の範囲】

【請求項１】少なくとも一つの基準面に並行して空間
的に設置される少なくとも一つのネットワークを有する
被試験装置（試験中のユニット）を評価するための装置
であって、パルスを生成するための手段と、前記パルスを前記ネットワークに印加するためのプロー
ブ手段と、前記基準面に電気的に接続される、並列に接続された容
量性手段及び抵抗性手段と、前記パルスに応答して前記容量性手段を横切る信号の立
ち上がりの振幅を検出するための解析器手段と、を有
し、前記振幅は前記ネットワークの完全性を表示する、被試験装置の評価装置。
【請求項２】前記信号は一連の離散的値を有し、前記
装置は前記一連の離散的値を格納するためのメモリ手段
をさらに有する請求項１に記載の被試験装置の評価装
置。
【請求項３】前記プローブ手段の位置とは異なる前記
ネットワークの一部に設置される別のプローブ手段をさ
らに有するとともに、前記解析器手段は前記プローブ手
段と前記別のプローブ手段との間に挟まれる前記ネット
ワークの一部の抵抗を検出する請求項１に記載の被試験
装置の評価装置。
【請求項４】各々が少なくとも一つの基準面に並行し
て空間的に設置される少なくとも一つのネットワークを
有する被試験装置を評価するための方法であって、（ａ）並列に接続された容量性手段と抵抗性手段を前記
基準面に接続するための工程と、（ｂ）パルスを生成するための工程と、（ｃ）前記パルスを前記ネットワークに印加するための
工程と、（ｄ）前記ネットワークに印加される前記パルスの立ち
上がりに応答して前記容量性手段を横切る信号の立ち上
がりの振幅を検出するための工程と、（ｅ）前記ネットワークの完全性を判断するために前記
信号の前記振幅を解析するための工程と、を有する被試験装置の評価方法。
【請求項５】各々が少なくとも一つの基準面に対して
平行且つ空間的関係で設置されている少なくとも２つの
ネットワークを有する被試験装置の抵抗性且つ波形評価
を同時に実行するための装置であって、パルスを生成するための手段と、試験用のネットワークの対応する端部にそれぞれ設置さ
れる少なくとも２つのプローブ手段であって、前記プロ
ーブ手段の一つが前記パルスを前記試験用のネットワー
クに印加し、前記基準面に接続される、並列に接続された容量性手段
及び抵抗性手段と、前記２つのプローブ手段間の前記試験用のネットワーク
の抵抗、及び前記試験用のネットワークに印加される前
記パルスに応答して前記容量性手段を横切って供給され
る信号の立ち上がりの振幅を検出するための解析器手段
と、を有する抵抗性評価と波形評価を同時実行するための装
置。
【請求項６】前記信号を時間に従う一連の離散的値と
して格納する工程と、前記試験用のネットワークの許容性を判断するために前
記立ち上がりの後に前記一連の離散信号の全体集合又は
少なくとも一つの部分集合を利用する工程と、をさらに有する請求項５に記載の抵抗性評価と波形評価
を同時実行するための装置。
【請求項７】各々が少なくとも一つの基準面に対して
並行且つ空間的関係で設置される少なくとも２つのネッ
トワークを有する被試験装置における短絡を検出し、隔
離するための方法であって、（ａ）並列に接続されたコンデンサとレジスタを前記基
準面に接続する工程と、（ｂ）パルスを生成する工程と、（ｃ）前記パルスを前記試験中のネットワークに印加す
るためにプローブ手段を利用する工程と、（ｄ）前記試験中のネットワークと別のネットワークと
の間の短絡を検出し、且つ隔離するために前記印加され
たパルスによって刺激されている前記試験中のネットワ
ークに応答して前記コンデンサを横切って提供される信
号の立ち上がりの振幅をサンプリングする工程と、を有する短絡の検出及び隔離方法。
【請求項８】各々が少なくとも一つの基準面に対して
平行且つ空間的関係で設置されている少なくとも２つの
ネットワークを有する被試験装置の抵抗性且つ波形評価
を同時に実行するための方法であって、（ａ）並列に接続された容量性手段と抵抗性手段とを前
記基準面に接続する工程と、（ｂ）パルスを生成する工程と、（ｃ）２つのプローブ手段をそれぞれ前記試験用のネッ
トワークの対応する端部に設置する工程と、（ｄ）前記プローブ手段の一つからのパルスを前記試験
用のネットワークに印加する工程と、（ｅ）前記２つのプローブ手段間の前記試験用のネット
ワークの抵抗と、前記試験用のネットワークに印加され
る前記パルスに応答して前記容量性手段を横切って提供
される信号の立ち上がりの振幅と、を同時に検出する工
程と、を有する抵抗性評価及び波形評価を同時実行するための
方法。