JPH0766023B2 - 被試験装置の評価装置とその方法、ならびに抵抗性評価と波形評価を同時実行するための装置とその方法 - Google Patents
被試験装置の評価装置とその方法、ならびに抵抗性評価と波形評価を同時実行するための装置とその方法Info
- Publication number
- JPH0766023B2 JPH0766023B2 JP5098143A JP9814393A JPH0766023B2 JP H0766023 B2 JPH0766023 B2 JP H0766023B2 JP 5098143 A JP5098143 A JP 5098143A JP 9814393 A JP9814393 A JP 9814393A JP H0766023 B2 JPH0766023 B2 JP H0766023B2
- Authority
- JP
- Japan
- Prior art keywords
- net
- network
- under test
- pulse
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/2805—Bare printed circuit boards
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Description
【0001】
【産業上の利用分野】本発明は、高密度回路ボード及び
セラミック基板に係り、詳細には、相互接続ネットワー
クの導通を検出し、かかるネットワークが別の相互接続
ネットワークに短絡(ショート)されるか、又は別の相
互接続ネットワークに対し漏れ抵抗を有するか、を検出
するための装置及び方法に関する。
セラミック基板に係り、詳細には、相互接続ネットワー
クの導通を検出し、かかるネットワークが別の相互接続
ネットワークに短絡(ショート)されるか、又は別の相
互接続ネットワークに対し漏れ抵抗を有するか、を検出
するための装置及び方法に関する。
【0002】
【従来の技術】高密度印刷回路ボード及びセラミック基
板の製造には、開路(オープン)及び短絡試験が必要と
される。開示が本出願の参照によって組み入れられる1
992年2月20日出願の同時係属出願シリアル番号第
843、672号において示されているように、回路ボ
ード及びセラミック基板(以下、回路ボードの一部とし
て含まれる)は通常、メタル相互接続ネットワーク(ネ
ット)、電力面、誘電体材料、及び少なくとも一つの基
準面を有する。このような回路ボードは各々、実際に、
多層を有し、これら多層は各々、その上に異なるネット
を製造させている。各ネットはさらに、回路ボード内の
多層にわたって分布されることもある。
板の製造には、開路(オープン)及び短絡試験が必要と
される。開示が本出願の参照によって組み入れられる1
992年2月20日出願の同時係属出願シリアル番号第
843、672号において示されているように、回路ボ
ード及びセラミック基板(以下、回路ボードの一部とし
て含まれる)は通常、メタル相互接続ネットワーク(ネ
ット)、電力面、誘電体材料、及び少なくとも一つの基
準面を有する。このような回路ボードは各々、実際に、
多層を有し、これら多層は各々、その上に異なるネット
を製造させている。各ネットはさらに、回路ボード内の
多層にわたって分布されることもある。
【0003】各回路ボード上にパッケージ化される電子
構成要素の高密度性を考慮して、各回路ボードの完全
性、即ち、回路ボードのネットをそれぞれに影響する異
なるメタル相互接続の完全性、は、最も重要である。従
って、予想以上の抵抗がネットワークの特定のセクショ
ン間に発生することになる「開路」状態、又は、理論的
に無限の抵抗をその間に有する必要がある2つの別個の
ネットが事実上ともに短絡されているように見えるか、
もしくは許容されないインターネット(漏れ)抵抗を有
することになる「短絡回路」状態などの欠陥を検出し、
また回避することである。
構成要素の高密度性を考慮して、各回路ボードの完全
性、即ち、回路ボードのネットをそれぞれに影響する異
なるメタル相互接続の完全性、は、最も重要である。従
って、予想以上の抵抗がネットワークの特定のセクショ
ン間に発生することになる「開路」状態、又は、理論的
に無限の抵抗をその間に有する必要がある2つの別個の
ネットが事実上ともに短絡されているように見えるか、
もしくは許容されないインターネット(漏れ)抵抗を有
することになる「短絡回路」状態などの欠陥を検出し、
また回避することである。
【0004】開路及び短絡試験を実行するために、従来
技術のシステム及び方法では、全クラスタプローブ(ギ
ャングプローブ又はベッド・オブ・ネイルズ(bed-of-n
ails)プローブ)、又は多数の移動プローブ(シリアル
検査)が用いられる。全クラスタプローブ方法では、ネ
ットの端子間の抵抗を測定することによって開路を検出
し、試験中のネットと残りのネットの間の抵抗を測定す
ることによって短絡を検出する。シリアル検査方法で
は、ネットの抵抗を測定することによって開路を検出
し、ネットと基準面との間の容量を測定することによっ
て短絡を検出する。測定された超過容量によって、短絡
が存在することが指示される。シリアル検査方法では、
開路検出用のDC抵抗計、及び容量測定用のHP428
4A・LCRメーターなどのインピーダンスメーターが
使用される。
技術のシステム及び方法では、全クラスタプローブ(ギ
ャングプローブ又はベッド・オブ・ネイルズ(bed-of-n
ails)プローブ)、又は多数の移動プローブ(シリアル
検査)が用いられる。全クラスタプローブ方法では、ネ
ットの端子間の抵抗を測定することによって開路を検出
し、試験中のネットと残りのネットの間の抵抗を測定す
ることによって短絡を検出する。シリアル検査方法で
は、ネットの抵抗を測定することによって開路を検出
し、ネットと基準面との間の容量を測定することによっ
て短絡を検出する。測定された超過容量によって、短絡
が存在することが指示される。シリアル検査方法では、
開路検出用のDC抵抗計、及び容量測定用のHP428
4A・LCRメーターなどのインピーダンスメーターが
使用される。
【0005】2つの移動プローブを用いてネットの試験
を実行する従来技術方法の一例がアメリカ特許第4、5
65、966号に述べられている。ここに示されるよう
に、基準面に対するネットワークの容量に関して一続き
のワンポイント測定が実行される。各ネットの導通状態
を検査するために、ネットの端点にそれぞれ配置される
2つのプローブ間において抵抗測定が実施される。ネッ
ト間の超過内部容量を測定するために、この技術では従
来の正弦波AC信号生成装置が用いられる。このアメリ
カ特許公報の5段目、65乃至69行を参照する。
を実行する従来技術方法の一例がアメリカ特許第4、5
65、966号に述べられている。ここに示されるよう
に、基準面に対するネットワークの容量に関して一続き
のワンポイント測定が実行される。各ネットの導通状態
を検査するために、ネットの端点にそれぞれ配置される
2つのプローブ間において抵抗測定が実施される。ネッ
ト間の超過内部容量を測定するために、この技術では従
来の正弦波AC信号生成装置が用いられる。このアメリ
カ特許公報の5段目、65乃至69行を参照する。
【0006】AC信号の使用に基づく短絡を検出する別
の方法の例が、上述したアメリカ特許出願シリアル番号
第843、672号に述べられている。ここでは、容量
測定を実施するためのAC位相感知方法が示される。各
ネットの導通を測定するために、抵抗測定が用いられ
る。
の方法の例が、上述したアメリカ特許出願シリアル番号
第843、672号に述べられている。ここでは、容量
測定を実施するためのAC位相感知方法が示される。各
ネットの導通を測定するために、抵抗測定が用いられ
る。
【0007】上述された従来技術システム及び方法につ
いては、幾つかの欠点がある。一つには、AC容量測定
方法に基づく短絡検出のためのスループットが遅いこと
である。これは、容量を測定することによって短絡を検
出するためのAC方法の使用には、ωRi Cn (定量関
係)がユニティ(1)以下であることが要求される事実
が原因である。(ωは角周波数、Ri はネット間の漏れ
抵抗、及びCn は試験中のネットが短絡されているネッ
トの容量である。)高漏れ抵抗に対して、このユニティ
(1)の基準は低周波数を使用することが必要とされ
る。そこでまた、AC位相感知検出方法では、時定数が
AC信号の少なくとも一周期において設定されることが
必要である。また、AC信号の立ち上がり時間、又は正
確にはそれに対する応答時間、が指数関数であるので、
持続時間の長い入力信号が、実質的に正確な最終値を生
成するために必要とされる。
いては、幾つかの欠点がある。一つには、AC容量測定
方法に基づく短絡検出のためのスループットが遅いこと
である。これは、容量を測定することによって短絡を検
出するためのAC方法の使用には、ωRi Cn (定量関
係)がユニティ(1)以下であることが要求される事実
が原因である。(ωは角周波数、Ri はネット間の漏れ
抵抗、及びCn は試験中のネットが短絡されているネッ
トの容量である。)高漏れ抵抗に対して、このユニティ
(1)の基準は低周波数を使用することが必要とされ
る。そこでまた、AC位相感知検出方法では、時定数が
AC信号の少なくとも一周期において設定されることが
必要である。また、AC信号の立ち上がり時間、又は正
確にはそれに対する応答時間、が指数関数であるので、
持続時間の長い入力信号が、実質的に正確な最終値を生
成するために必要とされる。
【0008】欠陥を分離するために、従来技術の方法
(上記アメリカ特許出願第843、672号の発明を除
く)では、短絡されるネットの容量値を同様の容量値を
有するネットに整合する。このような欠陥分離方法で
は、ネット間に発生する漏れ抵抗を考慮に入れることが
できない。
(上記アメリカ特許出願第843、672号の発明を除
く)では、短絡されるネットの容量値を同様の容量値を
有するネットに整合する。このような欠陥分離方法で
は、ネット間に発生する漏れ抵抗を考慮に入れることが
できない。
【0009】既に述べたように、従来技術の方法(上記
アメリカ特許出願第843、672号は含まない)のし
きい値は、ωRi Cn <1の関係によって設定される。
周波数f(ω=2πf)はRi Cn の積であり、Ri は
短絡の定義であり、Cn は積におけるネット容量の起こ
りうる最高値であるので、低容量ネットに対しては過剰
量となる。例えば、周波数fが100キロオームに50
pFネットを乗じた短絡に基づくしきい値定義によって
決定されることになると、従来技術の方法では、1pF
のネット(基準面に対するネット)と、短絡となる5メ
グオーム漏れ抵抗を説明することになるのは、そのRi
Cn 値が短絡Ri の定義及び最大容量C n に対して設定
されるしきい値と同じであるからである。
アメリカ特許出願第843、672号は含まない)のし
きい値は、ωRi Cn <1の関係によって設定される。
周波数f(ω=2πf)はRi Cn の積であり、Ri は
短絡の定義であり、Cn は積におけるネット容量の起こ
りうる最高値であるので、低容量ネットに対しては過剰
量となる。例えば、周波数fが100キロオームに50
pFネットを乗じた短絡に基づくしきい値定義によって
決定されることになると、従来技術の方法では、1pF
のネット(基準面に対するネット)と、短絡となる5メ
グオーム漏れ抵抗を説明することになるのは、そのRi
Cn 値が短絡Ri の定義及び最大容量C n に対して設定
されるしきい値と同じであるからである。
【0010】ωRi Cn <1の関係が満たされない場
合、それは漏れであるか、又は、測定容量が被試験ネッ
トと該ネットが短絡されているネットとの結合容量では
ないか、の何れかである。後者の場合、短絡を分離させ
るのに問題がある。
合、それは漏れであるか、又は、測定容量が被試験ネッ
トと該ネットが短絡されているネットとの結合容量では
ないか、の何れかである。後者の場合、短絡を分離させ
るのに問題がある。
【0011】
【発明が解決しようとする課題】本発明の目的は、高ス
ループット回路ボード検査システムを提供することであ
る。
ループット回路ボード検査システムを提供することであ
る。
【0012】本発明の別の目的は、検査中のネットの抵
抗測定、及びネットが回路ボード上で他のネットの一つ
に短絡されているかを判断するための波形分析を同時に
実行することのできる回路ボード検査システムを提供す
ることである。
抗測定、及びネットが回路ボード上で他のネットの一つ
に短絡されているかを判断するための波形分析を同時に
実行することのできる回路ボード検査システムを提供す
ることである。
【0013】本発明のさらに別の目的は、検査中のネッ
トから短絡したネットまでの漏れ抵抗、及び、検査中の
ネットと短絡したネットと基準面との結合容量、の少な
くとも何れか一方を決定することによって、試験中のネ
ットが短絡される特定のネットを隔離することができる
回路ボード検査システムを提供することである。
トから短絡したネットまでの漏れ抵抗、及び、検査中の
ネットと短絡したネットと基準面との結合容量、の少な
くとも何れか一方を決定することによって、試験中のネ
ットが短絡される特定のネットを隔離することができる
回路ボード検査システムを提供することである。
【0014】
【課題を解決するための手段】ネットの導通と、ネット
が回路ボード(基板)の別のネットの一つに短絡されて
いるかどうかの両方の意味において、ネットの完全性を
試験するために、本発明によるシステムでは、抵抗検出
及び波形サンプリングの組み合わせが用いられる。ネッ
トの導通を試験するために、ネットの対応する端部に配
置される2つのプローブを使用して、それらの間の抵抗
を測定する。ネットが他のネットの一つに短絡されてい
るかどうかを検出し、また、実際に短絡がある場合にネ
ットが短絡しているネットを隔離するために、本発明
は、回路ボードの基準面に対し外部コンデンサと(外部
コンデンサに並列に接続される)外部抵抗を付加するこ
と、パルス生成器からネットを刺激する(ネットに圧力
をかける)ためのプローブの一つに矩形パルスを印加す
ることを含む。ネットからの応答はさらに、過渡ディジ
タル解析器によって時間に従う一連の電圧値として外部
コンデンサを横切ってサンプル化される。連続する電圧
値から外挿可能な外部コンデンサを横切る信号の立ち上
がりは、ネット(即ち、最適ネット、開路、短絡、又は
ネット間に漏れ抵抗を有する)の完全性、及びそれによ
る回路ボードの完全性の反映である。
が回路ボード(基板)の別のネットの一つに短絡されて
いるかどうかの両方の意味において、ネットの完全性を
試験するために、本発明によるシステムでは、抵抗検出
及び波形サンプリングの組み合わせが用いられる。ネッ
トの導通を試験するために、ネットの対応する端部に配
置される2つのプローブを使用して、それらの間の抵抗
を測定する。ネットが他のネットの一つに短絡されてい
るかどうかを検出し、また、実際に短絡がある場合にネ
ットが短絡しているネットを隔離するために、本発明
は、回路ボードの基準面に対し外部コンデンサと(外部
コンデンサに並列に接続される)外部抵抗を付加するこ
と、パルス生成器からネットを刺激する(ネットに圧力
をかける)ためのプローブの一つに矩形パルスを印加す
ることを含む。ネットからの応答はさらに、過渡ディジ
タル解析器によって時間に従う一連の電圧値として外部
コンデンサを横切ってサンプル化される。連続する電圧
値から外挿可能な外部コンデンサを横切る信号の立ち上
がりは、ネット(即ち、最適ネット、開路、短絡、又は
ネット間に漏れ抵抗を有する)の完全性、及びそれによ
る回路ボードの完全性の反映である。
【0015】
【実施例】図1には、回路ボードの他の任意のネットに
対する試験中のネット2の短絡を検出する従来技術によ
るシステム及び方法が示されている。図示のように、回
路ボードは基準面、又は電力面6を有する。図1の単一
プローブシステムに対して、基準面6は、各々が多数の
ネットを含む多層を備えた基板にあるように、外部又は
内部にあってもよい。例えば、ネット2としての、ネッ
トは各々、その幅及び長さによって決定する特定の領域
を有する。従って、ネット2と基準面6との間には対応
する容量C1 がある。ネット2とネット4との間には、
抵抗R12がある。さらに、ネット4と基準面6との間に
は容量C2 がある。短絡を検査するために、従来技術の
方法では、容量計8を設置し、その一端は基準面6に接
続され、他端はネット2の端点の一つに置かれるプロー
ブ10に接続される。
対する試験中のネット2の短絡を検出する従来技術によ
るシステム及び方法が示されている。図示のように、回
路ボードは基準面、又は電力面6を有する。図1の単一
プローブシステムに対して、基準面6は、各々が多数の
ネットを含む多層を備えた基板にあるように、外部又は
内部にあってもよい。例えば、ネット2としての、ネッ
トは各々、その幅及び長さによって決定する特定の領域
を有する。従って、ネット2と基準面6との間には対応
する容量C1 がある。ネット2とネット4との間には、
抵抗R12がある。さらに、ネット4と基準面6との間に
は容量C2 がある。短絡を検査するために、従来技術の
方法では、容量計8を設置し、その一端は基準面6に接
続され、他端はネット2の端点の一つに置かれるプロー
ブ10に接続される。
【0016】ネット2と、他のネット、即ちネット4、
との間に短絡があると、プローブ10と基準面6にわた
って測定される容量は予想よりも大きくなる。従って、
従来技術の方法に対して、試験中のネットと基準面との
間に過剰の容量が見られる場合、試験中のネットと他の
あるネットとの間に短絡があると仮定される。
との間に短絡があると、プローブ10と基準面6にわた
って測定される容量は予想よりも大きくなる。従って、
従来技術の方法に対して、試験中のネットと基準面との
間に過剰の容量が見られる場合、試験中のネットと他の
あるネットとの間に短絡があると仮定される。
【0017】一方、図2について、一例として符号12
にあるようなブレーク(断線)によりネット2において
不連続状態(不導通状態)が存在する場合、ネット2の
領域がそうであるべきものよりも小さいと、プローブ1
0と基準面6との間に測定される容量は予想されたもの
よりも小さくなる。従って、従来技術方法では、予想さ
れたものより容量が小さい場合、試験中のネットには開
路があると仮定される。
にあるようなブレーク(断線)によりネット2において
不連続状態(不導通状態)が存在する場合、ネット2の
領域がそうであるべきものよりも小さいと、プローブ1
0と基準面6との間に測定される容量は予想されたもの
よりも小さくなる。従って、従来技術方法では、予想さ
れたものより容量が小さい場合、試験中のネットには開
路があると仮定される。
【0018】符号8にあるような多くの容量計は、AC
測定法を用いているので、AC信号の周波数は、容量を
測定することによって開路/短絡があるかどうかを判断
するために注意深く選択されなければならない。言い換
えれば、従来技術による測定法は周波数依存的である。
さらに、開路及び短絡回路の定義のための個々の抵抗値
が異なる可能性は非常に高いので、開路及び短絡の異な
るカットオフ抵抗値によって開路及び短絡回路をともに
試験するために、異なる周波数を使用する必要がある。
測定法を用いているので、AC信号の周波数は、容量を
測定することによって開路/短絡があるかどうかを判断
するために注意深く選択されなければならない。言い換
えれば、従来技術による測定法は周波数依存的である。
さらに、開路及び短絡回路の定義のための個々の抵抗値
が異なる可能性は非常に高いので、開路及び短絡の異な
るカットオフ抵抗値によって開路及び短絡回路をともに
試験するために、異なる周波数を使用する必要がある。
【0019】図3には、本発明のシステムの概略図が示
されている。図示のように、ネット16、18及び基準
面20を有する被試験装置(試験中のユニット、UU
T)14は、抵抗検出及び波形サンプリングにかけられ
る。UUT14は実際上、符号20のような外部基準面
を備えた単一の回路ボード、又は、基準面20が内部電
力、接地面、もしくは外部基準面である多数の層を備え
た基板から構成されるものでもよい。何れの場合におい
ても、16と18のみが図示されている複数のネットは
これら多層の各々に製造されることができる。
されている。図示のように、ネット16、18及び基準
面20を有する被試験装置(試験中のユニット、UU
T)14は、抵抗検出及び波形サンプリングにかけられ
る。UUT14は実際上、符号20のような外部基準面
を備えた単一の回路ボード、又は、基準面20が内部電
力、接地面、もしくは外部基準面である多数の層を備え
た基板から構成されるものでもよい。何れの場合におい
ても、16と18のみが図示されている複数のネットは
これら多層の各々に製造されることができる。
【0020】試験中のネット16は端部のそれぞれに第
1のプローブ22と第2のプローブ24を位置付けてい
る。プローブ22と24とはともに、ネット16にブレ
ークがあるかどうかを判断するために抵抗導通試験を実
行する。プローブ22と24が構成要素の一部とされる
回路は、浮動電流試験回路38と呼ばれる。プローブ2
2と24の他に、浮動電流試験回路38はさらに浮動電
流源26を有する。浮動電流源は、浮動電圧源28と抵
抗RS である。プローブ22の出力はライン30を介し
て差動増幅器32の入力の一方に接続され、プローブ2
4の出力はライン34を介して他方の入力として差動増
幅器32に接続される。浮動電流源26はライン30と
34を横切って接続される。差動増幅器32の出力は解
析器36によって検出され、同解析器は、本発明の実施
例ではモデル番号2000PのAnalytek過渡デ
ィジタル解析器であってもよい。
1のプローブ22と第2のプローブ24を位置付けてい
る。プローブ22と24とはともに、ネット16にブレ
ークがあるかどうかを判断するために抵抗導通試験を実
行する。プローブ22と24が構成要素の一部とされる
回路は、浮動電流試験回路38と呼ばれる。プローブ2
2と24の他に、浮動電流試験回路38はさらに浮動電
流源26を有する。浮動電流源は、浮動電圧源28と抵
抗RS である。プローブ22の出力はライン30を介し
て差動増幅器32の入力の一方に接続され、プローブ2
4の出力はライン34を介して他方の入力として差動増
幅器32に接続される。浮動電流源26はライン30と
34を横切って接続される。差動増幅器32の出力は解
析器36によって検出され、同解析器は、本発明の実施
例ではモデル番号2000PのAnalytek過渡デ
ィジタル解析器であってもよい。
【0021】浮動電流試験回路38は任意の2地点間、
例えば、プローブ22と24によって区別されるネット
16に沿った距離、の抵抗を検出する。かかる抵抗はR
m と示される。本質的に、例えば、ネット16に沿っ
た、プローブ22と24で示されるような任意の2地点
間に適当な導電性があると、これらの2地点間における
抵抗は、たとえあるとしても非常に小さい。反対に、例
えば、物理的破壊の結果として、ネット16に沿った任
意の2地点間における不適切な導電性、即ち、不連続
性、があると、これらの地点間の抵抗は極度に高くな
り、例えば、ほとんど無限状態となる。このように、種
々の地点、特にネット16に沿った端点、の間の抵抗を
決定することによってその導電性を確認することができ
る。
例えば、プローブ22と24によって区別されるネット
16に沿った距離、の抵抗を検出する。かかる抵抗はR
m と示される。本質的に、例えば、ネット16に沿っ
た、プローブ22と24で示されるような任意の2地点
間に適当な導電性があると、これらの2地点間における
抵抗は、たとえあるとしても非常に小さい。反対に、例
えば、物理的破壊の結果として、ネット16に沿った任
意の2地点間における不適切な導電性、即ち、不連続
性、があると、これらの地点間の抵抗は極度に高くな
り、例えば、ほとんど無限状態となる。このように、種
々の地点、特にネット16に沿った端点、の間の抵抗を
決定することによってその導電性を確認することができ
る。
【0022】浮動電流試験回路38について、作動中に
プローブ22と24はそれぞれ、個々の異なる地点、例
えば個々の端点、において、ネット16と接触させられ
る。さらに、浮動電流源26によって、小量の電流がプ
ローブの一つ、例えばプローブ24、に供給される。ネ
ット16内の電流は、差動増幅器32によってサンプリ
ングされるプローブ22と24における電圧電位を誘導
する。ネット16の抵抗が低い場合、差動増幅器32
は、異なる位置間において実質的にゼロの電位差を検出
することになる。しかしながら、ネット16の抵抗が高
い場合、差動増幅器32は、プローブ22と24の間の
電位差を検出することになり、これは次に解析器36に
よって検出される。このように、差動増幅器32から提
供された電位差を検出することによって、ネット16の
導電性が確認される。
プローブ22と24はそれぞれ、個々の異なる地点、例
えば個々の端点、において、ネット16と接触させられ
る。さらに、浮動電流源26によって、小量の電流がプ
ローブの一つ、例えばプローブ24、に供給される。ネ
ット16内の電流は、差動増幅器32によってサンプリ
ングされるプローブ22と24における電圧電位を誘導
する。ネット16の抵抗が低い場合、差動増幅器32
は、異なる位置間において実質的にゼロの電位差を検出
することになる。しかしながら、ネット16の抵抗が高
い場合、差動増幅器32は、プローブ22と24の間の
電位差を検出することになり、これは次に解析器36に
よって検出される。このように、差動増幅器32から提
供された電位差を検出することによって、ネット16の
導電性が確認される。
【0023】図3に示される本発明は第2の回路を有
し、これは短絡試験回路40と呼ばれており、図4では
別個に示されている。図3から続けて、短絡検出回路4
0は、プローブ、例えばプローブ22、ネット16と1
8を横切る内部抵抗R12、ネット16と18との間の内
部容量C12、ネット16と基準面20にわたる容量
C1、及びネット18と基準面20にわたる容量C2 を
有する。さらに短絡試験回路40には外部コンデンサC
0 が含まれており、その一端は基準面20に接続されて
おり、他端はパルス生成器42に接続されており、パル
ス生成器は接地されている。パルス生成器42はライン
44を介してプローブ22に出力を供給する。図3に示
される本発明の実施例に使用することのできるパルス生
成器は多数存在する。このような市販されているパルス
生成器の一つに、BNCモデルナンバー202Hとして
公知のバークレーニュークレオニックスコーポレイショ
ン(Berkeley Nucleonics Corp. )製造のものがある。
端的に言えば、パルス生成器42は、その名称が意味す
るものとして、可変長の幅を有するパルス信号を生成す
る。CO を横切って接続される解析器46もまた、An
alytek2000P過渡ディジタル解析器であって
もよい。
し、これは短絡試験回路40と呼ばれており、図4では
別個に示されている。図3から続けて、短絡検出回路4
0は、プローブ、例えばプローブ22、ネット16と1
8を横切る内部抵抗R12、ネット16と18との間の内
部容量C12、ネット16と基準面20にわたる容量
C1、及びネット18と基準面20にわたる容量C2 を
有する。さらに短絡試験回路40には外部コンデンサC
0 が含まれており、その一端は基準面20に接続されて
おり、他端はパルス生成器42に接続されており、パル
ス生成器は接地されている。パルス生成器42はライン
44を介してプローブ22に出力を供給する。図3に示
される本発明の実施例に使用することのできるパルス生
成器は多数存在する。このような市販されているパルス
生成器の一つに、BNCモデルナンバー202Hとして
公知のバークレーニュークレオニックスコーポレイショ
ン(Berkeley Nucleonics Corp. )製造のものがある。
端的に言えば、パルス生成器42は、その名称が意味す
るものとして、可変長の幅を有するパルス信号を生成す
る。CO を横切って接続される解析器46もまた、An
alytek2000P過渡ディジタル解析器であって
もよい。
【0024】図4を参照して、短絡検出回路40は以下
のように動作する。矩形パルス50はパルス生成器42
から生成され、ライン44を介してプローブ22に供給
される。このプローブ22はネット16に沿った任意の
場所に設置することもできる。パルスの幅及び振幅は、
回路内の異なる電子構成要素の結合特性に依存し、特に
回路に要求される感度の種類と、望ましいとされる信号
/雑音レベルとに依存する。換言すれば、高漏れ抵抗に
対して必要な感度が高いほど、パルス幅は広くなる。そ
こでまた、所望の信号/雑音レベルが大きいほど、パル
ス信号の振幅も大きくなる。
のように動作する。矩形パルス50はパルス生成器42
から生成され、ライン44を介してプローブ22に供給
される。このプローブ22はネット16に沿った任意の
場所に設置することもできる。パルスの幅及び振幅は、
回路内の異なる電子構成要素の結合特性に依存し、特に
回路に要求される感度の種類と、望ましいとされる信号
/雑音レベルとに依存する。換言すれば、高漏れ抵抗に
対して必要な感度が高いほど、パルス幅は広くなる。そ
こでまた、所望の信号/雑音レベルが大きいほど、パル
ス信号の振幅も大きくなる。
【0025】何れの場合にも、パルス信号はプローブ2
2によってネット16に印加される。C12、R12、C1
及びC2 の異なる値によっては、外部コンデンサC0 を
横切って異なる振幅を有する信号が生成される。一例と
しての応答信号は、例えば図7(B)に示される。応答
信号についての説明は、図5乃至図13に示される異な
る等価回路について後述される。ここでは、外部コンデ
ンサC0 を横切る信号が過渡ディジタル解析器46によ
って時間に従う離散的値としてサンプリングされ(即
ち、波形サンプリング)、C0 が生成する「ローディン
グ」効果によって、初期のサンプリング値、即ち、t=
0又はほぼその時に、異なるネットに対し異なる値(振
幅)を有する(異なるネットが異なる特性を有すること
を仮定する)ことを示すことで十分である。このよう
に、応答信号の初期のサンプル値を調べることによっ
て、ネットが許容できるか否か、即ち、最適なネット
か、回路ボード上のその他のネットの一つに短絡される
開路ネットか、又はその他のネットの一つに対して漏れ
抵抗を有するかについて、迅速に判断を行うことができ
る。
2によってネット16に印加される。C12、R12、C1
及びC2 の異なる値によっては、外部コンデンサC0 を
横切って異なる振幅を有する信号が生成される。一例と
しての応答信号は、例えば図7(B)に示される。応答
信号についての説明は、図5乃至図13に示される異な
る等価回路について後述される。ここでは、外部コンデ
ンサC0 を横切る信号が過渡ディジタル解析器46によ
って時間に従う離散的値としてサンプリングされ(即
ち、波形サンプリング)、C0 が生成する「ローディン
グ」効果によって、初期のサンプリング値、即ち、t=
0又はほぼその時に、異なるネットに対し異なる値(振
幅)を有する(異なるネットが異なる特性を有すること
を仮定する)ことを示すことで十分である。このよう
に、応答信号の初期のサンプル値を調べることによっ
て、ネットが許容できるか否か、即ち、最適なネット
か、回路ボード上のその他のネットの一つに短絡される
開路ネットか、又はその他のネットの一つに対して漏れ
抵抗を有するかについて、迅速に判断を行うことができ
る。
【0026】図4に示される概略回路図について、定義
付けにおいて、外部コンデンサC0の他に、C0 を横切
って接続される外部レジスタR0 がある。C1 は、ネッ
ト16、即ち試験中のネット、と基準面20との間の容
量を意味する。C2 は、ネット18、即ち試験中のネッ
トが短絡されるネット、と基準面20との間の容量とし
て定義される。C12は、試験中のネットとそのネットが
短絡されるネットとの間、即ち、ネット16とネット1
8との間、の結合容量である。R12は、試験中のネッ
ト、即ちネット16、及び、そのネットが短絡されるネ
ット、即ちネット18、との間の漏れ抵抗である。R0
とC0 は、R0 C0 ≫R12C1 、R12C2及びC0 ≫C
1 、C2 であるように選択される。
付けにおいて、外部コンデンサC0の他に、C0 を横切
って接続される外部レジスタR0 がある。C1 は、ネッ
ト16、即ち試験中のネット、と基準面20との間の容
量を意味する。C2 は、ネット18、即ち試験中のネッ
トが短絡されるネット、と基準面20との間の容量とし
て定義される。C12は、試験中のネットとそのネットが
短絡されるネットとの間、即ち、ネット16とネット1
8との間、の結合容量である。R12は、試験中のネッ
ト、即ちネット16、及び、そのネットが短絡されるネ
ット、即ちネット18、との間の漏れ抵抗である。R0
とC0 は、R0 C0 ≫R12C1 、R12C2及びC0 ≫C
1 、C2 であるように選択される。
【0027】図4の短絡検出回路40の等価回路が図5
に示される。一般に、試験中のネットに電気的に結合さ
れる回路ボードのネットのすべてを合計した時でも、C
12は非常に小さい。別の言い方をすると、C12はC1 又
はC2 の何れよりもかなり小さい。従って、C12を無視
することができる。この結果、図5の回路は図6に示さ
れた回路のようになる。
に示される。一般に、試験中のネットに電気的に結合さ
れる回路ボードのネットのすべてを合計した時でも、C
12は非常に小さい。別の言い方をすると、C12はC1 又
はC2 の何れよりもかなり小さい。従って、C12を無視
することができる。この結果、図5の回路は図6に示さ
れた回路のようになる。
【0028】図6に示されたように、点線で囲まれた箱
型部分はUUT14を表わし、R12、C2 及びC1 を有
する。図4について、ネット16が好適なネットである
場合、R12の抵抗は少なくとも約1012オームである。
型部分はUUT14を表わし、R12、C2 及びC1 を有
する。図4について、ネット16が好適なネットである
場合、R12の抵抗は少なくとも約1012オームである。
【0029】以下は、本発明によるシステムの等価回路
の基本的概念の定量解析である。
の基本的概念の定量解析である。
【0030】図6では、t=0の場合、パルス生成器4
2によって生成されるパルス50は立ち上がり50Lを
有することがわかる。UUT14に関して、T=0では
C1とC2 は短絡のように動作する。試験中のネット、
例えば、図4のネット16、が許容されるか、又は好適
なネットである場合の例において、ネット16とネット
18との間に短絡がないので、C2 は要因ではなくな
る。このため、図7(A)の等価回路となる。
2によって生成されるパルス50は立ち上がり50Lを
有することがわかる。UUT14に関して、T=0では
C1とC2 は短絡のように動作する。試験中のネット、
例えば、図4のネット16、が許容されるか、又は好適
なネットである場合の例において、ネット16とネット
18との間に短絡がないので、C2 は要因ではなくな
る。このため、図7(A)の等価回路となる。
【0031】図7(A)について、t=0ではR0 はC
0 、外部コンデンサ、によって短絡される。このため、
次の式(1)のようになる。
0 、外部コンデンサ、によって短絡される。このため、
次の式(1)のようになる。
【0032】
【数1】
【0033】式(1)を操作することによって、以下に
示される式(2)が得られる。
示される式(2)が得られる。
【0034】
【数2】
【0035】式(2)は、t=0の時の外部コンデンサ
C0 を横切って測定される電圧値の振幅を表す。換言す
ると、パルス生成器42から印加されるパルス50の立
ち上がり50Lに応答して、図7(A)の回路図につい
てC0 を横切る応答信号の振幅は式(2)によって表わ
される。この振幅は、図7(B)のグラフにおいてt=
0の場合に示される。t>0では、C0 を横切る応答信
号は、図7(B)のグラフの符号52の部分によって示
されるように、指数的減衰の波形になり、これは時定数
R0 (C1 +C0 )を有する。t>0の時の信号の指数
的減衰部分を考慮に入れると、以下の式(3)が得られ
る。
C0 を横切って測定される電圧値の振幅を表す。換言す
ると、パルス生成器42から印加されるパルス50の立
ち上がり50Lに応答して、図7(A)の回路図につい
てC0 を横切る応答信号の振幅は式(2)によって表わ
される。この振幅は、図7(B)のグラフにおいてt=
0の場合に示される。t>0では、C0 を横切る応答信
号は、図7(B)のグラフの符号52の部分によって示
されるように、指数的減衰の波形になり、これは時定数
R0 (C1 +C0 )を有する。t>0の時の信号の指数
的減衰部分を考慮に入れると、以下の式(3)が得られ
る。
【0036】
【数3】
【0037】t=0の時に指数項が1になる場合、式
(2)が式(3)と同一であることは理解すべきことで
ある。
(2)が式(3)と同一であることは理解すべきことで
ある。
【0038】本発明の実施例では、式(2)のVc0は、
例えば所定の製品設計値又は経験に基づいて決定したも
のから得られる好適ネットの値を反映する。例えば、外
部コンデンサC0 の個々の値と入力パルスV0 の振幅
(即ち、立ち上がり50L)が知られていると仮定する
と、Vc0の所定の製品設計値は式(2)を用いて計算す
ることもできる。別の方法としては、多数の好適部品を
測定することによって経験主義的にVc0を決定すること
である。従って、図7(B)について、試験中の任意の
ネットから得られる値Vc0はその所定値と比較して地点
53で得られる場合、好適ネットであると考えられる。
反対に、地点53とは異なった外部コンデンサC0 を横
切る任意のVc0の値(プロセス変化及び測定不確実を考
慮する)は、好適なネットではなくなる。むしろ、かか
るネットは回路ボード上の別のネットに短絡される開路
を有するか、又は別のネットへの高漏れ抵抗を有する
か、の何れか一方のものとして考えられることになる。
図7(B)に示されるように、外部抵抗R0 がいったん
働き始めると、外部コンデンサC0 を横切る電圧値は下
方傾斜波形52に従って減衰し始める。
例えば所定の製品設計値又は経験に基づいて決定したも
のから得られる好適ネットの値を反映する。例えば、外
部コンデンサC0 の個々の値と入力パルスV0 の振幅
(即ち、立ち上がり50L)が知られていると仮定する
と、Vc0の所定の製品設計値は式(2)を用いて計算す
ることもできる。別の方法としては、多数の好適部品を
測定することによって経験主義的にVc0を決定すること
である。従って、図7(B)について、試験中の任意の
ネットから得られる値Vc0はその所定値と比較して地点
53で得られる場合、好適ネットであると考えられる。
反対に、地点53とは異なった外部コンデンサC0 を横
切る任意のVc0の値(プロセス変化及び測定不確実を考
慮する)は、好適なネットではなくなる。むしろ、かか
るネットは回路ボード上の別のネットに短絡される開路
を有するか、又は別のネットへの高漏れ抵抗を有する
か、の何れか一方のものとして考えられることになる。
図7(B)に示されるように、外部抵抗R0 がいったん
働き始めると、外部コンデンサC0 を横切る電圧値は下
方傾斜波形52に従って減衰し始める。
【0039】上述したように、試験中のネット、例えば
ネット16、及び回路ボード上の別のネット、例えばネ
ット18を隔離する抵抗が小さいと、低抵抗短絡があ
り、これは低漏れ抵抗と称されている。このような低漏
れ抵抗の等価回路は図8と図9に示される。図8は、t
=0における等価回路を示し、図9は、外部レジスタR
0 が回路の一部となるt>0の後の等価回路を示す。
ネット16、及び回路ボード上の別のネット、例えばネ
ット18を隔離する抵抗が小さいと、低抵抗短絡があ
り、これは低漏れ抵抗と称されている。このような低漏
れ抵抗の等価回路は図8と図9に示される。図8は、t
=0における等価回路を示し、図9は、外部レジスタR
0 が回路の一部となるt>0の後の等価回路を示す。
【0040】図8に示される等価回路がt=0の場合
に、以下の式(4)が得られる。
に、以下の式(4)が得られる。
【0041】
【数4】
【0042】その後、t>0の時にR0 の外部抵抗は係
数(ファクタ)となる。この結果は、以下の式(5)の
ようになる。
数(ファクタ)となる。この結果は、以下の式(5)の
ようになる。
【0043】
【数5】
【0044】t=0の場合、式(5)の指数部分が1に
なることによって、式(4)が生じることになる。この
ため、式(4)は、試験中のネット、例えばネット1
6、が回路ボード上のネットの一つ、例えばネット1
8、に短絡される状態を表わす。本発明では、式(4)
によって表されるC0 にわたる電圧値Vc0は、図10の
グラフ中の地点54に示され、本発明では「完全短絡
(デッド短絡)」と呼ぶことができる。これを簡単に言
い表すと、試験中のネットは回路ボード上の別のネット
に直接短絡されていると判断される。t=0の直後に、
C2 が充電し始め、C 0 が放電し始め、R0 が係数であ
ると、図10の56の波形によって表される式(5)の
指数部分は、時定数R0 (C1 +C2 +C0 )を取る。
なることによって、式(4)が生じることになる。この
ため、式(4)は、試験中のネット、例えばネット1
6、が回路ボード上のネットの一つ、例えばネット1
8、に短絡される状態を表わす。本発明では、式(4)
によって表されるC0 にわたる電圧値Vc0は、図10の
グラフ中の地点54に示され、本発明では「完全短絡
(デッド短絡)」と呼ぶことができる。これを簡単に言
い表すと、試験中のネットは回路ボード上の別のネット
に直接短絡されていると判断される。t=0の直後に、
C2 が充電し始め、C 0 が放電し始め、R0 が係数であ
ると、図10の56の波形によって表される式(5)の
指数部分は、時定数R0 (C1 +C2 +C0 )を取る。
【0045】地点53における好適ネット値、及び地点
54の完全短絡値の両方に対して、これら値はともにt
=0の時の電圧振幅に相当する。このように、特定の振
幅のあるパルスが実質上、t=0の時に試験中のネット
に印加されると、外部コンデンサC0 を横切る電圧の振
幅(値)は、試験中のネットが他のネットに完全に短絡
される好適ネットであるか、又は回路ボード内の別のネ
ットに対し高漏れ抵抗を有するかどうかを表わすことに
なる。本発明では、t=0の場合に試験中のネットが
「好適ネット」又は「完全短絡」であるかを決定するこ
とができるので、容量計が使用されている従来技術によ
る方法とははっきりとした対照をなしている。このよう
な従来技術の方法では、正確な測定がなされる前に過渡
電圧が消滅することが必要である。このため、本発明の
システムは、従来技術のシステムよりも非常に多くのス
ループットを有する。
54の完全短絡値の両方に対して、これら値はともにt
=0の時の電圧振幅に相当する。このように、特定の振
幅のあるパルスが実質上、t=0の時に試験中のネット
に印加されると、外部コンデンサC0 を横切る電圧の振
幅(値)は、試験中のネットが他のネットに完全に短絡
される好適ネットであるか、又は回路ボード内の別のネ
ットに対し高漏れ抵抗を有するかどうかを表わすことに
なる。本発明では、t=0の場合に試験中のネットが
「好適ネット」又は「完全短絡」であるかを決定するこ
とができるので、容量計が使用されている従来技術によ
る方法とははっきりとした対照をなしている。このよう
な従来技術の方法では、正確な測定がなされる前に過渡
電圧が消滅することが必要である。このため、本発明の
システムは、従来技術のシステムよりも非常に多くのス
ループットを有する。
【0046】外部コンデンサC0 を横切る値は実際に、
t>0で、好適ネットの所定値と完全短絡のしきい値と
の間のどこか、一例として図10の地点53と54との
間、にくると考えられていると、試験中のネットとそれ
が短絡されるネットとの間のこのような高漏れ抵抗は、
以下に示される分析によって導き出すことができる。
t>0で、好適ネットの所定値と完全短絡のしきい値と
の間のどこか、一例として図10の地点53と54との
間、にくると考えられていると、試験中のネットとそれ
が短絡されるネットとの間のこのような高漏れ抵抗は、
以下に示される分析によって導き出すことができる。
【0047】高漏れ抵抗の分析に対して、試験中のネッ
トとそれが短絡されるネットとの間の抵抗R12は、定義
付けによって高い、即ち、ネット間高漏れ抵抗である。
このため、図4に示された本発明のシステムは、図11
の等価回路に変形される。ここでは、ネット間抵抗R12
は回路の一部である。しかしながら、t=0の場合、R
12とC2 はC1 によって短絡される。同時に、R0 はC
0 によって短絡される。図11の回路はこうして図12
の等価回路に変形され、次に図7(A)に示されるよう
な好適ネットの等価回路と同じになる。従って、図12
の回路から導き出されるC0 はt=0の場合、式(2)
と同一である。
トとそれが短絡されるネットとの間の抵抗R12は、定義
付けによって高い、即ち、ネット間高漏れ抵抗である。
このため、図4に示された本発明のシステムは、図11
の等価回路に変形される。ここでは、ネット間抵抗R12
は回路の一部である。しかしながら、t=0の場合、R
12とC2 はC1 によって短絡される。同時に、R0 はC
0 によって短絡される。図11の回路はこうして図12
の等価回路に変形され、次に図7(A)に示されるよう
な好適ネットの等価回路と同じになる。従って、図12
の回路から導き出されるC0 はt=0の場合、式(2)
と同一である。
【0048】t=0の直後に、抵抗R0 は回路内の係数
になるとともに、C2 は充電し始め、一方C0 は放電し
始める。この等価回路は図13に示され、これは意外に
も図9のそれと同一である。このように、C2 がいった
ん完全に充電されると、式(5)のそれと同一の式は図
13の回路から導き出される。
になるとともに、C2 は充電し始め、一方C0 は放電し
始める。この等価回路は図13に示され、これは意外に
も図9のそれと同一である。このように、C2 がいった
ん完全に充電されると、式(5)のそれと同一の式は図
13の回路から導き出される。
【0049】試験中のネットが回路ボード上の別のネッ
トに短絡される高漏れ抵抗を有するという事実は、図1
1乃至図13の等価回路に示されるように、図14のグ
ラフにおいてさらに説明される。
トに短絡される高漏れ抵抗を有するという事実は、図1
1乃至図13の等価回路に示されるように、図14のグ
ラフにおいてさらに説明される。
【0050】図14のグラフは、好適ネット、開路ネッ
ト、完全短絡、及び高漏れ抵抗を有する短絡の個々の波
形が重ねられている。既に述べられたように、好適ネッ
ト、開路ネット、完全短絡、及び高漏れ抵抗の波形は、
外部コンデンサC0 の既知の値と、入力パルスV0 の値
に従った所定の値に基づくものである。好適ネットの波
形は図14ではt=0の時は略垂直部分59によって表
わされ、これは地点60(これは所定の製品設計値及び
図10における地点53である)まで上昇し、次に直線
62に沿ってわずかに下側に傾斜している。開放ネット
野波形は図14ではt=0の場合にほぼ垂直部分72に
よって表わされ、これは地点69(地点60の下にあ
る)まで上昇し、次に直線71に沿ってわずかに下側に
傾斜している。デッド短絡の波形は図14では、t=0
の場合にほぼ垂直部分68によって表わされ、これは地
点64(地点60の上にある)まで上昇し、次に直線7
0に沿ってわずかに下側に傾斜している。高漏れ抵抗短
絡の波形は、立ち上がり部分58を有しており、これは
好適ネット地点60まで59と同じであり、直線70に
沿ってわずかに下側に傾斜し始めるまで上昇し、t=0
にもどって外挿されると、完全短絡地点64(図10の
54)と同じである。従って、図14からは、図12と
図13に示される回路と、それらに対応する式は、図7
(A)と図9のそれらと同一であることはそれほど驚く
べきことではない。図示のように、完全短絡の波形の立
ち上がり68は、地点60まで好適ネットの波形の立ち
上がり59と同一である。さらに、その下方向傾斜部分
70がt=0にもどって外挿されると、64において完
全短絡地点に一致する。
ト、完全短絡、及び高漏れ抵抗を有する短絡の個々の波
形が重ねられている。既に述べられたように、好適ネッ
ト、開路ネット、完全短絡、及び高漏れ抵抗の波形は、
外部コンデンサC0 の既知の値と、入力パルスV0 の値
に従った所定の値に基づくものである。好適ネットの波
形は図14ではt=0の時は略垂直部分59によって表
わされ、これは地点60(これは所定の製品設計値及び
図10における地点53である)まで上昇し、次に直線
62に沿ってわずかに下側に傾斜している。開放ネット
野波形は図14ではt=0の場合にほぼ垂直部分72に
よって表わされ、これは地点69(地点60の下にあ
る)まで上昇し、次に直線71に沿ってわずかに下側に
傾斜している。デッド短絡の波形は図14では、t=0
の場合にほぼ垂直部分68によって表わされ、これは地
点64(地点60の上にある)まで上昇し、次に直線7
0に沿ってわずかに下側に傾斜している。高漏れ抵抗短
絡の波形は、立ち上がり部分58を有しており、これは
好適ネット地点60まで59と同じであり、直線70に
沿ってわずかに下側に傾斜し始めるまで上昇し、t=0
にもどって外挿されると、完全短絡地点64(図10の
54)と同じである。従って、図14からは、図12と
図13に示される回路と、それらに対応する式は、図7
(A)と図9のそれらと同一であることはそれほど驚く
べきことではない。図示のように、完全短絡の波形の立
ち上がり68は、地点60まで好適ネットの波形の立ち
上がり59と同一である。さらに、その下方向傾斜部分
70がt=0にもどって外挿されると、64において完
全短絡地点に一致する。
【0051】好適ネットの波形の下方向傾斜部分62と
完全短絡の波形の下方向傾斜部分70との間にある部分
72は、試験中のネットとそれが短絡されるネットとの
間の高漏れ抵抗を表わす。部分58を表わす数学的公式
は、式(6)において示される。
完全短絡の波形の下方向傾斜部分70との間にある部分
72は、試験中のネットとそれが短絡されるネットとの
間の高漏れ抵抗を表わす。部分58を表わす数学的公式
は、式(6)において示される。
【0052】
【数6】
【0053】図14のグラフに関して、本発明のシステ
ムの動作は以下の通りである。好適ネットに対する所定
値が地点60にあると仮定すると、完全短絡を構成する
もののしきい値は地点60の上(地点64など)にあ
る。ネットを評価するには、例えば200μsecの幅
を有する矩形パルスが生成器42とプローブ22(図4
参照)を介してネットに供給される。時間に従う離散電
圧値の波形として外部コンデンサC0 を横切る応答は、
過渡ディジタル解析器46によってサンプリングされ、
図16に示されるメモリ76Mなどのメモリに格納され
る。試験中のネットに印加されている矩形パルスもま
た、ネットをストレス(ひずみ)試験するために用いら
れることは、当然理解すべきことである。
ムの動作は以下の通りである。好適ネットに対する所定
値が地点60にあると仮定すると、完全短絡を構成する
もののしきい値は地点60の上(地点64など)にあ
る。ネットを評価するには、例えば200μsecの幅
を有する矩形パルスが生成器42とプローブ22(図4
参照)を介してネットに供給される。時間に従う離散電
圧値の波形として外部コンデンサC0 を横切る応答は、
過渡ディジタル解析器46によってサンプリングされ、
図16に示されるメモリ76Mなどのメモリに格納され
る。試験中のネットに印加されている矩形パルスもま
た、ネットをストレス(ひずみ)試験するために用いら
れることは、当然理解すべきことである。
【0054】t=0、又は説明の目的により図14に示
される時間と等しいほぼt=0、の時に何がサンプリン
グされるかを分析するために、C0 を横切る電圧値は、
それらが上昇中であるか、最高地点に達したか、又は下
方向に傾斜しているかどうかを決定するために評価され
る。図14に示されるような好適ネットの場合、時間に
従ってサンプリングされる電圧値は地点60に達し、次
に直線62に沿って下方向に傾斜する。直線部分62は
実際に、図10の部分52によって下方向に指数的に傾
斜する波形の一部である。測定の時間単位が小さい図1
4のグラフでは、下方向に傾斜する直線近似は完全に正
しいことが証明される。図14に示されるように、別の
ネットに短絡されるネットの場合、サンプリングされた
電圧値は地点60を越えて上昇し続けることになる。こ
こで、時間が符号55、即ち、ほぼt=0、で示される
とすると、本発明のシステムでは、試験中のネットが好
適か、又は短絡されるかを極めて正確に、且つ迅速に決
定することができる。
される時間と等しいほぼt=0、の時に何がサンプリン
グされるかを分析するために、C0 を横切る電圧値は、
それらが上昇中であるか、最高地点に達したか、又は下
方向に傾斜しているかどうかを決定するために評価され
る。図14に示されるような好適ネットの場合、時間に
従ってサンプリングされる電圧値は地点60に達し、次
に直線62に沿って下方向に傾斜する。直線部分62は
実際に、図10の部分52によって下方向に指数的に傾
斜する波形の一部である。測定の時間単位が小さい図1
4のグラフでは、下方向に傾斜する直線近似は完全に正
しいことが証明される。図14に示されるように、別の
ネットに短絡されるネットの場合、サンプリングされた
電圧値は地点60を越えて上昇し続けることになる。こ
こで、時間が符号55、即ち、ほぼt=0、で示される
とすると、本発明のシステムでは、試験中のネットが好
適か、又は短絡されるかを極めて正確に、且つ迅速に決
定することができる。
【0055】分析し続けると、励振パルス幅が200μ
secであると仮定した場合、C0を横切る応答は結果
として、200μsecの時間において一連の離散的電
圧値として(過渡ディジタル解析器46によって)サン
プリングされた波形を有する。既に述べられたように、
このようにサンプリングされた値は、信号獲得及びディ
ジタル化システム76のメモリ76M(図16参照)に
記録される。
secであると仮定した場合、C0を横切る応答は結果
として、200μsecの時間において一連の離散的電
圧値として(過渡ディジタル解析器46によって)サン
プリングされた波形を有する。既に述べられたように、
このようにサンプリングされた値は、信号獲得及びディ
ジタル化システム76のメモリ76M(図16参照)に
記録される。
【0056】試験中のネットの完全性を判断するため
に、次に、記録済の電圧値の小部分に基づいて評価が行
なわれる。例えば、図14に示される56のような対象
すべき期間を評価して、応答信号波形の立ち上がり58
が上側に傾斜しているかどうかを判断し、もしそうであ
れば、高漏れ抵抗を有することになる。漏れ抵抗は初期
の傾斜部分から計算可能である。記録済の電圧値の異な
る(後の方の)小部分、領域70、を用いて、試験中の
ネットと短絡されたネットとの結合容量を導き出すこと
ができる。応答信号の立ち上がり58が下方向に傾斜す
ると、それは好適ネット、完全短絡、又は開路ネットの
何れかである。この場合、t=0の時のV c0の値は、記
録済みの電圧値における小部分を外挿することによって
導き出される。t=0の時に外挿されたVc0の値がその
期待値である場合、それは好適ネットである。t=0の
時に外挿されたVc0の値が期待値よりも上側にある場
合、それは完全短絡である。また、t=0の時に外挿さ
れたVc0の値が期待値よりも下側にある場合、それは開
路ネットである。
に、次に、記録済の電圧値の小部分に基づいて評価が行
なわれる。例えば、図14に示される56のような対象
すべき期間を評価して、応答信号波形の立ち上がり58
が上側に傾斜しているかどうかを判断し、もしそうであ
れば、高漏れ抵抗を有することになる。漏れ抵抗は初期
の傾斜部分から計算可能である。記録済の電圧値の異な
る(後の方の)小部分、領域70、を用いて、試験中の
ネットと短絡されたネットとの結合容量を導き出すこと
ができる。応答信号の立ち上がり58が下方向に傾斜す
ると、それは好適ネット、完全短絡、又は開路ネットの
何れかである。この場合、t=0の時のV c0の値は、記
録済みの電圧値における小部分を外挿することによって
導き出される。t=0の時に外挿されたVc0の値がその
期待値である場合、それは好適ネットである。t=0の
時に外挿されたVc0の値が期待値よりも上側にある場
合、それは完全短絡である。また、t=0の時に外挿さ
れたVc0の値が期待値よりも下側にある場合、それは開
路ネットである。
【0057】従って、要するに、試験中のネットの完全
性を決定するために、励振パルスに応答した時間の関数
としての離散的電圧値は外部コンデンサC0 を横切って
サンプリングされる。これらのサンプリングされた値は
メモリに格納される。初期にサンプリングされた値は、
試験中のネットが好適か、又は短絡されるかを迅速に判
断するために、容易に使用することができ。格納済みの
値のサブセットは次に所与の対象すべき期間にわたって
評価される。また、対象すべき期間を直線として近似化
することによって、測定値は、t=0にもどって外挿す
ることができ、これによって試験中のネットが好適ネッ
ト、開路ネット、別のネットに短絡されるか、又は別の
ネットに対して高い抵抗を有するかどうかを導き出す
か、又は確認することができる。(図4の回路図の構成
要素の値が知られているか、又は事前にセット可能であ
るとすると、異なる容量且つ抵抗の値は容易に確証でき
る。)さらに、試験中のネットとそれが短絡されるネッ
トとの関の抵抗を評価することによって、後者のネット
は容易に見つけ出され、即ち、隔離される。検出された
ネットを欠陥ネットのリストからt=0におけるVc0及
びR12によって整合することで隔離を実施することがで
きる。
性を決定するために、励振パルスに応答した時間の関数
としての離散的電圧値は外部コンデンサC0 を横切って
サンプリングされる。これらのサンプリングされた値は
メモリに格納される。初期にサンプリングされた値は、
試験中のネットが好適か、又は短絡されるかを迅速に判
断するために、容易に使用することができ。格納済みの
値のサブセットは次に所与の対象すべき期間にわたって
評価される。また、対象すべき期間を直線として近似化
することによって、測定値は、t=0にもどって外挿す
ることができ、これによって試験中のネットが好適ネッ
ト、開路ネット、別のネットに短絡されるか、又は別の
ネットに対して高い抵抗を有するかどうかを導き出す
か、又は確認することができる。(図4の回路図の構成
要素の値が知られているか、又は事前にセット可能であ
るとすると、異なる容量且つ抵抗の値は容易に確証でき
る。)さらに、試験中のネットとそれが短絡されるネッ
トとの関の抵抗を評価することによって、後者のネット
は容易に見つけ出され、即ち、隔離される。検出された
ネットを欠陥ネットのリストからt=0におけるVc0及
びR12によって整合することで隔離を実施することがで
きる。
【0058】このため、本発明のシステムは、試験中の
ネットが「好適ネット」であるか、又は回路ボード上の
別のネットに短絡されるかを評価することができるのみ
ならず、試験中のネットと、もしあるならば、それが短
絡されるネットと、の間の抵抗を導き出すこともでき
る。当然、図14の立ち上がり58として表わされるよ
うな初期の電圧振幅は、矩形パルスの振幅と、過渡ディ
ジタル解析器46(即ち、解析器46が上記の時間20
0μsecにおける500、600、又は700などの
サンプルを測定するものであるかどうか)にセットされ
るサンプリング率に依存する。
ネットが「好適ネット」であるか、又は回路ボード上の
別のネットに短絡されるかを評価することができるのみ
ならず、試験中のネットと、もしあるならば、それが短
絡されるネットと、の間の抵抗を導き出すこともでき
る。当然、図14の立ち上がり58として表わされるよ
うな初期の電圧振幅は、矩形パルスの振幅と、過渡ディ
ジタル解析器46(即ち、解析器46が上記の時間20
0μsecにおける500、600、又は700などの
サンプルを測定するものであるかどうか)にセットされ
るサンプリング率に依存する。
【0059】図15は図14のシステムの等価回路を示
しており、回路中を流れる異なる電流i1乃至i6が付
加されている。この等価回路図から、以下に示す6つの
式(7)乃至(12)が得られる。
しており、回路中を流れる異なる電流i1乃至i6が付
加されている。この等価回路図から、以下に示す6つの
式(7)乃至(12)が得られる。
【0060】
【数7】
【0061】上記6つの式と6つの未知数によって、図
15の回路、即ち、図4の本発明によるシステム、の異
なる構成要素の個々の値を得ることができる。これらの
値は、当然、C0 、R0 、及びV0 の所定値に基づいて
決定される。
15の回路、即ち、図4の本発明によるシステム、の異
なる構成要素の個々の値を得ることができる。これらの
値は、当然、C0 、R0 、及びV0 の所定値に基づいて
決定される。
【0062】このように、図4の本発明のシステムの短
絡検出回路と、図3に示されるような抵抗検出回路38
とを組み合わせる場合、本発明のシステムでは、抵抗検
出と波形サンプリングを同時に実行することによって、
試験中のネットが導電状態であるか、またそれが回路ボ
ード上の他のネットと隔離されているかを判断する。そ
して、試験中のネットが実際に回路ボード上の他のネッ
トと短絡されていると判断されると、さらにそのネット
が完全短絡であるか、高漏れ抵抗短絡を有するか、につ
いての決定を行なうことができる。さらに、抵抗検出と
波形サンプリングとを同時に実行することができ、ネッ
トが好適か、またはt=0にあるかを初期に判断するこ
とができることによって、本発明のシステムでは、従来
技術のシステムよりもかなり多くのスループットによっ
て試験を実行することができるようになる。
絡検出回路と、図3に示されるような抵抗検出回路38
とを組み合わせる場合、本発明のシステムでは、抵抗検
出と波形サンプリングを同時に実行することによって、
試験中のネットが導電状態であるか、またそれが回路ボ
ード上の他のネットと隔離されているかを判断する。そ
して、試験中のネットが実際に回路ボード上の他のネッ
トと短絡されていると判断されると、さらにそのネット
が完全短絡であるか、高漏れ抵抗短絡を有するか、につ
いての決定を行なうことができる。さらに、抵抗検出と
波形サンプリングとを同時に実行することができ、ネッ
トが好適か、またはt=0にあるかを初期に判断するこ
とができることによって、本発明のシステムでは、従来
技術のシステムよりもかなり多くのスループットによっ
て試験を実行することができるようになる。
【0063】本発明のシステムに用いられる器具は、図
16に示される。図示のように、被試験回路(又はUU
T)14はパルス生成器42に接続されている。既に述
べられたように、パルス生成器42は、バークレーニュ
ークレオニックスコーポレイション(Berkeley Nucleon
ics Corp. )製造のBNCモデル202H生成器であ
る。生成器42は、双方向的にバス73に接続されてお
り、ここにはまた、システムコントローラ74、信号捕
獲及びディジタル化システム76、及びトリガー生成器
78が接続されている。システムコントローラは従来の
486形マイクロプロセッサでもよい。信号補間及びデ
ィジタル化システム76は最初に開示されたように、少
なくとも一つのAnalytekモデル2000P過渡
ディジタル解析器を有し、さらにメモリ76Mを備えて
いる。図3に示された解析器36と46は信号捕獲及び
ディジタルシステム76の一部であることが示されてい
る。システム76の入力には、前置増幅器80が接続さ
れている。
16に示される。図示のように、被試験回路(又はUU
T)14はパルス生成器42に接続されている。既に述
べられたように、パルス生成器42は、バークレーニュ
ークレオニックスコーポレイション(Berkeley Nucleon
ics Corp. )製造のBNCモデル202H生成器であ
る。生成器42は、双方向的にバス73に接続されてお
り、ここにはまた、システムコントローラ74、信号捕
獲及びディジタル化システム76、及びトリガー生成器
78が接続されている。システムコントローラは従来の
486形マイクロプロセッサでもよい。信号補間及びデ
ィジタル化システム76は最初に開示されたように、少
なくとも一つのAnalytekモデル2000P過渡
ディジタル解析器を有し、さらにメモリ76Mを備えて
いる。図3に示された解析器36と46は信号捕獲及び
ディジタルシステム76の一部であることが示されてい
る。システム76の入力には、前置増幅器80が接続さ
れている。
【0064】システムコントローラ74はシステム76
とトリガー生成器78の動作を制御し、さらに試験中の
ネットの完全性を決定するためにデータを分析すること
の他にパルス生成器42と過渡ディジタイザ76の動作
をある程度制御する。実際に、コントローラ74がトリ
ガー生成器78とパルス生成器42と過渡ディジタイザ
76の動作を制御することによって、トリガーパルスが
生成器78から生成されることになり、この結果、過渡
ディジタイザ76がデータを収集し始めることになり、
またパルス生成器42はプローブ、例えば図3に示され
るようなプローブ22、を介して矩形パルス50を出力
することになる。外部コンデンサC0 を横切る応答信号
(時間の関数としての離散電圧値)83は、メモリ76
Mに供給されて格納される前に前置増幅器80に供給さ
れる。所与の期間、例えば100μsec(200μs
ec幅の励振パルスのt=100μsec及びt=20
0μsecの間)にわたって記録済みの応答信号を反映
する一連の格納値を評価することもできる。この100
μsec時間において格納された値が直線を形成すると
仮定すると、試験中のネットを判断するためのt=0に
もどっての外挿を行なうことができる。こうして、直線
が地点60にもどって外挿されて、その傾斜部が負であ
る場合、好適ネットが確認される。一方、直線がもとに
外挿されて、t=0で地点64を満たすと、試験中のネ
ットワークに対して完全短絡が確認される。地点60、
t=0の場合の傾斜部が正であると、傾斜部から漏れ抵
抗を算出することができる。容量及び抵抗値は式(7)
乃至(12)を用いて計算することができる。信号は、
オシロスコープ(図示せず)にディスプレイしたり、又
は必要ならばシステムコントローラ又はある手段によっ
て後の評価のためにメモリ(図示せず)に格納したり、
その何れかを行なうことができる。
とトリガー生成器78の動作を制御し、さらに試験中の
ネットの完全性を決定するためにデータを分析すること
の他にパルス生成器42と過渡ディジタイザ76の動作
をある程度制御する。実際に、コントローラ74がトリ
ガー生成器78とパルス生成器42と過渡ディジタイザ
76の動作を制御することによって、トリガーパルスが
生成器78から生成されることになり、この結果、過渡
ディジタイザ76がデータを収集し始めることになり、
またパルス生成器42はプローブ、例えば図3に示され
るようなプローブ22、を介して矩形パルス50を出力
することになる。外部コンデンサC0 を横切る応答信号
(時間の関数としての離散電圧値)83は、メモリ76
Mに供給されて格納される前に前置増幅器80に供給さ
れる。所与の期間、例えば100μsec(200μs
ec幅の励振パルスのt=100μsec及びt=20
0μsecの間)にわたって記録済みの応答信号を反映
する一連の格納値を評価することもできる。この100
μsec時間において格納された値が直線を形成すると
仮定すると、試験中のネットを判断するためのt=0に
もどっての外挿を行なうことができる。こうして、直線
が地点60にもどって外挿されて、その傾斜部が負であ
る場合、好適ネットが確認される。一方、直線がもとに
外挿されて、t=0で地点64を満たすと、試験中のネ
ットワークに対して完全短絡が確認される。地点60、
t=0の場合の傾斜部が正であると、傾斜部から漏れ抵
抗を算出することができる。容量及び抵抗値は式(7)
乃至(12)を用いて計算することができる。信号は、
オシロスコープ(図示せず)にディスプレイしたり、又
は必要ならばシステムコントローラ又はある手段によっ
て後の評価のためにメモリ(図示せず)に格納したり、
その何れかを行なうことができる。
【0065】抵抗検出のために、電流源26は被試験回
路14の試験中のネットに対して電流を供給する。電圧
電位の値は、差動増幅器81に供給され、ディジタル化
システム82のメモリ82Mに記録され、これについて
は図3について既に述べられている。
路14の試験中のネットに対して電流を供給する。電圧
電位の値は、差動増幅器81に供給され、ディジタル化
システム82のメモリ82Mに記録され、これについて
は図3について既に述べられている。
【0066】
【発明の効果】本発明は上記のように構成されているの
で、抵抗検出と波形サンプリングを同時に実行すること
によって、試験中のネットが導電性であるか、またそれ
が回路ボード上の別のネットと隔離されているかを判断
し、試験中のネットが実際に回路ボード上の他のネット
と短絡されていると判断されると、さらにそのネットが
完全短絡であるか、高漏れ抵抗短絡を有するか、につい
て判断することができるという効果を有する。
で、抵抗検出と波形サンプリングを同時に実行すること
によって、試験中のネットが導電性であるか、またそれ
が回路ボード上の別のネットと隔離されているかを判断
し、試験中のネットが実際に回路ボード上の他のネット
と短絡されていると判断されると、さらにそのネットが
完全短絡であるか、高漏れ抵抗短絡を有するか、につい
て判断することができるという効果を有する。
【図1】回路ボード上のネット間の短絡を測定するため
の従来技術によるシステムの概略図である。
の従来技術によるシステムの概略図である。
【図2】試験中のネットが不導通状態である図1の従来
技術システムの概略図である。
技術システムの概略図である。
【図3】同時実行の抵抗検出及び波形サンプリングを示
した本発明のシステムの概略図である。
した本発明のシステムの概略図である。
【図4】本発明の短絡検出部分のみを示した概略図であ
る。
る。
【図5】図4に示されたシステムの等価回路の概略図で
ある。
ある。
【図6】ネット間の小容量は無視される図4に示された
システムの等価回路図である。
システムの等価回路図である。
【図7】図7(A)は、好適なネットを示した図4のシ
ステムの等価回路の概略図であり、図7(B)は、図7
(A)の回路からの出力を時間の関数として示したグラ
フである。
ステムの等価回路の概略図であり、図7(B)は、図7
(A)の回路からの出力を時間の関数として示したグラ
フである。
【図8】低抵抗又は完全短絡を示した図4のシステムの
等価回路の概略図である。
等価回路の概略図である。
【図9】試験中のネットと該ネットが短絡されているネ
ットとの間の低漏れ抵抗を示した図4のシステムのt>
0に対する等価回路の概略図である。
ットとの間の低漏れ抵抗を示した図4のシステムのt>
0に対する等価回路の概略図である。
【図10】試験中のネットが好適なネットであるか、又
は別のネットに対する完全短絡であるかを指示する図4
のシステムの外部コンデンサを横切る応答信号を示した
合成グラフである。
は別のネットに対する完全短絡であるかを指示する図4
のシステムの外部コンデンサを横切る応答信号を示した
合成グラフである。
【図11】高漏れ抵抗解析を示すための本発明の図4の
システムの等価回路図である。
システムの等価回路図である。
【図12】図11の回路の抵抗がT=0では無視される
図11の回路の等価回路図である。
図11の回路の等価回路図である。
【図13】外部抵抗R0 がT>0の後に働き始める図1
1の回路の等価回路図である。
1の回路の等価回路図である。
【図14】好適なネット、開路ネット、完全短絡、及び
それらの間の高漏れ抵抗を示した合成グラフである。
それらの間の高漏れ抵抗を示した合成グラフである。
【図15】異なる電流が回路内を流れるところを示した
図4のシステムの等価回路図である。
図4のシステムの等価回路図である。
【図16】本発明の異なる構成要素を示したブロック図
である。
である。
14 被試験装置 16 ネット 18 ネット 20 基準面 22 プローブ 24 プローブ 40 短絡試験回路 42 パルス生成器 46 過渡ディジタル解析器 C0 外部コンデンサ R0 外部レジスタ
Claims (8)
- 【請求項1】 少なくとも一つの基準面に並行して空間
的に設置される少なくとも一つのネットワークを有する
被試験装置(試験中のユニット)を評価するための装置
であって、 パルスを生成するための手段と、 前記パルスを前記ネットワークに印加するためのプロー
ブ手段と、 前記基準面に電気的に接続される、並列に接続された容
量性手段及び抵抗性手段と、 前記パルスに応答して前記容量性手段を横切る信号の立
ち上がりの振幅を検出するための解析器手段と、を有
し、前記振幅は前記ネットワークの完全性を表示する、 被試験装置の評価装置。 - 【請求項2】 前記信号は一連の離散的値を有し、前記
装置は前記一連の離散的値を格納するためのメモリ手段
をさらに有する請求項1に記載の被試験装置の評価装
置。 - 【請求項3】 前記プローブ手段の位置とは異なる前記
ネットワークの一部に設置される別のプローブ手段をさ
らに有するとともに、前記解析器手段は前記プローブ手
段と前記別のプローブ手段との間に挟まれる前記ネット
ワークの一部の抵抗を検出する請求項1に記載の被試験
装置の評価装置。 - 【請求項4】 各々が少なくとも一つの基準面に並行し
て空間的に設置される少なくとも一つのネットワークを
有する被試験装置を評価するための方法であって、 (a)並列に接続された容量性手段と抵抗性手段を前記
基準面に接続するための工程と、 (b)パルスを生成するための工程と、 (c)前記パルスを前記ネットワークに印加するための
工程と、 (d)前記ネットワークに印加される前記パルスの立ち
上がりに応答して前記容量性手段を横切る信号の立ち上
がりの振幅を検出するための工程と、 (e)前記ネットワークの完全性を判断するために前記
信号の前記振幅を解析するための工程と、 を有する被試験装置の評価方法。 - 【請求項5】 各々が少なくとも一つの基準面に対して
平行且つ空間的関係で設置されている少なくとも2つの
ネットワークを有する被試験装置の抵抗性且つ波形評価
を同時に実行するための装置であって、 パルスを生成するための手段と、 試験用のネットワークの対応する端部にそれぞれ設置さ
れる少なくとも2つのプローブ手段であって、前記プロ
ーブ手段の一つが前記パルスを前記試験用のネットワー
クに印加し、 前記基準面に接続される、並列に接続された容量性手段
及び抵抗性手段と、 前記2つのプローブ手段間の前記試験用のネットワーク
の抵抗、及び前記試験用のネットワークに印加される前
記パルスに応答して前記容量性手段を横切って供給され
る信号の立ち上がりの振幅を検出するための解析器手段
と、 を有する抵抗性評価と波形評価を同時実行するための装
置。 - 【請求項6】 前記信号を時間に従う一連の離散的値と
して格納する工程と、 前記試験用のネットワークの許容性を判断するために前
記立ち上がりの後に前記一連の離散信号の全体集合又は
少なくとも一つの部分集合を利用する工程と、 をさらに有する請求項5に記載の抵抗性評価と波形評価
を同時実行するための装置。 - 【請求項7】 各々が少なくとも一つの基準面に対して
並行且つ空間的関係で設置される少なくとも2つのネッ
トワークを有する被試験装置における短絡を検出し、隔
離するための方法であって、 (a)並列に接続されたコンデンサとレジスタを前記基
準面に接続する工程と、 (b)パルスを生成する工程と、 (c)前記パルスを前記試験中のネットワークに印加す
るためにプローブ手段を利用する工程と、 (d)前記試験中のネットワークと別のネットワークと
の間の短絡を検出し、且つ隔離するために前記印加され
たパルスによって刺激されている前記試験中のネットワ
ークに応答して前記コンデンサを横切って提供される信
号の立ち上がりの振幅をサンプリングする工程と、 を有する短絡の検出及び隔離方法。 - 【請求項8】 各々が少なくとも一つの基準面に対して
平行且つ空間的関係で設置されている少なくとも2つの
ネットワークを有する被試験装置の抵抗性且つ波形評価
を同時に実行するための方法であって、 (a)並列に接続された容量性手段と抵抗性手段とを前
記基準面に接続する工程と、 (b)パルスを生成する工程と、 (c)2つのプローブ手段をそれぞれ前記試験用のネッ
トワークの対応する端部に設置する工程と、 (d)前記プローブ手段の一つからのパルスを前記試験
用のネットワークに印加する工程と、 (e)前記2つのプローブ手段間の前記試験用のネット
ワークの抵抗と、前記試験用のネットワークに印加され
る前記パルスに応答して前記容量性手段を横切って提供
される信号の立ち上がりの振幅と、を同時に検出する工
程と、 を有する抵抗性評価及び波形評価を同時実行するための
方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/890,910 US5266901A (en) | 1992-05-29 | 1992-05-29 | Apparatus and method for resistive detection and waveform analysis of interconenction networks |
US890910 | 1992-05-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06109796A JPH06109796A (ja) | 1994-04-22 |
JPH0766023B2 true JPH0766023B2 (ja) | 1995-07-19 |
Family
ID=25397324
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5098143A Expired - Lifetime JPH0766023B2 (ja) | 1992-05-29 | 1993-04-23 | 被試験装置の評価装置とその方法、ならびに抵抗性評価と波形評価を同時実行するための装置とその方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5266901A (ja) |
EP (1) | EP0572060A1 (ja) |
JP (1) | JPH0766023B2 (ja) |
Families Citing this family (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5402072A (en) * | 1992-02-28 | 1995-03-28 | International Business Machines Corporation | System and method for testing and fault isolation of high density passive boards and substrates |
US5696451A (en) * | 1992-03-10 | 1997-12-09 | Hewlett-Packard Co. | Identification of pin-open faults by capacitive coupling |
US5428300A (en) * | 1993-04-26 | 1995-06-27 | Telenix Co., Ltd. | Method and apparatus for testing TFT-LCD |
US5486753A (en) * | 1993-07-30 | 1996-01-23 | Genrad, Inc. | Simultaneous capacitive open-circuit testing |
US5432460A (en) * | 1994-01-03 | 1995-07-11 | International Business Machines Corporation | Apparatus and method for opens and shorts testing of a circuit board |
US5438272A (en) * | 1994-05-09 | 1995-08-01 | International Business Machines Corporation | Voltage-stressing and testing of networks using moving probes |
US5528137A (en) * | 1995-01-24 | 1996-06-18 | International Business Machines Corporation | Network sensitive pulse generator |
US5596280A (en) * | 1995-06-15 | 1997-01-21 | International Business Machines Corp. | Apparatus and method for testing circuits by the response of a phase-locked loop |
JP2994259B2 (ja) | 1996-03-28 | 1999-12-27 | オー・エイチ・ティー株式会社 | 基板検査方法および基板検査装置 |
US6054863A (en) * | 1996-09-11 | 2000-04-25 | International Business Machines Corporation | System for testing circuit board integrity |
JP3080595B2 (ja) * | 1997-02-28 | 2000-08-28 | 日本電産リード株式会社 | 基板検査装置および基板検査方法 |
JP3165056B2 (ja) * | 1997-02-28 | 2001-05-14 | 日本電産リード株式会社 | 基板検査装置および基板検査方法 |
JP2001153921A (ja) * | 1999-11-29 | 2001-06-08 | Ando Electric Co Ltd | 波形観測治具および波形観測装置 |
US6753688B2 (en) * | 2001-04-10 | 2004-06-22 | International Business Machines Corporation | Interconnect package cluster probe short removal apparatus and method |
US6724210B2 (en) | 2001-08-22 | 2004-04-20 | International Business Machines Corporation | Method and apparatus for reduced pin count package connection verification |
US6573728B2 (en) | 2001-08-29 | 2003-06-03 | International Business Machines Corporation | Method and circuit for electrical testing of isolation resistance of large capacitance network |
JP2004184385A (ja) * | 2002-11-30 | 2004-07-02 | Oht Inc | 回路パターン検査装置及びパターン検査方法 |
GB0308550D0 (en) * | 2003-04-10 | 2003-05-21 | Barker Colin | Improvements to an automatic test machine |
WO2008091371A2 (en) | 2006-07-18 | 2008-07-31 | Multiprobe, Inc. | Apparatus and method for combined micro-scale and nano-scale c-v,q-v, and i-v testing of semiconductor materials |
JP5060499B2 (ja) * | 2009-02-10 | 2012-10-31 | マイクロクラフト株式会社 | プリント配線板の検査装置及び検査方法 |
JP5420277B2 (ja) * | 2009-03-05 | 2014-02-19 | 日置電機株式会社 | 回路基板検査装置および回路基板検査方法 |
JP4843071B2 (ja) * | 2009-06-04 | 2011-12-21 | マイクロクラフト株式会社 | プリント配線板の検査装置及び検査方法 |
US8350583B2 (en) * | 2009-08-12 | 2013-01-08 | International Business Machines Corporation | Probe-able voltage contrast test structures |
JP5533169B2 (ja) * | 2010-04-13 | 2014-06-25 | 日本電産リード株式会社 | 検査装置 |
US8399266B2 (en) | 2011-01-25 | 2013-03-19 | International Business Machines Corporation | Test structure for detection of gap in conductive layer of multilayer gate stack |
US9780007B2 (en) | 2012-01-04 | 2017-10-03 | Globalfoundries Inc. | LCR test circuit structure for detecting metal gate defect conditions |
JP5474114B2 (ja) * | 2012-03-16 | 2014-04-16 | 三菱電機株式会社 | 車載高電圧機器の漏電抵抗検出装置およびその漏電抵抗検出方法 |
CN103063971B (zh) * | 2012-11-29 | 2015-11-25 | 惠州Tcl移动通信有限公司 | 一种钻孔检测电路及采用该钻孔检测电路的检测设备 |
WO2017086948A1 (en) * | 2015-11-18 | 2017-05-26 | Intel Corporation | High power terahertz impulse for fault isolation |
US10126350B2 (en) * | 2016-09-21 | 2018-11-13 | Hamilton Sunstrand Corporation | Detection of damper resistor degradation and failures |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4019129A (en) * | 1975-06-02 | 1977-04-19 | Bell Telephone Laboratories, Incorporated | Metallic plating testing apparatus |
US4565966A (en) * | 1983-03-07 | 1986-01-21 | Kollmorgen Technologies Corporation | Method and apparatus for testing of electrical interconnection networks |
US4697142A (en) * | 1985-04-01 | 1987-09-29 | Ibm Corporation | Printed circuit conductor test system |
EP0246034A3 (en) * | 1986-05-16 | 1989-04-05 | AT&T Corp. | Method of testing electronic assemblies while they are being produced |
NO165697C (no) * | 1988-03-10 | 1991-03-20 | Inter Marketing Oy Ab | Sensor for ekthetskontroll av sikkerhetspapir. |
GB8824272D0 (en) * | 1988-10-17 | 1988-11-23 | Bath Scient Ltd | Testing electrical circuits |
US5006808A (en) * | 1989-03-21 | 1991-04-09 | Bath Scientific Limited | Testing electrical circuits |
US5138266A (en) * | 1989-10-20 | 1992-08-11 | Digital Equipment Corporation | Single-probe charge measurement testing method |
-
1992
- 1992-05-29 US US07/890,910 patent/US5266901A/en not_active Expired - Fee Related
-
1993
- 1993-04-23 JP JP5098143A patent/JPH0766023B2/ja not_active Expired - Lifetime
- 1993-05-06 EP EP93201310A patent/EP0572060A1/en not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
EP0572060A1 (en) | 1993-12-01 |
JPH06109796A (ja) | 1994-04-22 |
US5266901A (en) | 1993-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0766023B2 (ja) | 被試験装置の評価装置とその方法、ならびに抵抗性評価と波形評価を同時実行するための装置とその方法 | |
JP3363951B2 (ja) | インサーキット・テスト装置システム | |
US6111414A (en) | System, circuit, and method for testing an interconnect in a multi-chip substrate | |
US5557209A (en) | Identification of pin-open faults by capacitive coupling through the integrated circuit package | |
JP3558434B2 (ja) | 電気的配線検査方法及び装置 | |
US7075307B1 (en) | Method and apparatus for detecting shorts on inaccessible pins using capacitive measurements | |
JP2004191373A (ja) | 電子バッテリテスタ | |
JPS59168375A (ja) | 電気接続回路網のテスト方法及び装置 | |
JPH11502309A (ja) | 障害カバリッジを拡大した製造欠陥分析装置 | |
US20030146763A1 (en) | Circuit and method for determining the location of defect in a circuit | |
US20150142344A1 (en) | Method and apparatus for measuring partial discharge charge value in frequency domain | |
US6734681B2 (en) | Apparatus and methods for testing circuit boards | |
US6356086B1 (en) | Method and apparatus for the in-circuit testing of a capacitor | |
EP0531323A1 (en) | Method and system for concurrent electronic component testing and lead verification | |
JP2010151818A (ja) | 伝送線路パルス試験システムの較正方法 | |
US5438272A (en) | Voltage-stressing and testing of networks using moving probes | |
US5432460A (en) | Apparatus and method for opens and shorts testing of a circuit board | |
EP2425265B1 (en) | System and method for detecting sensor leakage | |
JPH04503105A (ja) | 電気回路の試験 | |
US5502390A (en) | Adiabatic conductor analyzer method and system | |
JP4259692B2 (ja) | 回路基板検査装置 | |
JP3246679B2 (ja) | 絶縁体の絶縁特性測定装置 | |
Kolev et al. | Development of partial discharge model, simulation and measurement | |
GB2337337A (en) | Method and means for determining the polarity of a capacitor | |
TWI461711B (zh) | 決定電裝置特性之裝置與方法 |