JP2010151818A - 伝送線路パルス試験システムの較正方法 - Google Patents

伝送線路パルス試験システムの較正方法 Download PDF

Info

Publication number
JP2010151818A
JP2010151818A JP2009291080A JP2009291080A JP2010151818A JP 2010151818 A JP2010151818 A JP 2010151818A JP 2009291080 A JP2009291080 A JP 2009291080A JP 2009291080 A JP2009291080 A JP 2009291080A JP 2010151818 A JP2010151818 A JP 2010151818A
Authority
JP
Japan
Prior art keywords
transmission line
voltage
current waveforms
test system
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009291080A
Other languages
English (en)
Other versions
JP5575467B2 (ja
Inventor
Philippe Roussel
フィリップ・ルーセル
Dimitri Linten
ディミトリ・リンテン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Interuniversitair Microelektronica Centrum vzw IMEC
Hanwa Electronic Ind Co Ltd
Original Assignee
Interuniversitair Microelektronica Centrum vzw IMEC
Hanwa Electronic Ind Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Interuniversitair Microelektronica Centrum vzw IMEC, Hanwa Electronic Ind Co Ltd filed Critical Interuniversitair Microelektronica Centrum vzw IMEC
Publication of JP2010151818A publication Critical patent/JP2010151818A/ja
Application granted granted Critical
Publication of JP5575467B2 publication Critical patent/JP5575467B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R35/00Testing or calibrating of apparatus covered by the other groups of this subclass
    • G01R35/005Calibrating; Standards or reference devices, e.g. voltage or resistance standards, "golden" references
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/001Measuring interference from external sources to, or emission from, the device under test, e.g. EMC, EMI, EMP or ESD testing
    • G01R31/002Measuring interference from external sources to, or emission from, the device under test, e.g. EMC, EMI, EMP or ESD testing where the device under test is an electronic circuit
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/58Testing of lines, cables or conductors

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

【課題】伝送線路パルス試験システムを較正する方法。
【解決手段】TLP試験システムの過渡的な挙動を較正するための較正方法。TLP試験システムは、TLP発生器と、プローブ針と、公称でインピーダンス整合のとれた伝送線路と、伝送線路とTLP発生器との間に接続され、生成されたパルスの結果としての電圧及び電流の波形を同時に取得することにより、被試験素子の過渡的な挙動を検出する計測器と、を有する。較正方法は、(a)TLP試験システムを開路に適用し、第1の電圧及び電流の波形を取得するステップと、(b)TLP試験システムを既知の有限インピーダンスと既知の過渡応答を含む較正要素に適用し、第2の電圧及び電流の波形を取得するステップと、(c)取得した第1及び第2の電圧及び電流の波形を周波数領域に変換するステップと、(d)変換された第1及び第2の電圧及び電流の波形に基づいて、TLP試験システムの過渡的な挙動についての較正データを決定するステップと、を含む。
【選択図】図1

Description

本発明は、伝送線路パルス(TLP)試験システムを較正する方法に関する。
今日、TLP、vfTLP、HBM、及びMMESD試験などの種々のウェハ上のESD試験装置が利用できる。このようなESDストレス試験中、被試験素子(DUT)に対する電圧及び電流の波形の特性を明確にしたいという要望がある。しかし、既知の利用可能な測定法は、常に、プローブ抵抗及びプローブインダクタンスや損失伝送線路の相互接続などのシステムの寄生成分を含むため、DUTレベルで測定された電圧及び電流波形を生成していない。
そのため、TLPタイプの測定は、ESDクランプの準静的な特性評価のためにのみ使用される。ESD試験室内においてウェハ上のTLPテスタが利用できるために、TLPストレスにおいて電流及び電圧の過渡信号を調べることへの関心が広がっている。従来、それを実現する方法は、2005年EOSESDシンポジウムの「TLP試験における過渡電圧のオーバーシュート−本当の又は人為的な結果?(Tre'mouilles,D等著)」に開示されている。この方法は、接続線とプローブ寄生のRF特性評価を必要とし、高価なRF試験装置をさらに必要とするため使い勝手がよくない。
「TLP試験における過渡電圧のオーバーシュート−本当の又は人為的な結果?」、2005年EOSESDシンポジウム、Tre'mouilles,D等著
本発明は、TLP試験システムの過渡的な挙動の特性評価のためにRF試験装置を不要とすることができる、TLP試験システムの較正方法を提供することを目的とする。
本発明によれば、請求項1に記載のステップを含む較正方法により、上記目的が達成される。
本発明の較正方法は、伝送線路パルス試験システムの過渡的な挙動を較正するための方法であって、
伝送線路パルス試験システムは、
被試験素子を分析するための所定のパルスを生成する伝送線路パルス発生器と、
所定のパルスを被試験素子に印加するプローブ針と、
プローブ針を伝送線路パルス発生器に接続する、公称で伝送線路パルス発生器とインピーダンス整合のとれた伝送線路と、
伝送線路と伝送線路パルス発生器との間に接続され、パルスの結果として生じた被試験素子の電圧及び電流の波形を同時に取得することにより、被試験素子の過渡的な挙動を検出する計測器と、
を有する。
本発明の較正方法は、
a)伝送線路パルス試験システムを開路に適用し、計測器により第1の電圧及び電流の波形を取得するステップと、
b)伝送線路パルス試験システムを、既知の有限インピーダンスと既知の過渡応答を有する較正要素に適用し、計測器により第2の電圧及び電流の波形を取得するステップと、
c)取得した第1及び第2の電圧及び電流の波形を周波数領域に変換するステップと、
d)変換された第1及び第2の電圧及び電流の波形に基づいて、伝送線路パルス試験システムの過渡的な挙動についての較正データを決定するステップと、
を含む。
本発明によれば、専用の計測器を用いて、TLP試験システムの電圧及び電流の波形を較正する方法が開示されているため、RF装置をさらに必要とすることを回避できる。較正の方法は、ハードウェアの追加を必要とせず、任意の既存のTLPソフトウェアに容易に組み込むことができる。
TLP試験システムの較正は、開路の状態で収集された電圧及び電流の波形と、既知の有限インピーダンス(好ましくは、短絡)を有する既知の較正要素について収集された電圧及び電流の波形と、を用いて行われる。得られた波形から、針の寄生成分と損失伝送線路の相互接続に対して、モデルを抽出できる。意外にも、この方法は、テスタにより生成されるパルス波形に依存しない(これは、厳しいテスタに関連した人為的な結果が得られたとしても、方形波パルスが長い立ち上がり時間と立ち下がり時間を有することができることを意味する。)。
ここでは、「開路(open)」はプローブ針がどの素子にも接触していないこと(すなわち、プローブ針間のインピーダンスは実質的に無限であること)を意味することが意図されている。
ここでは、「短絡」はプローブ針が互いに接触していること(すなわち、試験システムが短絡されること)を意味することが意図されている。
本発明の好ましい態様は、従属請求項に記載されている。
本発明は、以下の記述と添付の図面を用いてさらに解明される。
本発明により較正されうる寄生要素(プローブ寄生、長さLの損失伝送線路)を含む非常に速いTLP(vfTLP)測定システムの概略の構成を示す図 DUTとして短絡状態の電圧測定データのvfTLP電圧波形の例を示す図(左側は入力パルス、右側は反射パルス) 開路状態及び短絡状態のvfTLPパルスの電圧及び電流の測定から抽出されたRs(又は図1のRp)及びLs(又は図1のLp)を示す図
本発明は、特定の実施形態に関し、特定の図面を参照して記述される。しかし、本発明はそれに限定されず、特許請求の範囲のみによって限定される。記載された図面は、単なる概略であり、限定するものではない。図面において、一部の要素のサイズは、例示を目的として、拡大されているかもしれないが、縮尺比で描かれたものではない。寸法及び相対寸法は、本発明の現実の実施化に必ずしも対応していない。
さらに、明細書及び特許請求の範囲における、「第1」、「第2」、「第3」などの用語は、類似の要素を区別するために使用されており、必ずしも起こった順番又は年代順を示しているわけではない。用語は適当な状況下で置き換え可能であり、本発明の実施形態はここに記載された又は説明された順序以外の他の順序で動作可能である。
さらに、明細書及び特許請求の範囲における、「上部(top)」、「下部(bottom)」、「〜の上(over)」、「〜の下(under)」などの用語は、便宜的に使用されており、必ずしも相対位置を示すために使用されているわけではない。このように使用される用語は適当な状況下で置き換え可能であり、ここで記載された本発明の実施形態は、ここに記載された又は説明された方向以外の他の方向で動作可能である。
特許請求の範囲で使用される用語「有する(comprising)」は、以後記載される手段に減縮されるものであるとして解釈されるべきではない。この用語は、他の要素やステップを排除しない。この用語は、記載された特徴、整数値、ステップ、又は構成要素の存在を言及されたように特定するものとして解釈される必要があり、1以上の他の特徴、整数値、ステップ、又は構成要素、又はそれらの集まりの存在又は追加を排除しない。それ故、「手段A及び手段Bを有する装置」の表現の範囲は、構成要素A及び構成要素Bのみからなる装置に限定されるべきではない。この表現の範囲は、本発明に関し、その装置に唯一関連のある構成要素がA及びBであることを意味する。
以下、RF装置をさらに必要とすることを避けることができ、任意の既存のTLPソフトウェアに容易に組み込むことができる、TLPテスタの電圧及び電流の波形を較正する方法について説明する。
図1に非常に速いTLP(vfTLP)測定システムの概略の構成を示す。TLPパルス発生器は、発生器と、発生器を電圧/電流計測ツールA,Vに接続する内部伝送線路と、を含み、長さLの伝送線路とプローブ針を介して、被試験素子(DUT)に接続される。現実の世界では、プローブ針は、寄生抵抗Rpと特性インダクタンスLpとしてモデル化される寄生インピーダンスを含む。現実の世界では、伝送線路は信号損失をもたらす。寄生効果、プローブ針、及び損失伝送線路のいずれも、DUTの電圧及び電流のレスポンスから取り除かれる必要がある。本出願は、得られた電圧及び電流のレスポンスが、これらの寄生効果に対して補正されうるように設定されたvfTLP測定を較正する方法を開示する。
TLP較正は、好ましくは2つの較正要素のみである開路及び短絡状態で収集された電圧及び電流の波形を使用して行われる。本方法は、このデータから、針の寄生成分と損失伝送線路の相互接続に関するモデルを抽出することができる(図1参照)。この方法は、テスタにより生成されるパルス波形に依存しない(これは、厳しいテスタに関連した人為的な結果が得られたとしても、方形波パルスが長い立ち上がり時間と立ち下がり時間を有することができることを意味する。)。
もちろん、パルス発生器から出力される信号は、実際には完全な方形パルスではない。このような実際のパルスが図2の左側に示される。パルス発生器の寄生成分(例えば、内部伝送線路)は、パルス発生器により提供されるパルスの最終形状に影響を与える。しかし、損失伝送線路/プローブ針の始まりでパルスを測定して(図1の電流Aと電圧Vの計測ツールの位置を参照)、ここで測定される入力信号/反射信号の比率を用いることにより、TLP発生器の寄生成分を除去することができる。
また、TLP較正は、TLP試験システムが伝送線路に接続するプローブ針の対を複数含む場合に実行できる。その方法は、プローブ針の各対について繰り返される。
較正のために、開路及び短絡状態で収集されれた電圧及び電流の波形は、ラプラス領域(L{vOP(x,t)} L{iOP(x,t)},L{vSH(x,t)} L{iSH(x,t) xは損失伝送線路に沿った位置})に変換される。ラプラス領域は、過渡信号を扱うのに最適であることがわかる。ラプラス領域において、伝送線路の方程式は、以下の行列形式で書くことができる(x=0は、伝送線路上の負荷の位置に対応する。)。
Figure 2010151818
Figure 2010151818
伝送線路上に小さい又はごくわずかな損失があると、これらのパラメータは以下のようになる。
Figure 2010151818
周波数に依存しない特性インピーダンスZ=50(ヘビサイド条件)、長さLの伝送線路についての周波数に依存しない減衰α及び遅延Δt(非分散)と仮定すると、伝送線路パラメータZ[s]とγ[s]は以下のようになる。
Figure 2010151818
伝送線路入力で測定される電圧及び電流の信号間の余分なタイミングの差異を明らかにすると、短い測定のための信号伝達の行列方程式は以下のようになる。
Figure 2010151818
γ[s]==γ[s]L
DUTの位置は、現在の形式で空間的基準x==0とみなされることに留意すべきである。伝送行列の利点は、その逆数が以下のように簡素化されることである。
Figure 2010151818
方程式の簡単な反転を考慮すると以下のようになる。
Figure 2010151818
開路の測定のための信号伝達の行列方程式は以下のようになる。
Figure 2010151818
DUT側で、開路の電圧波形vop[0,t]の除去を考慮すると以下のようになる。
Figure 2010151818
また、上記方程式は、伝送線路の特性評価のために別に使用されうる。さらに、実数値Zのみを仮定すると、無視できない減衰と分散が存在する場合でさえ、方程式(4)への代入は伝送線路パラメータの除去を可能にする。そのため、寄生インピーダンスを示すラプラス領域の伝達関数は、4つの較正波形のみの観点で表現されうる。
Figure 2010151818
又は
Figure 2010151818
集中直列抵抗Rと集中直列インダクタンスLで寄生成分をモデル化すると、方程式(7)は、波形のサンプルの分解能により制限される、選択された(実数値)sの範囲の関数として、直線に適合されうる。寄生成分が抽出されると、プローブの電圧及び電流とDUTでの電圧及び電流との関係が、行列方程式により定義される。
Figure 2010151818
これを伝送線路についての信号伝達行列と組み合わせると以下の結果をもたらす。
Figure 2010151818
図2及び図3に、測定データを用いたデモの抽出を示す。図2は、DUTとして短絡状態の生の電圧測定データの波形の例を示している。図2の左側に、TLPパルス発生器により生成された正パルスが見える。この信号は、損失伝送線路の直前の電圧計測ツールVにより得られる。この正パルスは、損失伝送線路とプローブ針を介して、DUTに伝送される。入力電圧の波形がDUTにより反射されると、反射された電圧の波形が、プローブ針と損失伝送線路を介して、電圧計測ツールVに戻される。この反射された信号が、TLPパルスが生成された後しばらくしてから現れる、図2の負パルスとして示される。入力電圧信号と反射電圧信号の両方が、損失伝送線路とプローブ針の寄生成分による影響を受ける。類似の波形が、電流測定において得られる。
図3に、開路状態及び短絡状態のvfTLPパルスの電圧及び電流の測定から抽出されたRs(又は図1のRp)及びLs(又は図1のLp)を示す。電圧及び電流vfTLP波形を生成するとき、図2に示されるのと同様に、異なるインピーダンスを備えたDUTについて、例えば、開路及び短絡について、これらの生成された波形から寄生成分を抽出することができる。
実施形態によれば、得られた電圧及び電流vfTLP波形が処理される場合、短絡の場合の電圧及び電流の波形間の集中寄生直列抵抗Rs、集中寄生直列インダクタンスLs、時間遅延DELTA(tsh)と、開路の場合の電圧及び電流の波形間の時間遅延DELTA(top)とを抽出することができる。この較正において、伝送線路は、周波数に依存しない特性インピーダンスZ=50ohmを持っていると仮定される。
図3は、インピーダンスZsh、すなわち、短絡の場合に測定されるvfTLP電圧波形とvfTLP電流波形の比率を周波数の関数として、描いている。y軸について曲線の実数値妨害が寄生インピーダンスRsに一致している間、この曲線の傾きから、寄生インダクタンスLsを差し引くことができる。

Claims (7)

  1. 伝送線路パルス試験システムの過渡的な挙動を較正するための較正方法であって、
    前記伝送線路パルス試験システムは、
    被試験素子を分析するための所定のパルスを生成する伝送線路パルス発生器と、
    前記所定のパルスを前記被試験素子に印加するプローブ針と、
    前記プローブ針を前記伝送線路パルス発生器に接続する、公称で前記伝送線路パルス発生器とインピーダンス整合のとれた伝送線路と、
    前記伝送線路と前記伝送線路パルス発生器との間に接続され、前記パルスの結果として生じた前記被試験素子の電圧及び電流の波形を同時に取得することにより、前記被試験素子の過渡的な挙動を検出する計測器と、
    を有し、
    前記較正方法は、
    a)前記伝送線路パルス試験システムを開路に適用し、前記計測器により第1の電圧及び電流の波形を取得するステップと、
    b)前記伝送線路パルス試験システムを既知の有限インピーダンスと既知の過渡応答を含む較正要素に適用し、前記計測器により第2の電圧及び電流の波形を取得するステップと、
    c)取得した第1及び第2の電圧及び電流の波形を周波数領域に変換するステップと、
    d)前記変換された第1及び第2の電圧及び電流の波形に基づいて、前記伝送線路パルス試験システムの過渡的な挙動についての較正データを決定するステップと、
    を含む、較正方法。
  2. 前記較正データは、前記第1及び第2の電流波形の両方から決定される伝達関数により形成される、請求項1に記載の方法。
  3. 前記較正データは、前記プローブ針の寄生インピーダンスと、特性インピーダンスと、伝送損失と、前記伝送線路の減衰とを含む、請求項1又は請求項2に記載の方法。
  4. 前記ステップb)の前記較正要素は短絡である、請求項1から請求項3のいずれかの請求項に記載の方法。
  5. 前記プローブ針は伝送線路に接続するプローブ針の対を複数含み、前記ステップa)からd)はプローブ針の各対について実行される、請求項1から請求項4のいずれかの請求項に記載の方法。
  6. 伝送線路パルス試験システムを用いて、被試験素子のESDロバスト性を分析する方法であって、
    前記伝送線路パルス試験システムは、
    前記被試験素子を分析するための所定のパルスを生成する伝送線路パルス発生器と、
    前記所定のパルスを前記被試験素子に印加するプローブ針と、
    前記プローブ針を前記伝送線路パルス発生器に接続する、公称で前記伝送線路パルス発生器とインピーダンス整合のとれた伝送線路と、
    前記伝送線路と前記伝送線路パルス発生器との間に接続され、前記パルスの結果として生じた前記被試験素子の電圧及び電流の波形を同時に取得することにより、前記被試験素子の過渡的な挙動を検出する計測器と、
    を有し、
    前記分析方法は、
    e)前記伝送線路パルス試験システムを用いて前記所定のパルスを前記被試験素子に印加するステップと、
    f)前記計測器を用いて、前記パルスの結果として前記被試験素子に発生する電圧及び電流の波形を同時に取得するステップと、
    g)請求項1から請求項5のいずれかに記載の較正方法により得られた較正データを使用して、前記ステップf)で取得した電圧及び電流の波形を補正するステップと、
    を含む、分析方法。
  7. 前記ステップg)は、
    h)前記ステップe)で獲得された前記電圧及び電流の波形を周波数領域に変換するステップと、
    i)請求項2の伝達関数を前記変換された電圧及び電流の波形に適用し、補正された電圧及び電流の波形を取得するステップと、
    j)前記補正された電圧及び電流の波形を時間領域に変換するステップと、
    を含む、請求項6に記載の方法。
JP2009291080A 2008-12-23 2009-12-22 伝送線路パルス試験システムの較正方法 Active JP5575467B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP08172843.8A EP2202528B1 (en) 2008-12-23 2008-12-23 Method for calibrating a transmission line pulse test system
EP08172843.8 2008-12-23

Publications (2)

Publication Number Publication Date
JP2010151818A true JP2010151818A (ja) 2010-07-08
JP5575467B2 JP5575467B2 (ja) 2014-08-20

Family

ID=40577940

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009291080A Active JP5575467B2 (ja) 2008-12-23 2009-12-22 伝送線路パルス試験システムの較正方法

Country Status (3)

Country Link
US (1) US8339146B2 (ja)
EP (1) EP2202528B1 (ja)
JP (1) JP5575467B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109342800A (zh) * 2018-11-29 2019-02-15 贵州航天计量测试技术研究所 一种脉冲电镀电源脉冲电流的校准装置及校准方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8436626B2 (en) * 2009-12-17 2013-05-07 Taiwan Semiconductor Manfacturing Company, Ltd. Cascaded-based de-embedding methodology
US9274155B2 (en) 2012-09-25 2016-03-01 International Business Machines Corporation Cancellation of secondary reverse reflections in a very-fast transmission line pulse system
US20150084656A1 (en) * 2013-09-25 2015-03-26 Tektronix, Inc. Two port vector network analyzer using de-embed probes
TWI585422B (zh) * 2016-01-05 2017-06-01 明泰科技股份有限公司 電路傳輸線的特性阻抗擷取方法
CN106772198B (zh) * 2017-01-05 2024-02-06 云南电网有限责任公司电力科学研究院 直流电流互感器暂态响应特性测试方法、系统及装置
CN109557495A (zh) * 2018-12-21 2019-04-02 中国电力科学研究院有限公司 用于直流电流相关回路的暂态特性校验方法、系统、装置
CN111208466A (zh) * 2020-02-19 2020-05-29 中国电力科学研究院有限公司 一种对直流电压测量装置暂态特性进行现场校验的方法及系统
CN111289822B (zh) * 2020-02-28 2021-11-09 杭州电子科技大学 基于电快速瞬变脉冲群的工业机器人示教器测试方法
CN111487451B (zh) * 2020-04-20 2022-08-05 中国科学院微电子研究所 一种传输线脉冲测试系统
CN111766452A (zh) * 2020-07-28 2020-10-13 哈尔滨工业大学 一种瞬态高频脉冲波形捕获系统及方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004264147A (ja) * 2003-02-28 2004-09-24 Toshiba Corp 静電気試験装置
JP2006038542A (ja) * 2004-07-26 2006-02-09 Nec Electronics Corp 静電気放電耐性特性の測定方法並びに静電気破壊試験方法及びこれらの方法を実現するパルス電圧印加回路
JP2008292462A (ja) * 2007-03-19 2008-12-04 Interuniv Micro Electronica Centrum Vzw Esd試験システム較正

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7545152B2 (en) * 2006-01-11 2009-06-09 Thermo Fisher Scientific, Inc. Transmission line pulse measurement system for measuring the response of a device under test
US7893696B2 (en) * 2008-02-29 2011-02-22 Freescale Semiconductor, Inc. Pulse circuit using a transmission line

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004264147A (ja) * 2003-02-28 2004-09-24 Toshiba Corp 静電気試験装置
JP2006038542A (ja) * 2004-07-26 2006-02-09 Nec Electronics Corp 静電気放電耐性特性の測定方法並びに静電気破壊試験方法及びこれらの方法を実現するパルス電圧印加回路
JP2008292462A (ja) * 2007-03-19 2008-12-04 Interuniv Micro Electronica Centrum Vzw Esd試験システム較正

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JPN6013026683; D.Tremouilles, S.Thaijs, PH.ROussel, M.I.Natarajan, V.Vassilev,G.Groeseneken: '「Transient voltage overshoot in TLP testing - Real or artifact?」' Microelectronics Reliability vol.47,issue7, 2007, p.1016-1024, Elsevier Ltd *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109342800A (zh) * 2018-11-29 2019-02-15 贵州航天计量测试技术研究所 一种脉冲电镀电源脉冲电流的校准装置及校准方法

Also Published As

Publication number Publication date
EP2202528A1 (en) 2010-06-30
US8339146B2 (en) 2012-12-25
JP5575467B2 (ja) 2014-08-20
EP2202528B1 (en) 2017-08-16
US20100156447A1 (en) 2010-06-24

Similar Documents

Publication Publication Date Title
JP5575467B2 (ja) 伝送線路パルス試験システムの較正方法
JP4942940B2 (ja) 校正方法及び測定機器
JP3867067B2 (ja) 時間領域反射率計(tdr)、および時間領域反射率計測検査をネットワークケーブルに適用するための方法
CN106990340B (zh) 一种局部放电监测系统及方法
US8339141B2 (en) Method and apparatus for locating a fault in an electrical conductor, with interference compensation
JP4870939B2 (ja) ケーブル障害測定の減衰および散乱歪補正方法
KR101264120B1 (ko) 디바이스에 대한 테스트 데이터 획득 방법
JPH0766023B2 (ja) 被試験装置の評価装置とその方法、ならびに抵抗性評価と波形評価を同時実行するための装置とその方法
TW200604538A (en) Fixture characteristic measurement device, method, program, recording medium, network analyzer, and semiconductor test device
US8645091B2 (en) Evaluating high frequency time domain in embedded device probing
TW201531728A (zh) 利用頻域內校正之時域測量方法
TWI589902B (zh) 多埠量測技術
CN113504454A (zh) 一种分析仪的校准方法及芯片测试方法和系统
EP3309562A1 (en) Impedance measurement through waveform monitoring
CN104777360A (zh) 去嵌入的测试方法
RU97831U1 (ru) Устройство оценки количественных и статистических характеристик внутренних неоднородностей электрических кабелей
US10509014B2 (en) Method and device for the testing of ultrasound probes
CN111191409B (zh) 芯片内部硅片管脚信号仿真方法及装置
Helmreich Test path simulation and characterisation
Reverdy et al. Electro Optical Terahertz Pulse Reflectometry, a non destructive technique to localize defects on various type of package
Henry et al. Charged device model metrology: limitations and problems
US11693046B2 (en) Monitoring waveforms from waveform generator at device under test
JP2009192239A (ja) 半導体試験装置とその経路診断方法
JP2011106819A (ja) 電子部品の電気特性測定誤差の補正方法及び電子部品特性測定装置
Navarro et al. Measurements of characteristic impedance of high frequency cables with time domain reflectometry (TDR)

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120618

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130903

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140603

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140702

R150 Certificate of patent or registration of utility model

Ref document number: 5575467

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250