JPH0762787B2 - アクティブマトリックス基板 - Google Patents
アクティブマトリックス基板Info
- Publication number
- JPH0762787B2 JPH0762787B2 JP59241292A JP24129284A JPH0762787B2 JP H0762787 B2 JPH0762787 B2 JP H0762787B2 JP 59241292 A JP59241292 A JP 59241292A JP 24129284 A JP24129284 A JP 24129284A JP H0762787 B2 JPH0762787 B2 JP H0762787B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- active matrix
- matrix substrate
- row
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、液晶表示装置などに広く用いられるアクティ
ブマトリックス基板の欠陥救済に関するもので製造歩留
りの向上に寄与するものである。
ブマトリックス基板の欠陥救済に関するもので製造歩留
りの向上に寄与するものである。
アクティブマトリックス基板は、行配線と列配線により
選択された交点部のスイッチング素子を駆動して点順次
操作ができる装置である。
選択された交点部のスイッチング素子を駆動して点順次
操作ができる装置である。
従って、行配線と列配線の交差部に対応して各々スイッ
チング素子が形成されており、スイッチング素子として
は、薄膜トランジスタやMIMダイオードなどがある。
チング素子が形成されており、スイッチング素子として
は、薄膜トランジスタやMIMダイオードなどがある。
第２図に薄膜トランジスタをスイッチング素子としたア
クティブマトリックス基板における行配線と列配線のひ
とつの交点部を示す。行配線１と列配線２により駆動さ
れる薄膜トランジスタ３と該トランジスタを通して、電
気信号をやりとりする駆動電極４により構成されてい
る。これを電気回路図で示すと第３図の様になり、アク
ティブマトリックス基板においては、この構成が行数
分、列数分配置されている。
クティブマトリックス基板における行配線と列配線のひ
とつの交点部を示す。行配線１と列配線２により駆動さ
れる薄膜トランジスタ３と該トランジスタを通して、電
気信号をやりとりする駆動電極４により構成されてい
る。これを電気回路図で示すと第３図の様になり、アク
ティブマトリックス基板においては、この構成が行数
分、列数分配置されている。
アクティブマトリックスにおいては、前述の構成が数万
〜数十万配置される場合が多く、このような場合には、
基板製造工程過程において一部の薄膜トランジスタに欠
陥が発生し、その部分のみ駆動できない場合がある。あ
るいは、外的要因、例えば静電気が配線に対して放電し
て薄膜トランジスタを破壊することがある。
〜数十万配置される場合が多く、このような場合には、
基板製造工程過程において一部の薄膜トランジスタに欠
陥が発生し、その部分のみ駆動できない場合がある。あ
るいは、外的要因、例えば静電気が配線に対して放電し
て薄膜トランジスタを破壊することがある。
第４図は、薄膜トランジスタに欠陥がある場合を示して
いる。第４図は、第２図の断面図であり薄膜トランジス
タ３は、列配線に接続されたゲート電極７とゲート絶縁
膜８により、基板５の上に形成されている。ここで層間
絶縁膜６は、行配線１と列配線２の交点部を絶縁する役
割を果している。この構成における薄膜トランジスタ
は、そのゲート膜が通常1000〜3000Å程度と薄い為に、
製造工程中のピンホールや外的な静電気等により欠陥９
が発生しやすいという欠点がある。欠陥９が存在する薄
膜トランジスタは選択しても駆動しないか、あるいは、
その欠陥により、列配線と行配線または列配線と駆動電
極がショートしてしまい、基板そのものが使用不能とな
ってしまう。本発明は、前述の不可避な欠陥に対して、
救済処置を施し、基板を正常にして歩留り向上を計るこ
とを目的とするものである。
いる。第４図は、第２図の断面図であり薄膜トランジス
タ３は、列配線に接続されたゲート電極７とゲート絶縁
膜８により、基板５の上に形成されている。ここで層間
絶縁膜６は、行配線１と列配線２の交点部を絶縁する役
割を果している。この構成における薄膜トランジスタ
は、そのゲート膜が通常1000〜3000Å程度と薄い為に、
製造工程中のピンホールや外的な静電気等により欠陥９
が発生しやすいという欠点がある。欠陥９が存在する薄
膜トランジスタは選択しても駆動しないか、あるいは、
その欠陥により、列配線と行配線または列配線と駆動電
極がショートしてしまい、基板そのものが使用不能とな
ってしまう。本発明は、前述の不可避な欠陥に対して、
救済処置を施し、基板を正常にして歩留り向上を計るこ
とを目的とするものである。
スイッチング素子に欠陥があるものを救済する方法とし
て、各スイッチング部に該スイッチング素子を、複数個
並列に形成する。
て、各スイッチング部に該スイッチング素子を、複数個
並列に形成する。
第１図に本発明によるアクティブマトリックス基板の一
部分を示す。行配線１と列配線２の交点部に、従来は、
薄膜トランジスタを１個形成していたものを、第１の薄
膜トランジスタ10と第２の薄膜トランジスタ11による並
列構造にしてある。このような構造にすることにより、
仮に第１の薄膜トランジスタ10に欠陥が存在し、正常に
駆動しない場合に、第１の薄膜トランジスタ10にレーザ
を照射して、切断部12を形成して、第１の薄膜トランジ
スタ10を切り離して、第２の薄膜トランジスタ11のみで
正常に駆動できるようにしたものである。これを電気回
図で示すと第５図のようになり、切断部12により、第１
の薄膜トランジスタ10は、マトリックスから完全に切り
離され、第２の薄膜トランジスタ11により正常に動作す
ることを示している。
部分を示す。行配線１と列配線２の交点部に、従来は、
薄膜トランジスタを１個形成していたものを、第１の薄
膜トランジスタ10と第２の薄膜トランジスタ11による並
列構造にしてある。このような構造にすることにより、
仮に第１の薄膜トランジスタ10に欠陥が存在し、正常に
駆動しない場合に、第１の薄膜トランジスタ10にレーザ
を照射して、切断部12を形成して、第１の薄膜トランジ
スタ10を切り離して、第２の薄膜トランジスタ11のみで
正常に駆動できるようにしたものである。これを電気回
図で示すと第５図のようになり、切断部12により、第１
の薄膜トランジスタ10は、マトリックスから完全に切り
離され、第２の薄膜トランジスタ11により正常に動作す
ることを示している。
さらに第６図、第７図は、本発明の別の実施例を示して
いる。外的要因として例えば静電気が行配線１から浸入
し、列配線に抜けていく場合には薄膜トランジスタのゲ
ート絶縁膜が最も耐電圧が低く破壊されやすく、ゲート
絶縁膜を破壊された薄膜トランジスタは、正常に駆動し
なくなる。このような場合、第１の薄膜トランジスタ10
と第２の薄膜トランジスタ11の形状を変化させて、行配
線１と薄膜トランジスタのスイッチング部13の間14の電
気抵抗が等しくならないように形成する。第６図は、行
配線１と薄膜トランジスタの間14をパターンの長さを変
えてあり、第７図はパターンの幅を変えていずれも、第
１の薄膜トランジスタ10より第２の薄膜トランジスタ11
の方が電気抵抗を大きくしてある。これに外部から静電
気が印加された場合には、より抵抗が低い第１の薄膜ト
ランジスタが破壊されるので、前記の様に、第１のトラ
ンジスタを切り離して正常にすることができる。
いる。外的要因として例えば静電気が行配線１から浸入
し、列配線に抜けていく場合には薄膜トランジスタのゲ
ート絶縁膜が最も耐電圧が低く破壊されやすく、ゲート
絶縁膜を破壊された薄膜トランジスタは、正常に駆動し
なくなる。このような場合、第１の薄膜トランジスタ10
と第２の薄膜トランジスタ11の形状を変化させて、行配
線１と薄膜トランジスタのスイッチング部13の間14の電
気抵抗が等しくならないように形成する。第６図は、行
配線１と薄膜トランジスタの間14をパターンの長さを変
えてあり、第７図はパターンの幅を変えていずれも、第
１の薄膜トランジスタ10より第２の薄膜トランジスタ11
の方が電気抵抗を大きくしてある。これに外部から静電
気が印加された場合には、より抵抗が低い第１の薄膜ト
ランジスタが破壊されるので、前記の様に、第１のトラ
ンジスタを切り離して正常にすることができる。
以上の如く、本発明のアクティブマトリクス基板は、外
部からの静電気により欠陥が生ずる場合には、電気抵抗
が低い薄膜トランジスタが破壊されるだけで、電気抵抗
が高い薄膜トランジスタは破壊されず、電気抵抗が同じ
薄膜トランジスタを用いた場合に比べてさらに歩留まり
を向上させる事ができる、という効果がある。
部からの静電気により欠陥が生ずる場合には、電気抵抗
が低い薄膜トランジスタが破壊されるだけで、電気抵抗
が高い薄膜トランジスタは破壊されず、電気抵抗が同じ
薄膜トランジスタを用いた場合に比べてさらに歩留まり
を向上させる事ができる、という効果がある。
第１図は本発明の実施例 第２図は従来のスイッチング素子の構造例 第３図は第２図の電気回路図 第４図は第２図のA-A′断面図 第５図は第１図の電気回路図 第６図は本発明の実施例 第７図は本発明の実施例 １……行配線 ２……列配線 ３……薄膜トランジスタ ４……駆動電極 ５……基板 ６……層間絶縁膜 ７……ゲート電極 ８……ゲート絶縁膜 ９……欠陥 ０ 10……並列接続された第１の薄膜トランジスタ 11……並列接続された第２の薄膜トランジスタ 12……切断部 13……薄膜トランジスタのスイッチング部
Claims (1)
- 【請求項１】複数の列配線と複数の行配線が交差して配
置され、該複数の列配線と該複数の行配線の各交点近傍
には薄膜トランジスタが接続され、該薄膜トランジスタ
には駆動電極が接続されてなるアクティブマトリックス
基板において、 該薄膜トランジスタは各々の該駆動電極に対して電気的
に並列に配置された第１の薄膜トランジスタと第２の薄
膜トランジスタとからなり、該第１の薄膜トランジスタ
と該第２の薄膜トランジスタは該行配線との間の導体パ
ターンの形状が異なり、該行配線と該第１の薄膜トラン
ジスタのスイッチング部との間の電気抵抗と、該行配線
と該第２の薄膜トランジスタのスイッチング部との間の
電気抵抗とが異なることを特徴とするアクティブマトリ
ックス基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59241292A JPH0762787B2 (ja) | 1984-11-15 | 1984-11-15 | アクティブマトリックス基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59241292A JPH0762787B2 (ja) | 1984-11-15 | 1984-11-15 | アクティブマトリックス基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61120193A JPS61120193A (ja) | 1986-06-07 |
| JPH0762787B2 true JPH0762787B2 (ja) | 1995-07-05 |
Family
ID=17072096
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59241292A Expired - Lifetime JPH0762787B2 (ja) | 1984-11-15 | 1984-11-15 | アクティブマトリックス基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0762787B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07107632B2 (ja) * | 1985-06-18 | 1995-11-15 | 三菱電機株式会社 | マトリクス型表示装置の製造方法 |
| JPH07117821B2 (ja) * | 1985-06-18 | 1995-12-18 | 三菱電機株式会社 | マトリクス型表示装置の製造方法 |
| JP4004781B2 (ja) * | 2001-11-21 | 2007-11-07 | シャープ株式会社 | アクティブマトリクス表示装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57197591A (en) * | 1981-05-29 | 1982-12-03 | Suwa Seikosha Kk | Liquid crystal display unit |
| JPS57211185A (en) * | 1981-06-23 | 1982-12-24 | Suwa Seikosha Kk | Liquid crystal display |
-
1984
- 1984-11-15 JP JP59241292A patent/JPH0762787B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61120193A (ja) | 1986-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5068748A (en) | Active matrix liquid crystal display device having improved electrostatic discharge protection | |
| US5019001A (en) | Method for manufacturing liquid crystal display device | |
| US4890097A (en) | Active matrix circuit for liquid crystal displays | |
| US7342617B2 (en) | Liquid crystal display comprising an electrostatic protection element formed between adjacent bus lines | |
| EP1008177B1 (en) | Improved active matrix esd protection and testing scheme | |
| JPH0827597B2 (ja) | アクテイブマトリクス型表示装置 | |
| KR0140971B1 (ko) | 액티브 매트릭스형 액정 디스플레이 패널 및 제조 방법 | |
| JPS63221325A (ja) | 薄膜トランジスタマトリクス | |
| JPH0762787B2 (ja) | アクティブマトリックス基板 | |
| JPH07318980A (ja) | 液晶表示パネル | |
| KR100318537B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 수리 방법 | |
| JPH02277027A (ja) | 液晶表示装置 | |
| JPS61213880A (ja) | 表示素子 | |
| JPS6112268B2 (ja) | ||
| JPH11150275A (ja) | 薄膜トランジスタアレイ基板 | |
| JP2001345452A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2000241833A (ja) | マトリックス型配線基板 | |
| JPS61100971A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0750278B2 (ja) | 液晶表示装置 | |
| JPS6088985A (ja) | 行列型液晶表示パネル | |
| KR200163033Y1 (ko) | 박막트랜지스터 어레이 | |
| JPS61121080A (ja) | 薄膜トランジスタアレイの製造方法 | |
| JPH06289428A (ja) | アクティブマトリクス基板及びその製造方法 | |
| JP3327739B2 (ja) | アクティブマトリクス基板 | |
| JP2552383B2 (ja) | マトリクス型表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |