JPH0761054B2 - 網同期方式 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、時分割交換機（以下単に交換機と記す）と時
分割多重化装置（以下単にMUXと記す）との間の同期方
式に関わり、特にMUXと交換機とが極く近くに設置され
る場合に適するクロック供給方式に関する。

〔従来技術〕

従来、この種の伝送系装置と交換機との間をディジタル
化する場合には、CCITT勧告G703に準拠した64Kbpsイン
ターフェイスによることが多かったが、近年は伝送路の
大容量化が計られており、いわゆる2Mbpsまたは8Mbps局
内インターフェイスによることが多くなってきた。該2M
/8Mbpsインターフェイスについては、例えば、「D70形
自動交換機〔１〕ハードウエア（１）（日本電信電話公
社、昭和58年）」に示されている。これらの方法によれ
ば、交換機では上位伝送装置とのインターフェイス部に
おいて、入伝送路毎にフレームアライナを設置して、フ
レーム位相同期をとることが必要である。また、上位伝
送装置からの受信波形の再生を行なうために波形等化器
が必要であり、更に、伝送路符号（2M/8Mbps局内伝送で
は、通常CIM符号が使われる。またCCITT.G703準拠の64K
bps伝送ではAMI符号が使用される）を装置内符号たるNR
Z（Non Re−turn Zero）符号に変換することが必要であ
る。これらフレームアライナ、等化器は、MUXのみなら
ず、交換機においても必要であった。第２図は従来の方
法による交換機とMUXの同期系の構成例を示す。図は、
交換機とMUXとを、例えば2Mbpsまたは8Mbpsの局内イン
ターフェイスにより接続し、MUXは更に上位の一次群又
は二次群の高速ディジタル伝送路網に接続されていると
する。ここでブロック１は交換機、ブロック２は加入者
回路又はトランク、３は時分割スイッチを含む制御部、
４は主に位相同期回路（Phase Locked Loop,以下PLLと
記す）から成る同期装置、５は集線部、７−２はフレー
ムの編集部、10−１は符号変換部（NRZ符号をCMI符号に
変換する）、11は不平衡／平衡変換部を含む線路駆動
部、13は、平衡／不平衡変換部、等化器部、12−１は、
復号器部（伝送路符号をNRZ符号に変換する）、14はク
ロック抽出部、９−１はフレームアライナ部である。

ブロック６は、MUXであって、13は、平衡−不平衡変換
を含む等化器、12−１は復号器部（伝送路符号−NRZ変
換）、９−１はフレームアライナ、10−１は符号変換部
（NRZ−伝送路符号変換）、11は不平衡−平衡変換を含
む線路駆動部、14はクロック抽出部、７−１は、情報圧
縮・多重・フレーム編集を行なう部分、8,9は各々フレ
ームアライナ、10は符号変換部（NRZ−伝送路符号変
換）、11は不平衡／平衡変換部を含む線路駆動部、13は
平衡／不平衡変換部を含む等化器、12は符号器部（伝送
路符号−NRZ交換）、14はクロック抽出部、４は主にPLL
から成る従属同期部である。端子T1は、加入者回路端子
またはトランク端子であり、T2およびT3は上位回線と接
続する端子であって、T2は送信側端子、T3は受信側端子
である。また、端子T4〜T7は、伝送ケーブルを介して交
換機とMUXを接続するための端子である。第２図に示す
構成は一般的であって、交換機とMUXの間の伝送ケーブ
ル長が、0mから数百ｍの範囲において適用可能である。

従来例の同期系の動作を第２図を用いて簡単に説明す
る。まず、MUX6の動作を説明する。上位回線からの信号
は、端子T3より入力し、ブロック13にて等化・識別され
る。再生された信号のなかのクロック成分は、クロック
抽出部14によって抽出される。抽出されたクロックは、
伝送路符号（例えばCMI符号）を装置内符号（NRZ符号）
に変換／逆変換するための符号変換器10、復号器12のク
ロックとしての他、MUX内のシステムクロックを作成す
るための同期装置４に入力される。該同期措置４は、主
に、入力選択部とPLLより構成され、複数入力のうち１
入力を選択することにより該入力に従属した周波数のシ
ステムクロック（基準フレーム信号も含む）を発生す
る。また該システムクロックは、情報圧縮（例えば、64
kbpsμ則PCM信号の32kbpsADPCM信号への変換／逆変換を
行なう）や、フレーム内信号の編集、多重を行なうブロ
ック７−１や、フレームアライナ８、９、９−１の読み
出し、書き込みクロックとして用いられる。なお、８、
９のフレームアライナは、位相同期機能の他、速度変換
およびスリップ制御機能を有す。９−１のフレームアラ
イナは、位相同期機能とスリップ制御機能を有す。ブロ
ック７−１から符号変換部10−１に送出された信号は、
前記システムクロックによって伝送路符号に変換され、
線路駆動部11に駆動された信号は、端子T7を介して伝送
路に送出され、下位の交換機１の端子T5に入力され、該
信号はブロック13で等化・識別後、復号器12−１とクロ
ック抽出部14に入力される。ブロック14にて抽出された
クロックの周波数は、MUX6のシステムクロックに同期し
ている。抽出されたクロックは、伝送路符号を装置内符
号に変換する復号器12−１のクロックおよび、位相同期
・スリップ制御機能を有すフレームアライナ部９−１の
書き込みクロックとして使用する他、交換機１の同期装
置４に入力される。交換機１の同期装置４も、主に入力
選択部とPLLより構成され、複数入力のうち一入力を選
択することにより、該入力に従属した周波数のシステム
クロックを発生する。また該システムクロックは、加入
者回路もしくはトランク２、制御部３、集線部５、フレ
ーム編集部７−２、符号変換部10−１、フレームアライ
ナ９−１に分配される。

以上のようにして、MUXは、より上位回線に従属し、交
換機はMUXに従属することにより、網同期動作が行なわ
れることになる。

〔発明が解決しようとする問題点〕

上記従来技術による伝送・交換系の構成方法によると、
交換機およびMUXの各々において、等化器およびフレー
ムアライナが必要であり、このような伝送路インターフ
ェイス部の占めるスペースが比較的大きく、また高価で
あるという問題があった。

本発明の目的は、交換機とMUX間の設置距離が短かい場
合や交換機内部にMUXを実装する場合に適した交換機−M
UX間の簡易なインターフェイス方法を提供することにあ
る。

〔問題点を解決するための手段〕

上記目的は、以下のようにして達せられる。即ち、MUX
部において上位装置からの信号中から抽出したクロック
成分を有す信号を交換機の同期装置に供給し、該同期装
置内のPLLによって、前記入力クロック成分に周波数同
期したシステムクロック（基準フレーム信号も含む）を
作成する。該システムクロックを、これとは別に定義さ
れた、交換機−MUX間のデータ・制御信号とは別線で交
換機からMUXに供給する。このクロック供給方法によれ
ば、交換機とMUXは同一周波数・同一位相のクロックで
動作するので、交換機とMUXの該部に関わるフレームア
ライナは不要であり、このように信号線とクロック線を
並列伝送する系においては、伝送ケーブル長は短かいか
ら、等化器も不要である。本発明による同期系を構成す
ると、交換機MUXを含めて、フレームアライナや等化器
など伝送路インターフェイス部は、更に上位回線と接続
されるMUX部にのみ設ければ充分である。

〔実施例〕

以下、本発明による実施例について図面を参照して説明
する。第１図は本発明にかかる交換機、MUXの同期系構
成の実施例を示している。なお、第１図は、交換機が内
部にMUX部を実装した場合の構成を示しているものであ
る。第１図において、ブロック１は交換機であって、２
〜５の各要素ブロックで構成される。２は、加入者回路
またはトランク装置類などの通話系装置であり、３は時
分割スイッチを含む制御部、４はPLLを含む同期装置で
あり、５は集線部などから成りMUX部と接続される。ま
たブロック６はMUX部であって、７〜14の各要素ブロッ
クから構成される。７は、多重・編集・情報圧縮部であ
り、フレームの多重・分離およびフレーム形式の編集更
に64kbpsPCM信号を例えば32kbpsADPCM信号に変換／逆変
換を行なう。８および９は各々、送受信用のフレームア
ライナであって、回線側の伝送速度（例えば、1.544Mbp
s）とシステム内の伝送速度（例えば、2.048Mbps）との
間の速度交換、8KHZ位相同期等を行なう。10はシステム
内部のNRZ符号信号を伝送路符号（例えば、CMI符号）に
変換する符号器であり、11は変換された信号を伝送路へ
送出する線路駆動部、13は等化器部、12は伝送路符号を
NRZ符号に復号する復号器、14は前記13にて等化、識別
された符号列から受信クロックを作成するクロック抽出
部である。また、端子T1は、交換機の加入者回路または
トランク類などの端子を示し、端子T2は、MUXから上位
装置への信号送信端子、端子T3は、上位装置からの信号
受信端子である。

次に、本発明にかかる同期系の動作を第１図に示すブロ
ック図により説明する。第１図に示す系において、端子
T3から入力された上位回線からの信号は、等化器部13に
より等化・識別され、該信号はクロック抽出部14に入力
され、ここで伝送路クロックは、自己タイミング方式に
より抽出される。

一方、前記の等化器部13の出力とクロック抽出部14の出
力を復号器部12に加えて伝送路符号をNRZ符号に変換す
る。ここでは、またフレーム同期信号の検出および同期
保護の動作が行なわれる。一方、該クロック抽出部14の
出力信号を、交換機本体側に装備されている従属同期部
４に入力することにより、上位回線に周波数同期したシ
ステムクロックが該ブロック４において作成される。こ
の従属同期部は、主に入ルート選択部とPLLより構成さ
れる。該ブロック４の出力たるシステムクロックは、交
換機の各装置、即ちブロック２〜５に供給されると共
に、ブロック６のMUX部にも供給され、該ブロック６内
の多重・編集・情報圧縮部７の基本クロックとして使用
され、更にフレームアライナ８および９内の書き込みク
ロック、読み出しクロックとして使われる。該ブロック
８および９は、フレーム位相合せ機能、速度変換機能の
他、ジッタ等による位相ジャンプに対する対策としてス
リップ制御機能を備えている。ここで、送信側フレーム
アライナへのデータは、前記の交換機からのシステムク
ロックにより、フレームアライナ８に書き込まれ、該ブ
ロック８からのデータは、上位回線のクロックに周波数
同期したクロックにより読み出される。この読み出しデ
ータは符号変換器10により伝送路符号に変換され、線路
駆動部11によって伝送路を介して上位回線に送出され
る。

本実施例によれば、交換機とMUXの間の伝送路インター
フェイス部に関し、従来必要とされていた等化器やフレ
ームアライナ部が不要となるという効果がある。

〔発明の効果〕

本発明によれば、前記したような複雑なインターフェイ
スが不要であるため、交換−伝送系全体から観た系構成
が簡単になり、信頼度が向上すると共に経済化が計れ
る。更にまた、構成が簡単であるため、交換機とMUXが
近接して設置される場合はむろんのこと、特に、交換機
にMUXを内蔵し、一体化する場合に極めて有利である。

【図面の簡単な説明】

第１図は本発明による一実施例を示すブロック図であ
り、第２図は従来例を示すブロック図である。 〔符号の説明〕 T1……加入者回路端子またはトランク端子 T2,T3……一次群または二次群の高速ディジタル伝送路
の送信、受信端子 T4,T5……一次群または二次群の局内ディジタル伝送路
の交換機側の送信受信端子 T6,T7……一次群または二次群の局内ディジタル伝送路
のMUX側の送信受信端子 １……ディジタル交換機 ２……加入者回路またはトランク装置 ３……時分割スイッチおよび制御部 ４……同期装置（PLLを含む） ５……集線・多重化部 ６……時分割多重化装置 ７……情報圧縮部・編集・多重化部 ７−１……情報圧縮・編集・多重化部 ７−２……フレーム編集部 ８……送信側フレームアライナ（位相同期、速度変換、
スリップ制御） ９……受信側フレームアライナ（位相同期、速度変換、
スリップ制御） ９−１……受信側フレームアライナ（位相同期、スリッ
プ制御） 10……符号変換部（NRZ−伝送路符号変換、フレーム組
立） 10−１……符号変換部（NRZ−伝送路符号変換） 11……線路駆動部 12……復号器（伝送路符号−NRZ変換、フレーム分解） 12−１……復号器（伝送路符号−NRZ変換） 13……等化器部（等化器、平衡−不平衡変換） 14……クロック抽出部

Claims (1)

【特許請求の範囲】
1. 【請求項１】上位回線と接続される時分割多重化部を内
   部に実装する時分割交換機が、 時分割スイッチと、 該時分割スイッチに収容される通話系装置と、 前記時分割スイッチに収容されており、該時分割スイッ
   チからの通信信号を集線、多重化する多重化部と、 該多重化部からの送信信号を前記上位回線のインタフェ
   ースに整合させる送信側フレームアライナ部と、 前記上位回線からの受信信号を前記多重化部の入力イン
   タフェースに整合させる受信側フレームアライナ部と、 前記上位回線の受信信号から受信クロックを抽出するク
   ロック抽出部と、 該クロック抽出部が抽出した受信クロックに基づいて、
   前記上位回線に周波数同期したシステムクロックを作成
   する同期回路を有し、該同期回路が出力する該システム
   クロックを、少なくとも、前記時分割スイッチ、通話系
   装置、多重化部、送信側フレームアライナ部、及び、受
   信側フレームアライナ部に、直接供給する同期装置と、 を備えており、前記上位回線に従属同期して動作するこ
   とを特徴とする網同期方式。