KR100321126B1 - 티원/이원신호의동기클럭정보변환장치 - Google Patents
티원/이원신호의동기클럭정보변환장치 Download PDFInfo
- Publication number
- KR100321126B1 KR100321126B1 KR1019980015328A KR19980015328A KR100321126B1 KR 100321126 B1 KR100321126 B1 KR 100321126B1 KR 1019980015328 A KR1019980015328 A KR 1019980015328A KR 19980015328 A KR19980015328 A KR 19980015328A KR 100321126 B1 KR100321126 B1 KR 100321126B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- clock information
- bom
- data
- synchronous
- Prior art date
Links
- 230000001360 synchronised effect Effects 0.000 title claims abstract description 55
- 238000006243 chemical reaction Methods 0.000 claims abstract description 17
- 239000000872 buffer Substances 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims description 9
- 238000000605 extraction Methods 0.000 claims description 6
- 230000003139 buffering effect Effects 0.000 claims description 2
- 238000000354 decomposition reaction Methods 0.000 claims 1
- 230000005540 biological transmission Effects 0.000 abstract description 59
- 239000000284 extract Substances 0.000 abstract description 12
- 238000010586 diagram Methods 0.000 description 22
- 238000004891 communication Methods 0.000 description 10
- 230000008054 signal transmission Effects 0.000 description 9
- 238000012545 processing Methods 0.000 description 8
- 230000011664 signaling Effects 0.000 description 5
- 238000012423 maintenance Methods 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 102100029469 WD repeat and HMG-box DNA-binding protein 1 Human genes 0.000 description 1
- 101710097421 WD repeat and HMG-box DNA-binding protein 1 Proteins 0.000 description 1
- 229910052792 caesium Inorganic materials 0.000 description 1
- TVFDJXOCXUVLDH-UHFFFAOYSA-N caesium atom Chemical compound [Cs] TVFDJXOCXUVLDH-UHFFFAOYSA-N 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0602—Systems characterised by the synchronising information used
- H04J3/0605—Special codes used as synchronising signal
- H04J3/0608—Detectors therefor, e.g. correlators, state machines
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
- H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
- H04J3/1605—Fixed allocated frame structures
- H04J3/1623—Plesiochronous digital hierarchy [PDH]
- H04J3/1635—Format conversion, e.g. CEPT/US
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
본 발명은, T1/E1 변환장치에 있어서, T1 또는 E1 전송신호에 포함된 동기클럭정보를 추출하여 각각 E1 또는 T1 동기클럭정보로 변환하고, 상기 동기클럭정보에 상응하여 전송되는 동기신호를 기준동기신호로 사용할 것인지를 결정할 수 있는 T1/E1 신호의 동기클럭정보 변환장치에 관한 것으로서, 본 발명은, E1 데이터열에서 동기채널 데이터만을 추출하는 E1 디프레이머(120); BOM 및 SSM 동기클럭정보의 변환과 전송을 제어하는 중앙처리장치(140); 동기채널 데이터를 직렬의 BOM 동기클럭정보로 변환하는 병렬/직렬 변환부(120); BOM 동기클럭정보를 T1 전송로로 전송하는 T1 프레이머(160); T1 데이터열에서 데이터링크 동기비트만을 추출하는 T1 디프레이머(170); 추출된 직렬의 데이터링크 동기비트를 병렬로 변환하는 직렬/병렬 변환부(180); 병렬로 변환되는 데이터가 BOM 동기클럭정보인지 판단하는 판별부(190); BOM 동기클럭정보 판별시 출력데이터를 완충시키는 버퍼부(200); 및 SSM 동기클럭정보를 E1 전송선에 올리는 E1 프레이머(110)를 포함하여 구성되며, 본 발명에 따른 T1/E1 신호의 동기클럭정보 변환장치는 T1/E1 변환장치에서 전송신호를 완전하게 변환할 수 있으며, 동기신호만을 별도로 추출하여 변환함으로써 동기클럭정보 전송의 효율을 높일 수 있고, 또한 전송된 동기클럭정보를 확인하여 사용여부를 결정함으로써 가장 좋은 신호품질을 선택할 수 있는 유용한 발명인 것이다.
Description
본 발명은 티원/이원(T1/E1) 신호의 동기클럭정보 변환장치에 관한 것으로서, 더욱 상세하게는 T1/E1 변환장치에 있어서, T1 또는 E1 전송신호에 포함된 동기클럭정보를 추출하여 각각 E1 또는 T1 동기클럭정보로 변환하고, 상기 동기클럭정보에 상응하여 전송되는 동기신호를 기준동기신호로 사용할 것인지를 결정할 수 있는 T1/E1 신호의 동기클럭정보 변환장치에 관한 것이다.
다수의 통신 채널에서 발생한 정보를 통신 채널의 대역폭을 효율적으로 할당하고, 한 개의 물리적 전송선로로 통합하여 전송하는 것을 다중화라고 하며, 데이터통신 시스템에서는 송수신단 사이의 전송효율 증가를 위해 다중화기(Muliplexer)를 통해 상기 다중화를 수행하게 된다. 상기 다중화되는 신호의 형태에 따라 아날로그 신호의 다중화는 주파수분할 다중화(Frequency Division Multiplexing: FDM)를 이용하고, 디지털화된 음성신호 또는 영상신호 등의 다중화는 시간분할 다중화(Time Division Multiplexing: 이하 'TDM')를 이용하게 된다.
상기 TDM 전송 시스템은 일반적으로 음성 전송을 기본으로 하는 디지털 전송 시스템이다. 다수의 음성을 한 개의 채널로 전송하는 TDM 시스템은 한국, 미국 및 일본 등지에서 사용하는 T1(또는 DS1:Digital Signaling 1)과 유럽 등지에서 사용하는 E1 시스템이 있다.
도 1은 T1 전송신호의 프레임 형태를 나타내는 도면으로서, T1 디지털 시스템은 24명의 사용자, 즉 통신회선을 동시에 수용할 수 있는 24 채널의 음성을 다중화하는 전송 장비이다. 상기 T1 디지털 시스템은 약 4㎑의 대역폭을 갖는 음성을 8㎑로 표본화(Sampling)하고, 각각의 표본을 8비트로 부호화(Coding)하는 펄스 부호화 변조(Pulse Code Modulation: 이하 'PCM) 시스템이다. 따라서 1명의 사용자가 음성 신호를 전송하는 속도는 8㎑×8bit인 64Kbps가 된다.
상기 24개의 시간 채널(또는 슬롯)이 다중화되어 한 개의 프레임을 구성하고, 각각의 채널은 8비트로 부호화된다. 이때 한 채널의 7비트는 음성 신호의 정보이고, 1bit는 동기신호로 이용된다. 또한 각 프레임간의 동기화를 위한 프레임 동기비트가 1비트 추가되어, 결국 T1 디지털 시스템은 도 1과 같이, 24 음성 채널 × 8비트 채널 부호화를 하여 192비트가 되고, 상기 192비트와 프레임 동기비트인 1비트를 더하여 193비트가 1 프레임이 되며, 초당 8000 프레임 × 프레임당 193비트를 하여, 1.544Mbps[=(8비트×24 + 1비트)×8㎑]가 된다. 결국 1.544Mbps의 전송 속도를 갖는 프레임의 구조를 T1 또는 DS1이라고 하며, 디지털 계층화의 가장 기본적인 형태를 구성하게 된다.
도 2는 E1 전송신호의 프레임 형태를 나타내는 도면으로서, ITU-T 표준안 G.732에서 권고되고 있는 E1 시스템은 유럽전신전화위원회(CEPT)에서 구성한 유럽식 디지털 전송 시스템이다.
상기 E1 시스템은 32 채널의 음성을 다중화하는 것으로서, 각각의 시간 채널은 8비트로 구성되고, 0번 채널(타임슬롯 0번)은 동기용으로 사용되고, 16번 채널은 통신망 제어신호 전송용으로 사용되고 있다. 그러므로 전체 채널 중에 30개 채널이 순수한 정보 전송용으로 사용되어 기본 전송속도가 2.048Mbps(32채널×8비트×8㎑)가 된다. 상기 T1 시스템의 신호 방식과 비교하여, 상기 E1 시스템에서는 하나의 전송로당 6개의 통신회선을 더 수용할 수 있고, 또한 그 구성에 있어서도, 통신 회선용의 데이터 전송채널과는 별도로 신호전송용 채널을 따로 가지고 있기 때문에 완전 채널 확보(Clear Channel Capability)를 제공해주고 있다. 즉 상기 T1 시스템에서는 별도의 신호전송용 채널을 가지고 있지 못하기 때문에 통신회선의 데이터 전송 중간에 신호용의 정보를 끼워 넣지 못하고 있다. 따라서 상기 E1 신호 방식은 전송로의 경제성뿐만 아니라 정보통신 사회의 실현을 위해 추진되고 있는 종합정보 통신망(ISDN)을 구현하기에도 T1 신호 방식보다 유리하기 때문에 현재 T1 방식을 사용하고 있는 국가에서도 대부분 E1의 적용을 검토하고 있다.
현재 상기 E1 시스템과 T1 시스템의 구성은 원칙적으로 상호호환이 되지 않고, 각각 전세계적으로 크게 구별되어 사용되고 있지만, 국내에서는 종래에는 T1 시스템을 사용하였으나, 최근에 국내 디지털 전송 시스템 표준안이 E1 계열로 전환되어 새롭게 구성되는 전화국의 음성전송 시스템은 모두 E1 계열로 설치되고 있다. 예를 들어, 국내에서 1991년 7월부로 PCM 1차군 신호 표준이 T1 신호에서 E1 신호로 전환되었고, 독자적인 T1과 E1 접속 기술을 이용하여 두 시스템간의 호환성을 모색하여 왔다.
상기 T1 신호 방식을 E1 신호 방식으로 전환하는 데에는 경제적으로나 시간적으로 가장 어려운 것이 T1 신호 전송로를 E1 신호 전송로로 교체하는 것이다. 이때 PCM 다중화된 신호를 장거리로 보내기 위해 일정 거리마다 전송신호의 감쇄를 보상시켜주는 라인리피터(Line Repeater)를 설치하여야 하는데, E1 신호 방식은 T1 신호 방식보다 더 높은 주파수로 정보를 보내기 때문에 전송신호의 감쇄 정도가 T1 신호 방식보다 심하고, 예를 들어, 0.65mm 케이블을 이용할 경우 전송손실은 T1의 경우 14.04㏈/㎞이고, E1의 경우는 16.22㏈/㎞이기 때문에 E1 신호 방식의 라인리피터의 간격은 T1 신호 방식보다 짧은 것이 보통이고, 상기 E1을 적용하기 위해서는 종래의 라인리피터 간격을 재조정하거나, E1 신호에 맞는 전송선로를 새로 만들어야 한다. 또한 종래의 T1 라인리피터를 그대로 사용하기 위해서는 E1 신호를 보다 멀리 보내고 받을 수 있는 보다 고가 및 고신뢰성의 E1 신호 전송 장비와 E1 라인리피터를 사용하여야 한다.
따라서, 종래에는 도 3에 도시된 바와 같이, A 중계기와 B 중계기 간에 각각T1/E1 변환장치(1,3)를 사용하여 전송신호를 변환하여 사용하고 있다. 즉, 다수의 T1 라인리피터(2)로 연결되는 T1 전송로를 그대로 사용할 수 있는 T1/E1 변환장치(1,3)를 사용하고 있으며, 여기에서 상기 T1/E1 변환장치(1,3)는 각각 송신부 및 수신부로 구성된다.
도 4는 종래의 기술에 T1/E1 신호 변환의 개념을 나타내는 도면으로서, 상단이 T1/E1 변환장치의 송신부(4,5,6)고, 하단이 수신부(7,8,9)다. 예를 들어, 송신부에서는 T1 전송로를 사용하기 위해 직렬로 전송되는 E1 신호를 디프레이머(Deframer)(4)에 의해 32 채널의 병렬데이터로 분해하고, 32 채널의 E1 신호를 T1 신호로 변환하는 E1/T1 변환부(5)를 통해 24 채널의 T1 신호로 변환하며, T1 프레이머(6)에 의해 직렬 신호로 다시 변환한 후에 T1 전송로를 통해 전송한다. 마찬가지로, 수신부에서는 T1 전송로를 통해 전송되어온 신호가 T1 디프레이머(7), T1/E1 변환부(8), E1 프레이머(9)를 거쳐 E1 신호로 변환하며, 이때 상기 변환부(5,8)는 CPU의 제어신호(Control)에 의해 제어된다.
도 5는 종래의 기술에 따른 T1/E1 변환장치의 송신부 및 수신부의 일실시예 구성도로서, 상단의 송신부(10)는 E1 라인인터페이스(11), B/T 변환부(Binary to Ternary Converter)(12), 버퍼(13), 동기신호 삽입부(14), 위상동기발진기(15) 및 T1 라인드라이버(16)로 구성되고, E1 전송장치로부터 전송되는 2.048Mbps의 E1 신호가 입력되면, 상기 E1 라인인터페이스(11)는 E1 라인신호로부터 디지털 데이터와 2.048㎒ 클럭을 추출해내고, 상기 B/T 변환부(12)는 추출된 디지털 데이터와 2.048㎒ 클럭을 입력받아 2진 데이터열을 3진 데이터와 블럭으로 변환하여 FIFO(FirstIn First Out) 버퍼(13)에 인가하게 된다. 이때 상기 위상동기발진기(15)는 상기 추출된 디지털 데이터와 2.048㎒ 클럭을 입력받아 이에 동기된 1,544㎒의 T1 신호 전송용 클럭을 만들어내고, 상기 동기신호 삽입부(14)는 상기 1,544㎒의 클럭에 동기시켜 상기 버퍼(13)에 저장된 3진 데이터를 꺼내서, 동기신호와 장치간의 유지보수용 신호를 삽입한다. 상기 T1 라인드라이버(16)는 T1 전송로 상으로 E1 신호가 변화된 3진 데이터의 열을 만들어 전송하게 된다.
또한 하단의 수신부(20)는 T1 라인인터페이스(21), 동기신호 추출부(22), 버퍼(23), T/B 변환부(Ternary to Binary Converter)(24), 위상동기발진기(25) 및 E1 라인드라이버(26)로 구성되어, 상기 상단의 송신부(10)의 동작과는 반대로 T1 신호를 E1 신호로 변환하게 된다. 여기에서 상기 동기신호 추출부(22)는 수신된 데이터로부터 상기 송신부(10)에서 추가된 일정 패턴의 동기신호를 찾아내고 이를 제거하여, 동기신호 자리가 비어있고 한쪽으로 치우친 형태의 순수한 3진 데이터만을 출력하게 되며, 상기 T/B 변환부(24)는 상기 동기신호만 없는 3진 데이터 블럭을 E1 신호의 전송속도에 맞추어 2진 데이터의 묶음으로 변환한 후에 2.048㎒의 E1 신호 전송용 클럭에 동기시켜 직렬로 출력하고, 결국 E1 라인드라이버(26)는 상기 2.048㎒의 E1 신호 전송용 클럭과 2진 데이터열을 E1 전송선 상의 신호로 올리게 된다.
한편, 국내에서 디지털 데이터 통신을 위해 사용하는 표준클럭(CS)은 한국표준과학연구소에서 제공하고 있다. 도 6은 동기신호의 전송경로를 나타내는 도면으로서, 상기 한국표준과학연구소에서 제공하는 세슘(Cesume) 표준클럭은 S1 내지 S6의 중계기를 통해 전송되게 된다. 여기에서, R은 클럭의 해상도, 즉 클럭의 품질을의미하며, 10-12의 해상도로 전송된 표준클럭은 망이 형성된 하부 중계기를 통해 전송되어 해당 중계기에서 기준클럭으로 사용될 수 있다. 여기에서 상기 기준클럭은 각 중계기마다 상대적으로 사용된다.
상기 기준클럭의 성능은 최초 제공된 클럭보다 나은 상태로 향상될 수 없기 때문에 항상 전송신호 변환 시에 최고 품질의 클럭을 유지하여 전송시켜야 한다. 만일 상위 레벨의 중계기로부터 전송로가 절단될 경우에, 예를 들어 제2 중계기(S2)로부터 제4 중계기(S4)로의 전송로가 절단될 경우, 홀드오버(Hold over)가 발생하게 된다.
그러나, 종래의 T1/E1 신호 변환장치는 T1 신호를 E1 신호로 변환시 동기신호를 제거한 상태로 변환하기 때문에, 상위 레벨의 중계기로부터 전송된 신호품질이 떨어진 클럭을 그대로 사용하게 되고, 즉, 자체 발진기의 정확도만으로 설정된 계위(Stratum)로 동기클럭정보를 전송함으로써 자체 클럭의 정확도가 떨어질 수 있고, 또한 종래의 T1/E1 신호 변환장치는 E1 신호를 T1 신호로 변환시 데이터열까지 모두 변환하여 전송하는 방식이기 때문에 동기클럭정보의 변환 효율이 떨어진다는 문제점이 있다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 창작된 것으로서, T1/E1 변환장치에서 전송신호의 변환시 동기신호를 제거하지 않고 동기신호만을 별도로 추출하여 변환하고, 또한 전송된 동기클럭정보를 확인하여 사용여부를 결정함으로써 가장 좋은 신호품질을 선택할 수 있는데 목적이 있는 것이다.
도 1은 T1 디지털 시스템의 프레임 구성도이고,
도 2는 E1 디지털 시스템의 프레임 구성도이고,
도 3은 종래의 기술에 따른 두 중계국간에 T1/E1 변환장치를 통해 신호를 전송하는 것을 도시하는 도면이고,
도 4는 종래의 기술에 T1/E1 신호 변환의 개념을 나타내는 도면이고,
도 5는 종래의 기술에 따른 T1/E1 변환장치의 송신부 및 수신부의 구성도이고,
도 6은 동기신호의 전송경로를 나타내는 도면이고,
도 7은 본 발명에 따른 T1/E1 신호의 동기클럭정보 변환장치의 구성도이고,
도 8은 본 발명에 따른 NT 2.5G T1/E1 변환장치의 개략적 외형도이고,
도 9는 본 발명에 따른 NT 2.5G T1/E1 변환장치의 내부 구성 및 신호흐름도이고,
도 10은 디지털 전송라인의 T1 전송신호의 규격을 나타내는 도면이고,
도 11은 디지털 전송라인의 E1 전송신호의 규격을 나타내는 도면이고.
도 12는 T1 및 E1 전송신호의 동기클럭정보 형태를 나타내는 도면이고,
도 13은 본 발명에 따른 BOM 추출부의 세부 회로도이고,
도 14는 본 발명에 따른 SSM 추출부의 세부 회로도이다.
※ 도면의 주요부분에 대한 부호의 설명
100: T1/E1 변환장치 110 : E1 프레이머
120 : E1 디프레이머 130 : 메모리
140 : CPU 150 : 병렬/직렬 변환부
160 : T1 프레이머 180 : T1 디프레이머
180 : 직렬/병렬 변환부 190 : 판별부
200 : 버퍼부 104 : 위상동기로프(PLL)
106 : T1 I/O 인터페이스 107 : E1 I/O 인터페이스
181,182,201,202 : 시프트레지스터 183,184 : 래치
상기와 같은 목적을 달성하기 위한 본 발명에 따른 T1/E1 신호의 동기클럭정보 변환장치는, T1/E1 변환장치에 있어서, 수신신호로부터 동기클럭정보를 추출하는 추출수단: 상기 추출된 동기클럭정보의 형태를 변환하는 변환수단; 및 상기 변환된 동기클럭정보를 변환되는 수신신호에 삽입하여 전송시키는 전송수단을 포함하여 구성되는 것에 특징이 있는 것이다.
상기와 같이 구성되는 본 발명에 따른 T1/E1 신호의 동기클럭정보 변환장치는, 수신신호로부터 동기클럭정보를 추출하여 상기 추출된 동기클럭정보의 형태로 변환한 후에, 변환되어 출력되는 신호에 상기 변환된 동기클럭정보를 삽입하여 출력시키며, 이때 상기 변환된 동기클럭정보는 저장수단에 임시로 저장되며, 전송수단에 의해 상기 변환되어 출력되는 전송신호에 실려서 전송되게 된다. 따라서 중계기는 상기 동기클럭정보에 상응하여 기준신호로 사용할 것인지 아니면 다른 신호로 절체할 것인지를 결정할 수 있게 된다.
이하, 본 발명에 따른 T1/E1 신호의 동기클럭정보 변환장치의 바람직한 실시예에 대해 첨부된 도면에 의거하여 상세히 설명하겠다.
도 7은 본 발명에 따른 T1/E1 신호의 동기클럭정보 변환장치의 구성도로서, E1 데이터열에서 타임슬롯 0번의 동기채널 데이터만을 추출하는 E1 디프레이머(120); BOM 및 SSM 동기클럭정보의 변환과 전송을 제어하는 중앙처리장치(140); 상기 BOM 및 SSM 동기클럭정보를 저장하는 메모리(130); 상기 중앙처리장치(140)의 제어에 의해 상기 동기채널 데이터를 직렬의 BOM 동기클럭정보로 변환하는 병렬/직렬 변환부(120); 상기 BOM 동기클럭정보를 T1 전송로로 전송하는 T1 프레이머(160); T1 데이터열에서 데이터링크(Data Link: DL) 동기비트만을 추출하는 T1 디프레이머(170); 상기 추출된 직렬의 데이터링크 동기비트를 병렬로 변환하는 직렬/병렬 변환부(180); 상기 병렬로 변환되는 데이터가 BOM 동기클럭정보인지 판단하는 판별부(190); 상기 판별부(190)의 BOM 동기클럭정보 판별시 상기 병렬변환기의 출력데이터를 완충시키는 버퍼부(200); 및 상기 SSM 동기클럭정보를 E1 전송선에 올리는 E1 프레이머(110)를 포함하여 구성되며, 본 발명에 따른 T1/E1 동기클럭정보 변환장치는 송신단에서 E1 신호에서 타임슬롯 0번의 동기채널만을 추출하여 BOM 동기클럭정보로 변환하고, 수신단에서 데이터링크 동기비트만을 추출하여 SSM 동기클럭정보로 변환하게 되며, 동기클럭정보만 전송할 경우에는 음성데이터는 변환하지 않아도 되는 특징을 갖는다.
도 8은 본 발명이 적용되는 NT 2.5G 신호변환장치의 개략적 외형도로서, 도 7의 장치 구성을 참고로 하여, 이하 병행하여 설명한다.
상기 NT 2.5G 신호변환장치는, 위상동기된 T1 클럭신호를 E1 신호로 변환하여 출력하거나, 또는 입력되는 E1 외부 클럭신호를 T1 신호로 변환하여 외부 클럭 단자에 제공하는 기능을 수행하게 된다. 그리고 상기 NT 2.5G 신호변환장치는 경보와 동기클럭정보를 처리하며, 또한 타 장치와 E1 신호를 통하여 상호 인터페이스할 수 있는 장치이다. 다시 말하면, 상기 NT 2.5G 신호변환장치는 망(Network)에서 타 장치들과 연동하여 입력되는 신호로부터 동기기준신호를 추출하여 타 장치에 공급하거나, 타 장치로부터 기준신호를 수신하여 각 시스템의 전체적인 망 동기를 유지하는데 사용된다.
도 9는 본 발명에 따른 NT 2.5G T1/E1 변환장치의 내부 구성 및 신호흐름도로서, NT 2.5G 신호변환장치는 램(101), 롬(102), 중앙처리장치(103), 위상동기루프(104), T1 입출력 인터페이스(106), E1 입출력 인터페이스(107) 그리고 BOM/SSM/ Alarm 감지 및 삽입부(105,108)로 구성되어, NT 2.5G 장치로부터 입출력되는 T1 신호를 E1 신호로 변환하게 되며, 동기클럭정보의 전송만을 위한 T1 및 E1 신호는 모두 'Framed All 1'의 형태를 사용하게 되며, 즉, 모든 동기클럭정보 이외의 데이터의 형태는 클럭 추출의 용이성을 위하여 '1'로 설정하여 전송하게 된다.
도 10 및 도 11은 각각 디지털 전송라인의 T1 및 E1 전송신호의 규격을 나타내는 도면으로서, 각 신호의 규격은 다음과 같다. 먼저 도 10을 참고로 하여, T1 신호의 일반사항은 G.704를 따르고, 코딩 방식은 AMI(Alternate Mark Inversion) 라인코딩을 하며. 프레임 형태는 ESF(Extended Super Frame) 형태를 가지고. 동기클럭정보인 BOM(Bit Oriented Message) 신호는 ANSI T1.403에 따르도록 되어 있다.
1.544Mbps의 T1 신호에서 프레임은 193비트를 1프레임으로 하여 8㎑의 프레임 주파수를 갖는다. 상기 프레임의 퍼스트 비트(First bit)는 프레임 할당, 성능 감시 및 데이터링크를 위해 사용된다. 24 프레임의 멀티프레임에 있어서, 상기 퍼스트 비트의 할당은 멀티프레임 할당신호(Frame Alignment Signal: FAS), CRC(Cyclic Redundancy Check) 확인 비트 및 데이터링크(Data Link: DL)로 구분된다. 상기 FAS는 프레임 할당신호로서 4프레임마다 반복되며 ,,,001011,,,의 패턴을가지며, 상기 CRC 코드의 추출을 위해 멀티프레임 내의 해당 프레임을 확인하는데 사용된다. 상기 CRC는 멀티프레임의 2, 6, 10, 14, 18, 22 프레임의 퍼스트 비트에 나타나며, 하나의 멀티프레임에 4362개의 직렬비트가 일치하는지를 확인하는데 사용된다. 그리고 상기 DL은 4Kbps 메시지 비트로서 모든 홀수 프레임마다 나타나며, 상위 레벨 터미널 사이의 전송 경로를 제공하고, 우선처리 메시지, 유지 및 처리 메시지, 터미널 성능 기록, 또는 아이들 데이터링크를 나타낼 수 있다.
상기 DL은 '111111110P1P2P3P4P5P60'의 16비트 형식으로 전송되며, P1내지 P6의 6비트에 특정 메시지가 코딩되어, 모두 64개까지의 메시지를 전송할 수 있다. 본 발명에서는 P1내지 P6의 6비트에 동기클럭정보(BOM)를 실어서 전송하게 되는 것이다.
도 11을 참고로 하여, E1 신호는 일반사항은 G.704를 따르고, 코딩 방식은 HDB3 코딩을 하고, 프레임 형태는 CAS(Common Associate Signal) 형식을 가지며, 동기클럭정보인 SSM(Synchronous Status Message) 신호는 ITU-T G.704에 따르도록 되어 있다.
2.048㎒의 E1 신호는 프레임 길이가 256비트로서 32채널이 되고, 8㎑의 프레임 주파수를 가지며, 각 채널마다 8비트가 할당된다. 상기 32채널중 타임슬롯 0번(1번째 채널)이 프레임 동기채널이 된다. 도 11에서, 각각의 8비트 중에 프레임 할당신호가 없는 프레임의 4번 내지 8번 비트(Sa4, Sa5, Sa6, Sa7, Sa8)는 여유비트로서, 본 발명에서는 상기 비트중 하나를 선택하여 SSM 동기클럭정보를 전송하게 된다. 여기에서 프레임 할당신호가 없는 프레임의 3번 비트(A)는 원격경보 표시(RAI)에 사용된다.
도 9에서, 상기 동기클럭정보의 처리는 다음과 같다. 타 장치로부터 입력되는 E1 기준신호의 동기클럭정보를 추출하고, 출력되는 T1 신호에 대응되도록 삽입하여 NT 2.5G 장치에 외부클럭 공급하게 되며, 또한 입력되는 NT 2.5G의 T1 위상동기 클럭 신호의 동기클럭정보를 추출하고, 출력되는 E1신호에 대응하도록 삽입하여 타 장치로 위상동기 클럭을 공급할 수 있도록 되어 있다.
그리고 경보의 처리는 타 장치로부터 입력되는 E1 기준신호의 경보상태를 감시하여 경보 시에는 출력되는 T1 신호에 경보정보를 송출하도록 하여 NT 2.5G 장치에서 클럭 기준신호로 사용하지 않도록 한다. 또한 입력되는 NT 2.5G의 T1 위상동기 클럭신호의 경보상태를 감시하여 경보시 출력되는 E1 신호가 경보정보를 송출하도록 하여, 상기 경보정보를 입력받는 장치가 상기 클럭신호를 클럭 기준원으로 사용하지 않도록 한다.
한편, 동기클럭정보란 수신 종속으로 시스템의 클럭을 사용하는 경우 송신측에서 현재 자기의 동기 상태를 메시지 형태로 상대국에 전달하는 정보를 말한다. 이때 수신측에서는 상기 동기클럭정보를 수신하여 기준신호로 선택할 것인지. 또는 다른 신호로 절체할 것인지를 결정하며, 결국 전체 망동기가 최적의 상태로 유지될 수 있도록 하기 위해서 적용된다. 전술한 바와 같이, 현재 E1 신호에서는 CAS 모드에서 이를 수행할 수 있으며, T1의 경우 ESF 모드를 사용하여 상기 동기클럭정보를 송수신한다. 여기에서 상기 동기신호의 종류는 T1 신호에서 4Kbps 데이터링크 신호에 삽입하여 전송하는 BOM 동기클럭정보, E1 신호에서 타임슬롯 0번의 Sa4에서 Sa8의 여유비트를 사용하여 전송하는 SSM 동기클럭정보가 있으며, 예를 들어 상기 BOM 동기클럭정보는 아이들 코드인 '01111110'을 사용하여 전송되고, 또한 상기 SSM 동기클럭정보는 여유비트 중에 하나를 선택하여 전송하며, 이때 상기 선택된 비트는 위치를 검출하는데 사용되는 CRC-4 비트 때문에 항상 온이 되어야 한다.
도 12는 T1 및 E1 전송신호의 동기클럭정보 형태를 나타내는 도면으로서, T1의 BOM 동기클럭정보, 또는 E1의 SSM 동기클럭정보에 따른 계위별 데이터 형태를 표시하며, 이때 계위가 높을수록 동기클럭의 해상도가 높은 고품질이다.
도 7에서, BOM 동기정보를 SSM 동기정보로 변환하는 과정은 다음과 같다. 먼저, T1 디프레이머(170), T1 분해부는 수신된 T1 데이터열로부터 데이터링크(DL) 동기비트만을 추출하게 된다. 이때 상기 데이터링크는 '111111110P1P2P3P4P5P60'의 16비트 형식으로 직렬로 추출되며, 나머지 데이터는 모두 버리게 된다. 다음에 직렬/병렬 변환부(180)는 상기 추출된 데이터링크 동기비트를 병렬로 변환한 후에, 판별부(190)는 상기 병렬로 변환되는 데이터가 BOM 동기클럭정보인지 판별하고, 버퍼부(200)는 상기 판별부(190)의 BOM 동기정보 판별시 상기 직렬/병렬 변환기(180)의 출력데이터를 완충시키게 된다. 그리고 중앙처리장치(140)는 상기 SSM 동기클럭정보의 변환과 할당을 제어하게 되며, 이때 상기 동기클럭정보는 메모리(130)에 저장하여 사용하게 된다.
도 13은 직렬/병렬 변환부(180), 판별부(190) 및 버퍼부(200)로 구성된 BOM추출부의 세부 회로도로서, '111111110P1P2P3P4P5P60'의 16비트 직렬로 입력되는 DL을 제1 시프트레지스터(181)와 제2 시프트레지스터(182)에 의해 8비트 병렬 데이터로 바꾸게 된다. 즉, 상위 8비트의 '11111111'은 제1 시프트레지스터(181)를 거쳐 제2 시프트레지스터(182)에 입력되고, 제2 및 제3 논리곱회로(AND2, AND3)를 통해 하이논리값을 출력한다, 하위 8비트의 '0P1P2P3P4P5P60'는 제1 시프트레지스터(181)에 입력된 후에 제1 래치(183)로 출력되며, 또한 제1 논리곱회로(AND1)를 통해 하이논리값이 출력된다, 결국 제4 논리곱회로(AND4)에서 출력되는 하이논리값을 인에이블신호로 하여 상기 제1 래치(203)는 상기 '0P1P2P3P4P5P60'를 출력하게 되고, 제2 래치(184)를 거쳐 중앙처리장치(140)의 제어에 의해 메모리(130)에 저장되게 된다. 결국, 상기 T1 신호의 '0P1P2P3P4P5P60'가 E1 신호의 8비트로 변환되게 되며, 여기에서 RCLK는 1.544㎒의 위상동기된 클럭이며, 그리고 제2 래치(184)의 클럭단자에 반클럭을 지연시켜 입력함으로써, 동기클럭정보를 보다 정확하게 변환시키게 된다.
다음에, E1 프레이머(170)는 'All Framed 1'의 E1 데이터열에 상기 SSM 동기클럭정보를 삽입하여 E1 전송선에 올리게 된다.
한편, SSM 동기정보를 BOM 동기정보로 변환하는 과정은 다음과 같다. 먼저 E1 디프레이머(120)는 E1 데이터열에서 타임슬롯 0번의 동기채널만을 추출하게 된다. 그리고 병렬/직렬 변환부(150)는 상기 중앙처리장치(140)의 제어에 의해 추출된 동기채널로부터 T1의 BOM 동기클럭정보로 변환하게 되며, 도 14에서처럼, 2개의 시프트레지스터(201,202)에 의해 투명하게 변환될 수 있고, 이때 위상동기 클럭에동기되어 출력되게 된다.
도 14는 상기 SSM 추출부의 세부 회로도로서, E1 신호는 제1 및 제2 시프트레지스터(201,202)를 거쳐 타임슬롯 0번의 8비트 데이터인 SSM 동기클럭정보가 추출되고, 상기 중앙처리장치(140)의 제어에 의해 BOM 동기클럭정보 형식으로 변환된다. 여기에서 TCLK는 2.048㎒의 위상동기된 클럭이다.
다음에 T1 프레이머(160)는 'All Framed 1'의 T1 데이터열에 상기 BOM 동기클럭정보를 삽입하여 T1 전송로로 출력하게 된다. 마찬가지로 중앙처리장치(140)는 상기 BOM 동기클럭정보의 변환과 할당을 제어하게 되는데, 이때 상기 동기클럭정보는 메모리(130)에 저장시켜 사용하게 된다,
상기와 같이 이루어지는 본 발명에 따른 T1/E1 신호의 동기클럭정보 변환장치는 T1/E1 변환장치에서 전송신호를 완전하게 변환할 수 있으며, 동기신호만을 별도로 추출하여 변환함으로써 동기클럭정보 전송의 효율을 높일 수 있고, 또한 전송된 동기클럭정보를 확인하여 사용여부를 결정함으로써 가장 좋은 신호품질을 선택할 수 있는 유용한 발명인 것이다.
Claims (4)
- T1/E1 변환장치에 있어서,수신신호로부터 동기클럭정보를 추출하는 추출수단:상기 추출된 동기클럭정보의 형태를 변환하는 변환수단; 및상기 변환된 동기클럭정보를 변환되는 수신신호에 삽입하여 전송시키는 전송수단을 포함하여 구성되고,상기 추출수단은 T1 신호 시스템의 데이터링크 신호에 삽입되어 수신되는 BOM 신호를 동기클럭정보로 추출하는 BOM 추출부; 및E1 신호 시스템의 타임슬롯 0번에 삽입되어 수신되는 SSM 신호를 동기 클럭정보로 추출하는 SSM 추출부를 포함하여 구성되는 것을 특징으로 하는 T1/E1 신호의 동기클럭정보 변환장치.
- 제 1항에 있어서,상기 변환수단은 기저장되어 있는 신호간 동기클럭정보 대응 데이터를 참조하여 상기 동기클럭정보의 형태를 변환하는 것을 특징으로 하는 T1/E1 신호의 동기클럭정보 변환장치.
- 제 1항에 있어서,상기 변환수단은,상기 SSM 추출부에서 추출되는 SSM 신호를 BOM 동기클럭정보 형태로 변환하는 BOM 변환부; 및상기 BOM 추출부에서 추출되는 BOM 신호를 SSM 동기클럭정보 형태로 변환하는 SSM 변환부를 포함하여 구성되는 것을 특징으로 하는 T1/E1 신호의 동기클럭정보 변환장치.
- 제 1항에 있어서,상기 BOM 추출부는,수신되는 T1 신호로부터 데이터링크 신호를 직렬데이터 형태로 추출하는 T1 분해부;상기 직렬데이터 형태를 병렬데이터 형태로 변환하는 직렬/병렬 변환기;상기 병렬 변환되는 데이터가 BOM 동기클럭정보인지 판별하는 판별부: 및상기 판별부의 BOM 동기클럭정보 판별시 상기 직렬/병렬 변환기의 출력데이터를 완충시켜 상기 변환수단에 전송하는 버퍼부를 포함하여 구성되는 것을 특징으로 하는 T1/E1 신호의 동기클럭정보 변환장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980015328A KR100321126B1 (ko) | 1998-04-29 | 1998-04-29 | 티원/이원신호의동기클럭정보변환장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980015328A KR100321126B1 (ko) | 1998-04-29 | 1998-04-29 | 티원/이원신호의동기클럭정보변환장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990081411A KR19990081411A (ko) | 1999-11-15 |
| KR100321126B1 true KR100321126B1 (ko) | 2002-07-02 |
Family
ID=37460530
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980015328A KR100321126B1 (ko) | 1998-04-29 | 1998-04-29 | 티원/이원신호의동기클럭정보변환장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100321126B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101330354B (zh) * | 2008-07-23 | 2011-05-18 | 北京佳讯飞鸿电气股份有限公司 | 一种通过e1传输数据的方法 |
-
1998
- 1998-04-29 KR KR1019980015328A patent/KR100321126B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101330354B (zh) * | 2008-07-23 | 2011-05-18 | 北京佳讯飞鸿电气股份有限公司 | 一种通过e1传输数据的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990081411A (ko) | 1999-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0216456B1 (en) | Multiplex structure | |
| US5668814A (en) | Dual DDS data multiplexer | |
| US5610922A (en) | Voice plus 4-wire DDS multiplexer | |
| US4747096A (en) | Combination TASI and ADPCM apparatus | |
| US4595907A (en) | PCM data translating apparatus | |
| US6320876B1 (en) | N:1 transcoder | |
| WO1991003901A1 (fr) | Systeme d'echange a relais de donnees a multiplexage temporel | |
| US6188701B1 (en) | Apparatus and method for interfacing between communication networks | |
| US5818843A (en) | E1 compression control method | |
| US4105869A (en) | Time-division multiplex digital transmission system with intermediate stations adapted to transit insert and extract digital channels | |
| KR100321126B1 (ko) | 티원/이원신호의동기클럭정보변환장치 | |
| US20030112463A1 (en) | Path control method, a transmitter circuit, and a receiver circuit | |
| EP0210799B1 (en) | Access port clock synchronizer | |
| US6807194B1 (en) | Radio terminal station apparatus for SDH network and method of selecting operation clock thereof | |
| US6236665B1 (en) | Transmission device | |
| JP3246423B2 (ja) | 網同期装置 | |
| KR100477319B1 (ko) | 티원/이원 변환기 | |
| KR100284007B1 (ko) | 광가입자 전송장치에 있어서 계위단위그룹 신호와 ds１ 신호 사이의 역다중화 장치 | |
| JP3305691B2 (ja) | 時分割多重化装置 | |
| EP0136749A1 (en) | Telephone exchange comprising peripheral control domains | |
| JPH0761054B2 (ja) | 網同期方式 | |
| KR100334797B1 (ko) | 에스티엠원신호를이용한광링크정합장치 | |
| JP2581266B2 (ja) | 多重化装置 | |
| JP3938245B2 (ja) | 無線システムの局間同期装置および局間同期方法 | |
| JPS61125240A (ja) | Ｐｃｍ通信におけるシステムの分割方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050105 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |