JPH0760883B2 - 混成集積回路 - Google Patents

混成集積回路

Info

Publication number
JPH0760883B2
JPH0760883B2 JP63290411A JP29041188A JPH0760883B2 JP H0760883 B2 JPH0760883 B2 JP H0760883B2 JP 63290411 A JP63290411 A JP 63290411A JP 29041188 A JP29041188 A JP 29041188A JP H0760883 B2 JPH0760883 B2 JP H0760883B2
Authority
JP
Japan
Prior art keywords
integrated circuit
hybrid integrated
window
semiconductor device
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63290411A
Other languages
English (en)
Other versions
JPH02135768A (ja
Inventor
克実 大川
永 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP63290411A priority Critical patent/JPH0760883B2/ja
Publication of JPH02135768A publication Critical patent/JPH02135768A/ja
Publication of JPH0760883B2 publication Critical patent/JPH0760883B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

【発明の詳細な説明】 (イ)産業上の利用分野 本発明は混成集積回路に関し、特に混成集積回路内に書
き込み、消去可能なROMが内蔵された混成集積回路に関
する。
(ロ)従来の技術 通常、混成集積回路は第3図に示す如く、混成集積回路
基板(21)上に複数の回路素子(22)が固着され、回路
素子(22)を密封封止するために樹脂性のケース材(2
3)が混成集積回路基板(21)に固着され一体化されて
いる。
斯る混成集積回路にEPROMあるいはマイコン等の所定の
データを書き込み、消去することができる半導体素子を
固着実装する場合は第4図に示す如く、半導体チップ
(24)を基板(21)上にダイボンドしてケース材(23)
で封止する構造あるいは第5図に示す如く、半導体チッ
プが樹脂封止された半導体装置(25)を基板(21)上に
半田付けしてケース材(23)で封止する構造が一般的で
あった。
(ハ)発明が解決しようとする課題 斯るEPROMあるいはマイコン等の所定のデータを書き込
み、消去することができる半導体素子が内蔵される混成
集積回路では、ケース材が固着一体化されているために
素子のデータの変更があれば混成集積回路自体の交換を
行っていた。その理由として半導体素子自体の交換が非
常に困難である。また、交換中に他の素子が破損する恐
れがある。
また、従来の混成集積回路構造で多品種少量生産を行う
場合には、EPROM等の半導体素子のデータが異なるため
に異種の製造ライン又は製造装置を必要とすると共に製
造期間が長くなり製造コストが高くなる問題がある。
(ニ)課題を解決するための手段 本発明は上述した課題に鑑みて為されたものであり、複
数の半導体素子が固着された混成集積回路基板に前記半
導体素子を封止するための封止容器が固着された混成集
積回路において、前記封止容器の少なくとも1カ所に所
望形状の窓が設けられ、前記窓内に導電性シートが配置
され、前記導電性シートを介して樹脂封止された半導体
装置が前記混成集積回路基板上に載置して解決する。
(ホ)作用 この様に本発明に依れば、封止容器の所定位置に窓を形
成して、窓によって露出された基板上に導電性シートを
配置し、前記シート上に樹脂封止された半導体装置を載
置することにより、半田付けレスで基板上に半導体装置
を接続することが可能となり、その結果、半導体装置の
交換が容易に行える。
(ヘ)実施例 以下に第1図に示した実施例に基づいて本発明の混成集
積回路を詳細に説明する。
本発明の混成集積回路は第1図に示す如く、混成集積回
路基板(1)と、基板(1)上に固着された複数の半導
体素子(2)と、窓(3)が設けられた封止容器(4)
と、窓(3)内に配置された導電性シート(5)と、導
電性シート(5)上に載置される樹脂封止された半導体
装置(6)と、窓(3)と嵌合される蓋体(7)とから
構成される。
混成集積回路基板(1)はセラミックスあるいは金属基
板が用いられ、本実施例では放熱性で優れた金属基板を
用いるものとする。基板(1)としてはアルミニウム基
板を用いるものとし、そのアルミニウム基板の表面には
絶縁とするために酸化アルミニウム膜が形成されてい
る。アルミニウム基板の他、鉄、ホーロー、ケイ素鋼板
等の基板を使用することも可能である。
基板(1)上には絶縁樹脂薄層(図示しない)を介して
銅箔が貼着され、その銅箔を所望形状にエッチングして
所望形状の導電路(8)が形成されている。導電路
(8)上にはトランジスタ、IC、LSIチップ等の複数の
半導体素子(2)及びチップ抵抗、チップコンデンサー
等の複数の電子部品(2′)が固着されている。
上記基板(1)上に固着された半導体素子(2)及び電
子部品(2′)は基板(1)に固着される樹脂製の封止
容器(4)によって密封封止されている。
封止容器(4)には矩形状の窓(3)が設けられてい
る。窓(3)は基板(1)を露出させるために設けられ
るものであり、封止容器(4)の所定位置に設けられて
おり。その窓(3)が設けられた基板(1)上には複数
の導電路(8′)が延在されている。封止容器(4)は
窓(3)が設けられた底部と容器(4)の周辺部とで基
板(1)に接着シートを介して固着されているために半
導体素子(2)及び電子部品(2′)は完全密封されて
いる状態となる。
窓(3)によって露出された基板(1)上には板状の導
電性シート(5)が載置されている。導電性シート
(5)はゴム又は合成樹脂から成る弾性力を有する絶縁
シートで第2図に示す如く、板状に形成され、その厚さ
方向に線状導体(9)が複数本埋め込まれており、導電
性シート(5)の両面からは複数の線状導体(9)が突
出されている。斯る導電性シート(5)は特開昭62−22
9714号公報、特開昭59−58709号公報に記載されてい
る。
この導電性シート(5)は略窓(3)と同様もしくは若
干小さめに形成されており、このシート(5)上にあら
かじめ樹脂封止された半導体装置(6)が載置され、蓋
体(7)によって押圧固着されている。
半導体装置(6)はEPROM、EEPROM、マイコン等の書き
込み、消去可能なROMチップが樹脂封止されたフリップ
チップ型の半導体装置であり、その半導体装置(6)の
底面には複数の電極(10)が設けられており、電極(1
0)は導電性シート(5)を介して導電路(8′)と接
続されることになる。
蓋体(7)はゴム又は樹脂で形成され、封止容器(4)
に形成された窓(3)と嵌合する様に形成され、その両
側面には窓(3)内に設けられた凸部(11)とかみ合う
ための凹部状に形成されている。また蓋体(7)の内側
は半導体装置(6)を仮固定するための突出部(12)が
両側に設けられている。この突出部(12)間に半導体装
置(6)があらかじめ仮固定され、蓋体(7)と窓
(3)とを嵌合させることで半導体装置(6)は蓋体
(7)によって押圧固着固定されるので導電性シート
(5)を介して導電路(8′)と半導体装置(6)との
接続が行える。
即ち、本発明では導電性シートを用いることで半田付レ
スで書き込み、消去可能な半導体装置(6)を基板
(1)に固着することができ、蓋体(7)を封止容器
(4)の窓(3)から離脱させれば容易に半導体装置
(6)の交換が行える。蓋体(7)上には取りはずし用
の孔(13)が設けられており、上述した様に容易に容器
(4)から離脱させることができる。
斯る本発明に依れば、封止容器(4)に窓(3)を設
け、窓(3)内に導電性シート(5)を配置し、導電性
シート(5)上に半導体装置(6)を載置して蓋体
(7)と容器(4)とを嵌合させることにより、半導体
装置(6)は蓋体(7)によって押圧され、半田付レス
で基板(1)上に半導体装置(6)を固着接続すること
ができ、信頼性が向上する。
また、本発明では蓋体(7)を取りはずすだけで半導体
装置の交換が行える利点を有する。
(ト)発明の効果 以上に詳述した如く、本発明に依れば、封止容器に窓を
設け、窓内に導電性シートを配置し、導電性シート上に
半導体装置を載置して蓋体と容器とを嵌合させることに
より、半田付レスで半導体装置を基板上に接続すること
ができ、且つ、蓋体で押圧固定されているためにデータ
の書き変えあるいは不良等での所定のデータを有する半
導体装置の交換が容易に行える。
また、本発明の混成集積回路では半導体装置の検査と半
導体装置を組み込む前の混成集積回路との検査とが異な
るために多品種少量生産の場合、特に有効である。
【図面の簡単な説明】
第1図は本発明の実施例を示す断面図、第2図は本実施
例で用いる導電性シートを示す斜視図、第3図、第4図
及び第5図は従来例を示す断面図である。 (1)……混成集積回路基板、(2)……半導体素子、
(3)……窓、(4)……封止容器、(5)……導電性
シート、(6)……半導体装置、(7)……蓋体。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】複数の半導体素子が固着された混成集積回
    路基板と、前記半導体素子を封止する前記混成集積回路
    基板に固着された封止容器と、 前記封止容器の少なくとも1カ所に設けられた所望形状
    の窓と、 前記窓内の前記混成集積回路基板に配置された導電性シ
    ートとを有し、 前記導電性シートを介して前記半導体素子が前記混成集
    積回路基板上に載置され、 前記窓に蓋体が嵌合され、前記蓋体で前記半導体素子が
    押圧されていることを特徴とする混成集積回路。
  2. 【請求項2】前記蓋体および前記窓の内側には、凹凸を
    有したかみ合わせ部が設けられる請求項1記載の混成集
    積回路。
  3. 【請求項3】前記蓋体の内側には前記半導体素子を仮固
    定する手段が設けられる請求項1記載の混成集積回路。
JP63290411A 1988-11-16 1988-11-16 混成集積回路 Expired - Lifetime JPH0760883B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63290411A JPH0760883B2 (ja) 1988-11-16 1988-11-16 混成集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63290411A JPH0760883B2 (ja) 1988-11-16 1988-11-16 混成集積回路

Publications (2)

Publication Number Publication Date
JPH02135768A JPH02135768A (ja) 1990-05-24
JPH0760883B2 true JPH0760883B2 (ja) 1995-06-28

Family

ID=17755674

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63290411A Expired - Lifetime JPH0760883B2 (ja) 1988-11-16 1988-11-16 混成集積回路

Country Status (1)

Country Link
JP (1) JPH0760883B2 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61198769A (ja) * 1985-02-28 1986-09-03 Nec Corp 混成集積回路

Also Published As

Publication number Publication date
JPH02135768A (ja) 1990-05-24

Similar Documents

Publication Publication Date Title
US6107679A (en) Semiconductor device
US5519936A (en) Method of making an electronic package with a thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
US5253010A (en) Printed circuit board
US5633533A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
KR950004467A (ko) 반도체장치 및 그 제조방법
JP2005101125A (ja) 半導体装置の製造方法及び半導体装置、回路基板並びに電子機器
JPH0319703B2 (ja)
US6339247B1 (en) Structure for mounting a semiconductor device on a liquid crystal display, and semiconductor device
JP2002110862A (ja) 半導体装置とその製造方法
JPH0760883B2 (ja) 混成集積回路
JPH0717167Y2 (ja) 混成集積回路装置
JPH0714026B2 (ja) 混成集積回路
JP2005347356A (ja) 回路装置の製造方法
JP2001168493A5 (ja)
JP2642718B2 (ja) 混成集積回路
JPH0760884B2 (ja) 混成集積回路装置
JPH047889A (ja) 混成集積回路
JPH0739244Y2 (ja) 混成集積回路装置
KR100324633B1 (ko) 반도체장치
JPS6334277Y2 (ja)
JPS61242053A (ja) 半導体装置
JP3615236B2 (ja) 混成集積回路装置
JP2626081B2 (ja) フィルムキャリヤ半導体装置
JPH04223361A (ja) 電子部品搭載用基板
JP2533929B2 (ja) 電子素子実装用パッケ―ジ