JPH0714026B2 - 混成集積回路 - Google Patents
混成集積回路Info
- Publication number
- JPH0714026B2 JPH0714026B2 JP29041288A JP29041288A JPH0714026B2 JP H0714026 B2 JPH0714026 B2 JP H0714026B2 JP 29041288 A JP29041288 A JP 29041288A JP 29041288 A JP29041288 A JP 29041288A JP H0714026 B2 JPH0714026 B2 JP H0714026B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- hybrid integrated
- semiconductor device
- substrate
- space region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【発明の詳細な説明】 （イ）産業上の利用分野 本発明は混成集積回路に関し、特に混成集積回路内に書
き込み、消去可能なROMが内蔵された混成集積回路に関
する。
き込み、消去可能なROMが内蔵された混成集積回路に関
する。
（ロ）従来の技術 通常、混成集積回路は第４図に示す如く、混成集積回路
基板（21）上に複数の回路素子（22）が固着され、回路
素子（22）を密封封止するために樹脂性のケース材（2
3）が混成集積回路基板（21）に固着され一体化されて
いる。
基板（21）上に複数の回路素子（22）が固着され、回路
素子（22）を密封封止するために樹脂性のケース材（2
3）が混成集積回路基板（21）に固着され一体化されて
いる。
斯る混成集積回路にEPROMあるいはマイコン等の所定の
データを書き込み、消去することができる半導体素子を
固着実装する場合は第５図に示す如く、半導体チップ
（24）を基板（21）上にダイボンドしてケース材（23）
で封止する構造あるいは第６図に示す如く、半導体チッ
プが樹脂封止された半導体装置（25）を基板（21）上に
半田付けしてケース材（23）で封止する構造が一般的で
あった。
データを書き込み、消去することができる半導体素子を
固着実装する場合は第５図に示す如く、半導体チップ
（24）を基板（21）上にダイボンドしてケース材（23）
で封止する構造あるいは第６図に示す如く、半導体チッ
プが樹脂封止された半導体装置（25）を基板（21）上に
半田付けしてケース材（23）で封止する構造が一般的で
あった。
（ハ）発明が解決しようとする課題 斯るEPROMあるいはマイコン等の所定のデータを書き込
み、消去することができる半導体素子が内蔵される混成
集積回路では、ケース材が固着一体化されているために
素子のデータの変更があれば混成集積回路自体の交換を
行っていた。その理由として半導体素子自体の交換が非
常に困難である。また、交換中に他の素子が破損する恐
れがある。
み、消去することができる半導体素子が内蔵される混成
集積回路では、ケース材が固着一体化されているために
素子のデータの変更があれば混成集積回路自体の交換を
行っていた。その理由として半導体素子自体の交換が非
常に困難である。また、交換中に他の素子が破損する恐
れがある。
また、従来の混成集積回路構造で多品種少量生産を行う
場合には、EPROM等の半導体素子のデータが異なるため
に異種の製造ライン又は製造装置を必要とすると共に製
造期間が長くなり製造コストが高くなる問題がある。
場合には、EPROM等の半導体素子のデータが異なるため
に異種の製造ライン又は製造装置を必要とすると共に製
造期間が長くなり製造コストが高くなる問題がある。
（ニ）課題を解決するための手段 本発明は上述した課題に鑑みて為されたものであり、複
数の半導体素子が固着された混成集積回路基板に前記半
導体素子を封止するための封止容器が固着された混成集
積回路において、前記混成集積回路の一側面に所定の空
間領域が設けられ、前記空間領域内に樹脂封止された半
導体装置が導電性シートを介して配置され、前記空間領
域に挿入板が挿入され前記半導体装置の接続を行い解決
する。
数の半導体素子が固着された混成集積回路基板に前記半
導体素子を封止するための封止容器が固着された混成集
積回路において、前記混成集積回路の一側面に所定の空
間領域が設けられ、前記空間領域内に樹脂封止された半
導体装置が導電性シートを介して配置され、前記空間領
域に挿入板が挿入され前記半導体装置の接続を行い解決
する。
（ホ）作用 この様に本発明に依れば、混成集積回路の一側面に空間
領域を設け、その空間領域内に導電性シートを介して半
導体装置を配置し、空間領域内に挿入板を挿入すること
により、半田付レスで半導体装置を混成集積回路上に接
続することが可能となる。
領域を設け、その空間領域内に導電性シートを介して半
導体装置を配置し、空間領域内に挿入板を挿入すること
により、半田付レスで半導体装置を混成集積回路上に接
続することが可能となる。
（ヘ）実施例 以下に第１図に示した実施例に基づいて本発明の混成集
積回路を詳細に説明する。
積回路を詳細に説明する。
本発明の混成集積回路は第１図に示す如く、混成集積回
路基板（１）と、混成集積回路基板（１）上に固着され
た半導体素子（２）を封止するための封止容器（３）
と、封止容器（３）と基板（１）とで形成された空間領
域（４）と、空間領域（４）内に導電性シート（５）を
介して配置された半導体装置（６）と、半導体装置
（６）を固定する挿入板（７）とから構成される。
路基板（１）と、混成集積回路基板（１）上に固着され
た半導体素子（２）を封止するための封止容器（３）
と、封止容器（３）と基板（１）とで形成された空間領
域（４）と、空間領域（４）内に導電性シート（５）を
介して配置された半導体装置（６）と、半導体装置
（６）を固定する挿入板（７）とから構成される。
混成集積回路基板（１）はセラミックスあるいは金属基
板が用いられ、本実施例では放熱性で優れた金属基板を
用いるものとする。基板（１）としてはアルミニウム基
板を用いるものとし、そのアルミニウム基板の表面には
絶縁とするために酸化アルミニウム膜が形成されてい
る。アルミニウム基板の他、鉄、ホーロー、ケイ素鋼板
等の基板を使用することも可能である。
板が用いられ、本実施例では放熱性で優れた金属基板を
用いるものとする。基板（１）としてはアルミニウム基
板を用いるものとし、そのアルミニウム基板の表面には
絶縁とするために酸化アルミニウム膜が形成されてい
る。アルミニウム基板の他、鉄、ホーロー、ケイ素鋼板
等の基板を使用することも可能である。
基板（１）上には絶縁樹脂薄層（図示しない）を介して
銅箔が貼着され、その銅箔を所望形状にエッチングして
所望形状の導電路（８）が形成されている。導電路
（８）上にはトランジスタ、IC、LSIチップ等の複数の
半導体素子（２）及びチップ抵抗、チップコンデンサー
等の複数の電子部品（２′）が固着されている。
銅箔が貼着され、その銅箔を所望形状にエッチングして
所望形状の導電路（８）が形成されている。導電路
（８）上にはトランジスタ、IC、LSIチップ等の複数の
半導体素子（２）及びチップ抵抗、チップコンデンサー
等の複数の電子部品（２′）が固着されている。
上記基板（１）上に固着された半導体素子（２）及び電
子部品（２′）は基板（１）に固着される樹脂製の封止
容器（３）によって密封封止されている。
子部品（２′）は基板（１）に固着される樹脂製の封止
容器（３）によって密封封止されている。
封止容器（３）の一側面の所定位置には第２図に示す如
く、コ字状のくぼみ部（９）（斜線領域）が設けられて
おり、封止容器（３）と基板（１）とが固着されるとコ
字状のくぼみ部（９）と基板（１）とで形成される領域
が空間領域（４）である。
く、コ字状のくぼみ部（９）（斜線領域）が設けられて
おり、封止容器（３）と基板（１）とが固着されるとコ
字状のくぼみ部（９）と基板（１）とで形成される領域
が空間領域（４）である。
この空間領域（４）は混成集積回路の各側面に形成する
ことができるが、本実施例では一側面のみに形成するも
のとする。
ことができるが、本実施例では一側面のみに形成するも
のとする。
空間領域（４）の基板（１）上には複数の導電路
（８′）が延材配置され、導電路（８′）上には半導体
装置（６）と導電路（８′）とを接続させるための導電
性シート（５）が配置される。導電性シート（５）は薄
板で形成され、略空間領域（４）の幅いっぱいの大きさ
で基板（１）上に配置されている。
（８′）が延材配置され、導電路（８′）上には半導体
装置（６）と導電路（８′）とを接続させるための導電
性シート（５）が配置される。導電性シート（５）は薄
板で形成され、略空間領域（４）の幅いっぱいの大きさ
で基板（１）上に配置されている。
導電性シート（５）は弾性力を有するゴム又は合成樹脂
から成る絶縁シートで第３図に示す如く、板状に形成さ
れ、その厚さ方向に線状導体（10）が複数本埋め込まれ
ており、導電性シート（５）の両面からは複数の線状導
体（10）が突出されている。斯る導電性シート（５）は
特開昭62−229714号公報、特開昭59−58709号公報に記
載されている。
から成る絶縁シートで第３図に示す如く、板状に形成さ
れ、その厚さ方向に線状導体（10）が複数本埋め込まれ
ており、導電性シート（５）の両面からは複数の線状導
体（10）が突出されている。斯る導電性シート（５）は
特開昭62−229714号公報、特開昭59−58709号公報に記
載されている。
斯る空間領域（４）内に配置された導電性シート（５）
上には樹脂封止された半導体装置（６）が載置される。
半導体装置（６）はEPROM、EEPROM、マイコン等の書き
込み、消去可能なROMチップが樹脂封止されたフリップ
チップ型の半導体装置であり、その半導体装置（６）の
底面には複数の電極（11）が設けられており、電極（1
1）は導電性シート（５）を介して導電路（８′）と接
続されることになる。
上には樹脂封止された半導体装置（６）が載置される。
半導体装置（６）はEPROM、EEPROM、マイコン等の書き
込み、消去可能なROMチップが樹脂封止されたフリップ
チップ型の半導体装置であり、その半導体装置（６）の
底面には複数の電極（11）が設けられており、電極（1
1）は導電性シート（５）を介して導電路（８′）と接
続されることになる。
更に空間領域（４）内のスペースには半導体装置（６）
を押圧させるための挿入板（７）が挿入されている。即
ち、空間領域（４）には導電性シート（５）、半導体装
置（６）及び挿入板（７）が配置されることになり、挿
入板（７）を挿入することで半導体装置（６）がある程
度弾性力を有する導電性シート（５）を介して基板
（１）と封止容器（３）とで挾持されるために導電路
（８′）と半導体装置（６）の電極（11）とが押圧接続
されることになる。
を押圧させるための挿入板（７）が挿入されている。即
ち、空間領域（４）には導電性シート（５）、半導体装
置（６）及び挿入板（７）が配置されることになり、挿
入板（７）を挿入することで半導体装置（６）がある程
度弾性力を有する導電性シート（５）を介して基板
（１）と封止容器（３）とで挾持されるために導電路
（８′）と半導体装置（６）の電極（11）とが押圧接続
されることになる。
挿入板（７）は樹脂で形成され、空間領域（４）の幅と
略同じ幅で、且つ、その断面がＴ字状となる様に形成さ
れている。
略同じ幅で、且つ、その断面がＴ字状となる様に形成さ
れている。
斯る挿入板（７）で固定された半導体装置（６）は導電
性シート（５）にある程度の弾性力があるために作業中
に離脱することはない。
性シート（５）にある程度の弾性力があるために作業中
に離脱することはない。
この様に本発明に依れば、混成集積回路の側面に空間領
域を設け、その空間領域内に導電性シートを介して半導
体装置を配置して挿入板を挿入することにより、半導体
装置は基板と容器とで押圧接続され、半田付レスで基板
上に半導体装置を接続することができる。
域を設け、その空間領域内に導電性シートを介して半導
体装置を配置して挿入板を挿入することにより、半導体
装置は基板と容器とで押圧接続され、半田付レスで基板
上に半導体装置を接続することができる。
（ト）発明の効果 以上の詳述した如く、本発明に依れば、混成集積回路の
側面に空間領域を設け、その空間領域内に導電性シート
を介して半導体装置を配し挿入板を挿入することによ
り、半田付レスで半導体装置を基板上に接続することが
でき、データの書き変えあるいは不良等で半導体装置の
交換が発生しても容易に交換が行える。
側面に空間領域を設け、その空間領域内に導電性シート
を介して半導体装置を配し挿入板を挿入することによ
り、半田付レスで半導体装置を基板上に接続することが
でき、データの書き変えあるいは不良等で半導体装置の
交換が発生しても容易に交換が行える。
また、本発明の混成集積回路では半導体装置の検査と半
導体装置を組み込む前の混成集積回路との検査工程が異
なるために、特に多品種少量生産の場合に有効である。
導体装置を組み込む前の混成集積回路との検査工程が異
なるために、特に多品種少量生産の場合に有効である。
更に、本発明の混成集積回路では取付体に取付た状態で
容易に半導体装置の交換が行なえる。
容易に半導体装置の交換が行なえる。
第１図は本発明の混成集積回路を示す断面図、第２図は
本実施例で使用される封止容器を示す平面図、第３図は
本実施例で使用される導電性シートを示す斜視図、第４
図、第５図、及び第６図は従来例を示す断面図である。 （１）…混成集積回路基板、（３）…封止容器、（４）
…空間領域、（５）…導電性シート、（６）…半導体装
置、（７）…挿入板。
本実施例で使用される封止容器を示す平面図、第３図は
本実施例で使用される導電性シートを示す斜視図、第４
図、第５図、及び第６図は従来例を示す断面図である。 （１）…混成集積回路基板、（３）…封止容器、（４）
…空間領域、（５）…導電性シート、（６）…半導体装
置、（７）…挿入板。
Claims (7)
- 【請求項１】複数の半導体素子が固着された混成集積回
路基板に前記半導体素子を封止するための封止容器が固
着された混成集積回路において、 前記混成集積回路の一側面に所定の空間領域が設けら
れ、 前記空間領域内に樹脂封止された半導体装置が導電性シ
ートを介して配置され、 前記空間領域に挿入板が挿入され前記半導体装置が接続
されていることを特徴とする混成集積回路。 - 【請求項２】前記空間領域は前記封止容器と前記混成集
積回路基板とで形成されていることを特徴とする請求項
１記載の混成集積回路。 - 【請求項３】前記半導体装置は前記空間領域に挿入され
る挿入板によって圧接接続されていることを特徴とする
請求項１記載の混成集積回路。 - 【請求項４】前記空間領域が形成された前記混成集積回
路基板上には複数の導電路が形成されていることを特徴
とする請求項１記載の混成集積回路。 - 【請求項５】前記半導体装置は書き込み、消去可能なRO
Mチップからなることを特徴とする請求項１記載の混成
集積回路。 - 【請求項６】前記導電性シートは絶縁シートで形成さ
れ、その両面から多数の線状導体が突出されていること
を特徴とする請求項１記載の混成集積回路。 - 【請求項７】前記混成集積回路基板は絶縁処理されたア
ルミニウム基板であることを特徴とする請求項１記載の
混成集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29041288A JPH0714026B2 (ja) | 1988-11-16 | 1988-11-16 | 混成集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29041288A JPH0714026B2 (ja) | 1988-11-16 | 1988-11-16 | 混成集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02135769A JPH02135769A (ja) | 1990-05-24 |
| JPH0714026B2 true JPH0714026B2 (ja) | 1995-02-15 |
Family
ID=17755689
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29041288A Expired - Lifetime JPH0714026B2 (ja) | 1988-11-16 | 1988-11-16 | 混成集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0714026B2 (ja) |
-
1988
- 1988-11-16 JP JP29041288A patent/JPH0714026B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02135769A (ja) | 1990-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5561323A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| US5633533A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| US5773884A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| JP3238004B2 (ja) | 半導体装置の製造方法 | |
| KR20010012187A (ko) | 볼그리드어레이 반도체패키지 및 그 제조방법 | |
| US6339247B1 (en) | Structure for mounting a semiconductor device on a liquid crystal display, and semiconductor device | |
| JPH0714026B2 (ja) | 混成集積回路 | |
| JPS6352461A (ja) | 半導体装置 | |
| JP2642718B2 (ja) | 混成集積回路 | |
| JPH0760883B2 (ja) | 混成集積回路 | |
| JPH0717167Y2 (ja) | 混成集積回路装置 | |
| JP2005347356A (ja) | 回路装置の製造方法 | |
| JPH0760884B2 (ja) | 混成集積回路装置 | |
| KR960019683A (ko) | 반도체 장치 | |
| JPH0517709B2 (ja) | ||
| JPH047889A (ja) | 混成集積回路 | |
| JPH0739244Y2 (ja) | 混成集積回路装置 | |
| JP2626081B2 (ja) | フィルムキャリヤ半導体装置 | |
| JP2002252304A (ja) | 半導体装置およびこれに用いられる支持基板 | |
| JP2000124251A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JPS5871644A (ja) | 半導体装置 | |
| JP2547565B2 (ja) | 混成集積回路の製造方法 | |
| JPH0897354A (ja) | 混成集積回路装置 | |
| KR19990088318A (ko) | 반도체장치 | |
| JPS63117436A (ja) | フイルムキヤリア |