JPH0760794B2 - シリコンのエピタキシヤル成長方法 - Google Patents
シリコンのエピタキシヤル成長方法Info
- Publication number
- JPH0760794B2 JPH0760794B2 JP60115029A JP11502985A JPH0760794B2 JP H0760794 B2 JPH0760794 B2 JP H0760794B2 JP 60115029 A JP60115029 A JP 60115029A JP 11502985 A JP11502985 A JP 11502985A JP H0760794 B2 JPH0760794 B2 JP H0760794B2
- Authority
- JP
- Japan
- Prior art keywords
- epitaxial growth
- silicon
- wafer
- gas
- carbon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
Description
【発明の詳細な説明】 ［概要］ 本発明は、シリコンのエピタキシャル成長方法であっ
て、従来のエピタキシャル成長方法では、シリコン基板
の表面に被着している炭素粒子のため、シリコンのエピ
タキシャル層内に、多くの結晶欠陥が発生したが、その
炭素粒子を除去するため、本発明では、シリコンのエピ
タキシャル成長前に、シリコン基板を、水素と酸素の混
合ガス中で加熱した後に、シリコン基板にエピタキシャ
ル成長を行うことにより、結晶欠陥の原因となる基板表
面の炭素を除去することができ、結晶欠陥のない優れた
エピタキシャル成長がなされるようにしたものである。
て、従来のエピタキシャル成長方法では、シリコン基板
の表面に被着している炭素粒子のため、シリコンのエピ
タキシャル層内に、多くの結晶欠陥が発生したが、その
炭素粒子を除去するため、本発明では、シリコンのエピ
タキシャル成長前に、シリコン基板を、水素と酸素の混
合ガス中で加熱した後に、シリコン基板にエピタキシャ
ル成長を行うことにより、結晶欠陥の原因となる基板表
面の炭素を除去することができ、結晶欠陥のない優れた
エピタキシャル成長がなされるようにしたものである。
［産業上の利用分野］ 本発明は、シリコンのエピタキシャル成長方法に係り、
特にエピタキシャル成長層内に発生する結晶欠陥の防止
に関するものである。
特にエピタキシャル成長層内に発生する結晶欠陥の防止
に関するものである。
近時、半導体集積回路の集積度が大幅に向上し、そのた
めに半導体素子の構造も微細且つ緻密になり、そのため
に半導体ウエハ表面に形成されるシリコンのエピタキシ
ャル成長層内の結晶欠陥が極力防止できるエピタキシャ
ル成長方法が要望されている。
めに半導体素子の構造も微細且つ緻密になり、そのため
に半導体ウエハ表面に形成されるシリコンのエピタキシ
ャル成長層内の結晶欠陥が極力防止できるエピタキシャ
ル成長方法が要望されている。
［従来の技術］ 第３図は、従来のシリコンのエピタキシャル成長を示す
製造工程図であるが、エピタキシャル成長をすべきシリ
コン基板は、最初に過酸化水素とアンモニヤの混合液で
洗浄した後、硝酸液によって十分に洗浄を行い、異物の
付着を除去した後下記の製造方法により行われる。
製造工程図であるが、エピタキシャル成長をすべきシリ
コン基板は、最初に過酸化水素とアンモニヤの混合液で
洗浄した後、硝酸液によって十分に洗浄を行い、異物の
付着を除去した後下記の製造方法により行われる。
（１） ウエハのプリベーク 図のＡは、シリコンウエハを１気圧の水素雰囲気中で約
1100℃で10分間の加熱を行ない、炭素を主体とする異物
を炭化水素などのガスとしてシリコン基板表面から除去
するプリベーク工程である。
1100℃で10分間の加熱を行ない、炭素を主体とする異物
を炭化水素などのガスとしてシリコン基板表面から除去
するプリベーク工程である。
（２） 反応ガスの導入 図のＢは、プリベークが完了後、エピタキシャル成長を
行う反応管の内部に、SiHCl3ガスを500cc/分、キャリア
ガスとして水素ガスを６／分の流量で流し反応管内の
圧力を1Torr程度に、反応ガスを導入する工程である。
行う反応管の内部に、SiHCl3ガスを500cc/分、キャリア
ガスとして水素ガスを６／分の流量で流し反応管内の
圧力を1Torr程度に、反応ガスを導入する工程である。
（３） エピタキシャル成長 図のＣは、シリコンウエハの温度を約900℃にして所定
時間のエピタキシャル成長を行う工程であり、成長速度
は500Å／分程度である。
時間のエピタキシャル成長を行う工程であり、成長速度
は500Å／分程度である。
（４） ウエハの検査 エピタキシャル成長がなされたウエハの表面を倍率が40
0〜600倍の拡大鏡で検査して異物の有無を検査するが、
異物があるとその異物が像として検出することが出来る
ので、正確にカウントすることができる。
0〜600倍の拡大鏡で検査して異物の有無を検査するが、
異物があるとその異物が像として検出することが出来る
ので、正確にカウントすることができる。
上記の従来の製造方法であれば、1cm2あたり１個〜10個
の異物像が観測され、これが結晶欠陥である。
の異物像が観測され、これが結晶欠陥である。
特に、炭素を主体とする異物の除去には、プリベークが
大きく効果があり、このプリベークが無い時には異物が
1cm2あたり104個程度で観測されるのが普通である。
大きく効果があり、このプリベークが無い時には異物が
1cm2あたり104個程度で観測されるのが普通である。
然しながら、このプリベーク工程では、シリコンウエハ
の温度を1100℃の高温にしなければ炭化水素ガスの形で
炭素をシリコン基板表面から除去出来ないが、かかる11
00℃の高温では、ウエハの埋没層からの不純物の拡散が
生じ、この拡散のため拡散領域が異常に拡がってしま
い、ウエハの品質面での障害がでるという欠点がある。
の温度を1100℃の高温にしなければ炭化水素ガスの形で
炭素をシリコン基板表面から除去出来ないが、かかる11
00℃の高温では、ウエハの埋没層からの不純物の拡散が
生じ、この拡散のため拡散領域が異常に拡がってしま
い、ウエハの品質面での障害がでるという欠点がある。
［発明が解決しようとする問題点］ 上記の従来の、シリコンのエピタキシャル成長時におけ
るプリベーク工程では、ウエハの温度を1100℃と高温に
するために、ウエハの埋没層からの不純物が異常に拡散
して、ウエハ表面の品質を損なうことが問題点である。
るプリベーク工程では、ウエハの温度を1100℃と高温に
するために、ウエハの埋没層からの不純物が異常に拡散
して、ウエハ表面の品質を損なうことが問題点である。
［問題点を解決するための手段］ 第１図は、従来のシリコンのエピタキシャル成長法の問
題点を解決した、本発明のエピタキシャル成長工程を提
供するもので、その手段は、シランを含む反応ガスでシ
リコンのエピタキシャル成長をする際に、このエピタキ
シャル成長を行うのに先立って、シリコン基板を水素と
酸素の混合ガス中で加熱してプリベークを行ない、シリ
コン基板の表面に被着している炭素成分を酸化して除去
した後に、シランを含む反応ガスで基板上にシリコンの
エピタキシャル成長を行うことによって、結晶欠陥のな
いエピタキシャル成長を行うことで解決できる。
題点を解決した、本発明のエピタキシャル成長工程を提
供するもので、その手段は、シランを含む反応ガスでシ
リコンのエピタキシャル成長をする際に、このエピタキ
シャル成長を行うのに先立って、シリコン基板を水素と
酸素の混合ガス中で加熱してプリベークを行ない、シリ
コン基板の表面に被着している炭素成分を酸化して除去
した後に、シランを含む反応ガスで基板上にシリコンの
エピタキシャル成長を行うことによって、結晶欠陥のな
いエピタキシャル成長を行うことで解決できる。
［作用］ 本発明は、シリコンのエピタキシャル成長をする際に、
大気中に露出しているシリコン表面に炭素が被着してお
り、その炭素が原因になって、基板の表面に成長される
シリコンのエピタキシャル層内に結晶欠陥を発生させて
いるので、これを防止するために、シリコンのエピタキ
シャル成長をする前に、水素ガス中に酸素ガスを混入し
て加熱し、プリベークを行なうことにより、発生したH2
Oでウエハ表面を有機物を除去し、また酸素によって炭
素は酸化炭素ガス（一酸化炭素二酸化炭素などのガス）
となり、ウエハ表面から除去される。
大気中に露出しているシリコン表面に炭素が被着してお
り、その炭素が原因になって、基板の表面に成長される
シリコンのエピタキシャル層内に結晶欠陥を発生させて
いるので、これを防止するために、シリコンのエピタキ
シャル成長をする前に、水素ガス中に酸素ガスを混入し
て加熱し、プリベークを行なうことにより、発生したH2
Oでウエハ表面を有機物を除去し、また酸素によって炭
素は酸化炭素ガス（一酸化炭素二酸化炭素などのガス）
となり、ウエハ表面から除去される。
［実施例］ 第１図は、本発明の実施例であるシリコンのエピタキシ
ャル成長方法を示す温度と時間の関係図である。
ャル成長方法を示す温度と時間の関係図である。
横軸が時間であり、縦軸がプリベークとエピタキシャル
成長時の温度を示し、この場合プリベーク時とエピタキ
シャル成長時との温度が等しくなっている。
成長時の温度を示し、この場合プリベーク時とエピタキ
シャル成長時との温度が等しくなっている。
本発明のシリコンのエピタキシャル成長方法は下記の方
法により行われている。
法により行われている。
ウエハの洗浄は従来と同方法で行った後、下記の製造工
程で、プリベークとエピタキシャル成長がなされる。
程で、プリベークとエピタキシャル成長がなされる。
（１） ウエハのプリベーク 次に、ウエハを１気圧の水素と酸素を下記の成分で混合
した雰囲気中で、図のＡ′のごとく約900℃で20分間の
加熱を行ない、炭素を主体とする異物の除去を行う。
した雰囲気中で、図のＡ′のごとく約900℃で20分間の
加熱を行ない、炭素を主体とする異物の除去を行う。
酸素／水素＝10p.p.m （２） 反応ガスの導入 エピタキシャル成長装置の反応管の内部に図のＢ′点
で、SiHCl3ガスを500cc/分、キャリアガスとして水素ガ
スを６／分の流量で流し反応管内の圧力を1Torr程度
にする。
で、SiHCl3ガスを500cc/分、キャリアガスとして水素ガ
スを６／分の流量で流し反応管内の圧力を1Torr程度
にする。
但し、このエピタキシャル成長を行う際のガス雰囲気に
（１）に示す程度の酸素を混入しても良い。
（１）に示す程度の酸素を混入しても良い。
（３） エピタキシャル成長 ウエハを加熱して、図のＣ′に示すように、温度を約90
0℃にして所定時間のエピタキシャル成長を行うが、成
長速度は500Å／分程度である。
0℃にして所定時間のエピタキシャル成長を行うが、成
長速度は500Å／分程度である。
（４） ウエハの検査 エピタキシャル成長をしたウエハの表面を倍率が400〜6
00倍の拡大鏡で検査して結晶欠陥を異物の像を検査する
が、異物の像は上記本発明の製造方法であれば、1cm2あ
たり１個〜10個程度の結晶欠陥である。
00倍の拡大鏡で検査して結晶欠陥を異物の像を検査する
が、異物の像は上記本発明の製造方法であれば、1cm2あ
たり１個〜10個程度の結晶欠陥である。
第２図は、本発明によるプリベークを行った際のシリコ
ンのエピタキシャル成長層における、欠陥数の密度分布
図である。
ンのエピタキシャル成長層における、欠陥数の密度分布
図である。
横軸に、酸素の水素の混合ガスの比率、縦軸に欠陥密度
を示しているが、900℃でプリベークを行っているが、
酸素の比率が増加するにつれて、欠陥数量が大幅に低下
する。
を示しているが、900℃でプリベークを行っているが、
酸素の比率が増加するにつれて、欠陥数量が大幅に低下
する。
［発明の効果］ 以上、詳細に述べたように、本発明のシリコンのエピタ
キシャル成長時における、酸素を混合したプリベークを
採用することにより、結晶欠陥のない高品質のウエハが
得られ、高性能の半導体装置が供しうるという効果大な
るものがある。
キシャル成長時における、酸素を混合したプリベークを
採用することにより、結晶欠陥のない高品質のウエハが
得られ、高性能の半導体装置が供しうるという効果大な
るものがある。
第１図は、本発明の実施例であるシリコンのエピタキシ
ャル成長方法を示す時間と温度の関係図 第２図は、本発明のプリベークを行ったエピタキシャル
成長層の欠陥数の密度分布図、 第３図は、従来のシリコンのエピタキシャル成長方法を
示す温度と時間の関係図、 図において、 Ａ、Ａ′はプリベーク工程、 Ｂ、Ｂ′は反応ガスの導入時点、 Ｃ、Ｃ′はエピタキシャル成長工程、 をそれぞれ示している。
ャル成長方法を示す時間と温度の関係図 第２図は、本発明のプリベークを行ったエピタキシャル
成長層の欠陥数の密度分布図、 第３図は、従来のシリコンのエピタキシャル成長方法を
示す温度と時間の関係図、 図において、 Ａ、Ａ′はプリベーク工程、 Ｂ、Ｂ′は反応ガスの導入時点、 Ｃ、Ｃ′はエピタキシャル成長工程、 をそれぞれ示している。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 武田 正行 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 昭53−135571（ＪＰ，Ａ) 特開 昭61−189633（ＪＰ，Ａ)
Claims (1)
- 【請求項１】シリコン基板を水素と酸素との混合ガス中
で加熱してプリベークを行ない、次にシランを含む反応
ガスで基板上にシリコンのエピタキシャル成長を行なう
ことを特徴とするシリコンのエピタキシャル成長方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60115029A JPH0760794B2 (ja) | 1985-05-27 | 1985-05-27 | シリコンのエピタキシヤル成長方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60115029A JPH0760794B2 (ja) | 1985-05-27 | 1985-05-27 | シリコンのエピタキシヤル成長方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61271821A JPS61271821A (ja) | 1986-12-02 |
| JPH0760794B2 true JPH0760794B2 (ja) | 1995-06-28 |
Family
ID=14652455
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60115029A Expired - Lifetime JPH0760794B2 (ja) | 1985-05-27 | 1985-05-27 | シリコンのエピタキシヤル成長方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0760794B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7208428B2 (en) | 2000-12-05 | 2007-04-24 | Tokyo Electron Limited | Method and apparatus for treating article to be treated |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53135571A (en) * | 1977-05-02 | 1978-11-27 | Hitachi Ltd | Vapor phase growth method for semiconductor |
| JPS61189633A (ja) * | 1985-02-19 | 1986-08-23 | Matsushita Electric Ind Co Ltd | 気相成長方法 |
-
1985
- 1985-05-27 JP JP60115029A patent/JPH0760794B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61271821A (ja) | 1986-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6129787A (en) | Semiconductor silicon wafer, semiconductor silicon wafer fabrication method and annealing equipment | |
| JPH06232141A (ja) | 半導体基板の作成方法及び固体撮像装置の製造方法 | |
| US5389551A (en) | Method of manufacturing a semiconductor substrate | |
| JPH0997789A (ja) | 半導体装置の製造方法 | |
| EP0782177A2 (en) | Improvements in or relating to semiconductors | |
| KR19990030317A (ko) | 반도체 기판의 처리 방법 | |
| GB2335928A (en) | Production of semiconductors | |
| JPH0760794B2 (ja) | シリコンのエピタキシヤル成長方法 | |
| JPH08213403A (ja) | 半導体基板及びその製造方法 | |
| JP2725460B2 (ja) | エピタキシャルウェハーの製造方法 | |
| JPH06252154A (ja) | シリコンウェーハ | |
| JPH0236060B2 (ja) | Kagobutsuhandotainoseichohoho | |
| JPH05166777A (ja) | 半導体ウェーハの洗浄方法 | |
| JP2595935B2 (ja) | 表面清浄化方法 | |
| JPH05335301A (ja) | シリコン酸化膜の形成方法 | |
| JP3238957B2 (ja) | シリコンウェーハ | |
| JP7484825B2 (ja) | 洗浄工程及び乾燥工程の評価方法 | |
| KR0146173B1 (ko) | 반도체 소자의 산화막 제조방법 | |
| JPS63111630A (ja) | 半導体装置の製造方法 | |
| JPH01293665A (ja) | Ｍｏｓ型トランジスタにおけるゲート酸化膜の形成方法 | |
| JP4401466B2 (ja) | シリコンウェーハの製造方法 | |
| JPH0456800B2 (ja) | ||
| JPH0342501B2 (ja) | ||
| JPS5821321A (ja) | 半導体気相成長方法 | |
| JPH0897220A (ja) | シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ |