JPS61189633A - 気相成長方法 - Google Patents
気相成長方法Info
- Publication number
- JPS61189633A JPS61189633A JP3093085A JP3093085A JPS61189633A JP S61189633 A JPS61189633 A JP S61189633A JP 3093085 A JP3093085 A JP 3093085A JP 3093085 A JP3093085 A JP 3093085A JP S61189633 A JPS61189633 A JP S61189633A
- Authority
- JP
- Japan
- Prior art keywords
- hydrogen
- doping
- region
- grown
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は気相成長方法に関し、特に半導体工業で利用さ
れるＳｉ （シリコン）ウェハへの気相エピタキシャル
成長方法に関するものである。
れるＳｉ （シリコン）ウェハへの気相エピタキシャル
成長方法に関するものである。
従来の技術
半導体工業においては、シリコン基板上に反応ガス全供
給して、その基板表面に反応物の膜を形成する工程があ
る。その中でもエピタキシャル技術とは、シリコン単結
晶基板を通常１０００’（：、以上の適当な温度に加熱
しておき、四塩化硅素、又はジクロールシラン、又はモ
ノシランと水素との混合ガス全供給することによって、
シリコン単結晶１嘆ヲ形成する工程である。
給して、その基板表面に反応物の膜を形成する工程があ
る。その中でもエピタキシャル技術とは、シリコン単結
晶基板を通常１０００’（：、以上の適当な温度に加熱
しておき、四塩化硅素、又はジクロールシラン、又はモ
ノシランと水素との混合ガス全供給することによって、
シリコン単結晶１嘆ヲ形成する工程である。
一方、高密度バイポーラＬＳＩ用の薄いエピタキシャル
技術で重要な課題の１つにオートドーピングという問題
がある。オートドーピングとは、高濃度の不純物を含む
埋込層をもった半導体基板上に、シリコンをエピタキシ
ャル成長させるときに、埋込層から飛び出した不純物が
成長層中に取り込まれていく現象である。
技術で重要な課題の１つにオートドーピングという問題
がある。オートドーピングとは、高濃度の不純物を含む
埋込層をもった半導体基板上に、シリコンをエピタキシ
ャル成長させるときに、埋込層から飛び出した不純物が
成長層中に取り込まれていく現象である。
近年、このオートドーピングを低減する方法として、減
圧成長方式が採用されている。この方式において加熱方
式としては、高周波加熱では減圧中でプラズマが発生し
良質な単結晶膜が得らにないため、赤外線加熱が使われ
ている。さらにオートドーピングを低減する手段として
、２段エピタキシャル成長方法がある。
圧成長方式が採用されている。この方式において加熱方
式としては、高周波加熱では減圧中でプラズマが発生し
良質な単結晶膜が得らにないため、赤外線加熱が使われ
ている。さらにオートドーピングを低減する手段として
、２段エピタキシャル成長方法がある。
以下図面全参照しながら、上述した従来の２段エピタキ
ンヤル法について説明する。
ンヤル法について説明する。
第３図は従来の２段エピタキシャル法についての温度シ
ーケンスを示したものであり、横軸は時間、縦軸は温度
である。以下その工程について説明する。
ーケンスを示したものであり、横軸は時間、縦軸は温度
である。以下その工程について説明する。
領域１は砒素の埋込層をもった半導体ウェハを水素中で
加熱し、エピタキシャル成長温度１０５０〜１１００℃
まで昇温する工程、領域２は、ジクロールシラン及び水
素の混合ガスと、不純物のドーピングガスであるホスフ
ィンを一定量流しなから一定温度に保ち、半導体基板上
に膜厚が約０・２μｍのエピタキシャル成長をさせる工
程、領域３ば、水素中で約１６分間半導体ウェハをアニ
ールする工程、領域４は、ジクロールシラン及び水素の
混合ガスと、不純物のドーピングガスであるホスフィン
を一定量流しながら一定温度に保ち、半導体基板上に膜
厚が約４μｍのエピタキシャル成長をさせる工程、領域
５は、反応ガスを除去するため一定時間水素中でアニー
ルし、その後室温まで降温する工程である。
加熱し、エピタキシャル成長温度１０５０〜１１００℃
まで昇温する工程、領域２は、ジクロールシラン及び水
素の混合ガスと、不純物のドーピングガスであるホスフ
ィンを一定量流しなから一定温度に保ち、半導体基板上
に膜厚が約０・２μｍのエピタキシャル成長をさせる工
程、領域３ば、水素中で約１６分間半導体ウェハをアニ
ールする工程、領域４は、ジクロールシラン及び水素の
混合ガスと、不純物のドーピングガスであるホスフィン
を一定量流しながら一定温度に保ち、半導体基板上に膜
厚が約４μｍのエピタキシャル成長をさせる工程、領域
５は、反応ガスを除去するため一定時間水素中でアニー
ルし、その後室温まで降温する工程である。
これらの工程において、エピタキシャル成長は約６μｍ
行なわれる。第４図は、以上の方法で成長させた半導体
ウェハについて、埋込層上の成長層のオートドーピング
を調べるため拡がり抵抗全測定した図である。横軸は表
面からの深さであり、縦軸は、拡がり抵抗である。
行なわれる。第４図は、以上の方法で成長させた半導体
ウェハについて、埋込層上の成長層のオートドーピング
を調べるため拡がり抵抗全測定した図である。横軸は表
面からの深さであり、縦軸は、拡がり抵抗である。
発明が解決しようとする問題点
しかしながら上記２段エピタキシャル方法を使用した場
合、二度目の成長は気相中の不純物が低くなった時点で
行なうという前提がある定め、中間の水素アニールにか
なりの時間を費やさなければならないという問題点を有
していた。実際、領域３での水素アニール時間が１６分
の場合は第４図のグラフ６で示すように１．８μｍのオ
ートドーピング量であるのに対して、水素アニール時間
が３分の場合は第４図のグラフ７に示すようにオートド
ーピング量は２．６μｍとなる。このように水素アニー
ル時間が少なくなると、オートドーピング量が多くなる
ことがわかる。
合、二度目の成長は気相中の不純物が低くなった時点で
行なうという前提がある定め、中間の水素アニールにか
なりの時間を費やさなければならないという問題点を有
していた。実際、領域３での水素アニール時間が１６分
の場合は第４図のグラフ６で示すように１．８μｍのオ
ートドーピング量であるのに対して、水素アニール時間
が３分の場合は第４図のグラフ７に示すようにオートド
ーピング量は２．６μｍとなる。このように水素アニー
ル時間が少なくなると、オートドーピング量が多くなる
ことがわかる。
本発明は上記欠点に鑑み、オートドーピングの量全増加
させないで工程を短縮した２段エピタキシャル気相成長
方法を提供するものである。
させないで工程を短縮した２段エピタキシャル気相成長
方法を提供するものである。
問題点を解決するための手段
上記問題点を解決するために本発明の気相成長方法は、
半導体基板上に不純物をドーピングしないで単結晶薄膜
を成長させる第１の工程と、前記結晶成長させた半導体
基板を水素中でアニールする第２の工程と、前記水素ア
ニールした半導体基板上に所定濃度の不純物をドーピン
グしながら単結晶を成長きせる第３の工程からなるもの
である。
半導体基板上に不純物をドーピングしないで単結晶薄膜
を成長させる第１の工程と、前記結晶成長させた半導体
基板を水素中でアニールする第２の工程と、前記水素ア
ニールした半導体基板上に所定濃度の不純物をドーピン
グしながら単結晶を成長きせる第３の工程からなるもの
である。
作用
気相成長させるため、不純物をドーピングした場合に比
べて成長後の表面の不純物濃度が少なく、ひいては２回
目のエピタキシャル成長きせる際に不純物の影響が少な
くなり、結果としてオートドーピングが低減されること
になる。
べて成長後の表面の不純物濃度が少なく、ひいては２回
目のエピタキシャル成長きせる際に不純物の影響が少な
くなり、結果としてオートドーピングが低減されること
になる。
実施例
以下、本発明の気相成長方法について、図面を参照しな
がら説明する。
がら説明する。
第１図は、本発明の一実施例における気相成長方法の温
度シーケンスを示したものである。図において、領域８
は砒素埋込層をもった半導体ウェハを水素中で加熱し、
エピタキシャル成長温度１０５０〜１１００’Ｃまで昇
温する工程、領域９はジクロールシランと水素の混合ガ
ス全一定量流しながら一定温度に保ち、半導体基板上に
不純物をドーピングしないで膜厚が約０・２μｍのエピ
タキシャル膜ｆｆ１ｆｆ長させる工程、領域１０は水素
中で３分間半導体ウェハをアニールする工程、領域１１
はジクロールシラン及び水素の混合ガスと、ドーピング
ガスであるホスフィンを一定量流しながら一定温度に保
ち、半導体ウェハ上に約４μｍの膜厚のエピタキシャル
膜を成長させる工程、領域１０は反応室内の反応ガス全
除去するため一定時間水素でアニールし、その後室温ま
で降温する工程である。
度シーケンスを示したものである。図において、領域８
は砒素埋込層をもった半導体ウェハを水素中で加熱し、
エピタキシャル成長温度１０５０〜１１００’Ｃまで昇
温する工程、領域９はジクロールシランと水素の混合ガ
ス全一定量流しながら一定温度に保ち、半導体基板上に
不純物をドーピングしないで膜厚が約０・２μｍのエピ
タキシャル膜ｆｆ１ｆｆ長させる工程、領域１０は水素
中で３分間半導体ウェハをアニールする工程、領域１１
はジクロールシラン及び水素の混合ガスと、ドーピング
ガスであるホスフィンを一定量流しながら一定温度に保
ち、半導体ウェハ上に約４μｍの膜厚のエピタキシャル
膜を成長させる工程、領域１０は反応室内の反応ガス全
除去するため一定時間水素でアニールし、その後室温ま
で降温する工程である。
第２図は、本実施例で行なった半導体ウェハについて埋
込層上のオートドーピングを調べるためエピタキシャル
成長層から埋込層への拡が９抵抗を測定したグラフであ
る。横軸は表面からの深さであり、縦軸は拡がり抵抗を
示す。
込層上のオートドーピングを調べるためエピタキシャル
成長層から埋込層への拡が９抵抗を測定したグラフであ
る。横軸は表面からの深さであり、縦軸は拡がり抵抗を
示す。
グラフ１４は本発明による方法で成長させた場合であり
、オートドーピング量は１．７μｍとなり、比較のため
に引用した第４図のグラフ７と比べてオートドーピング
量が明らかに少なくなっている０また本実施例の場合と
第４図のグラフ６を比べると、オートドーピング量はほ
とんど変わらない力ζグラフ１４では肩の部分の立ち上
りが急となり、より急峻なドーピングプロファイルの制
御が可能となっている。
、オートドーピング量は１．７μｍとなり、比較のため
に引用した第４図のグラフ７と比べてオートドーピング
量が明らかに少なくなっている０また本実施例の場合と
第４図のグラフ６を比べると、オートドーピング量はほ
とんど変わらない力ζグラフ１４では肩の部分の立ち上
りが急となり、より急峻なドーピングプロファイルの制
御が可能となっている。
以上のように本実施例によれば、半導体基板上に不純物
をドーピングしないで、単結晶の薄膜を仄長させる第１
の工程と、前記結晶成長させた半導体基板を水素中でア
ニールする第２の工程と、前記水素アニールした半導体
基板上に所定濃度の不純物をドーピングしながら単結晶
を成長させる第３の工程を設けることにより、オートド
ーピング全増加させないで工程を短縮することが可能と
なり、さらにより急峻なドーピングプロファイルの制御
が可能となる。
をドーピングしないで、単結晶の薄膜を仄長させる第１
の工程と、前記結晶成長させた半導体基板を水素中でア
ニールする第２の工程と、前記水素アニールした半導体
基板上に所定濃度の不純物をドーピングしながら単結晶
を成長させる第３の工程を設けることにより、オートド
ーピング全増加させないで工程を短縮することが可能と
なり、さらにより急峻なドーピングプロファイルの制御
が可能となる。
なお、本実施例ではジクロールシランを用いたが、シリ
コンのエピタキシャル成長に使用されるガスに本方法を
使用してもよい。
コンのエピタキシャル成長に使用されるガスに本方法を
使用してもよい。
また、本実施例では最初のエピタキシャル成長では約０
・２μｍの膜厚を成長させたが、この膜厚はどの程度の
ドーピングレベルにするかによって変わってくるので限
定することはできず、薄膜であ扛ばよい。目安としては
、不純物をドーピングを しないで１回目のエピタキシャル成長でせた場合１に、
ドーピングレベルより以上の抵抗値にならなｊいように
成長させる時間を設定しなければならない０ 発明の効果 以上のように本発明は、半導体基板上に不純物をドーピ
ングしないで単結晶４膜を成長させる第１の工程と、前
記結晶成長させた半導体基板を水素中でアニールする第
２の工程と、前記水素アニールした半導体基板上に所定
濃度の不純物をドーピングしながら単結晶を成長させる
第３の工程よりなる気相成長方法であり、オートドーピ
ング全増加させないで工程を短縮することが可能となり
、またより急峻なドーピングプロファイルの制御が可能
となるため、その実用上の効果は犬なるものがある。
・２μｍの膜厚を成長させたが、この膜厚はどの程度の
ドーピングレベルにするかによって変わってくるので限
定することはできず、薄膜であ扛ばよい。目安としては
、不純物をドーピングを しないで１回目のエピタキシャル成長でせた場合１に、
ドーピングレベルより以上の抵抗値にならなｊいように
成長させる時間を設定しなければならない０ 発明の効果 以上のように本発明は、半導体基板上に不純物をドーピ
ングしないで単結晶４膜を成長させる第１の工程と、前
記結晶成長させた半導体基板を水素中でアニールする第
２の工程と、前記水素アニールした半導体基板上に所定
濃度の不純物をドーピングしながら単結晶を成長させる
第３の工程よりなる気相成長方法であり、オートドーピ
ング全増加させないで工程を短縮することが可能となり
、またより急峻なドーピングプロファイルの制御が可能
となるため、その実用上の効果は犬なるものがある。
第１図は本発明の一実施例における気相成長方法の温度
シーケンスを示す図、第２図は第１図の温度シーケンス
で成長させた場合と従来方法で成長させた場合の拡がり
抵抗を示す図、第３図は従来の気相成長方法の温度シー
ケンスを示す図、第４（２）は第３図の温度シーケンス
で成長させた場合の拡がり抵抗を示す図である。 ８・・・・・・昇温工程、９・・・・・・不純物をドー
ピングしないでエピタキシャル成長させる工程、１ｏ・
・・・・・水）アニール工程、１１・・・・・・不純物
をドーピングしながらエピタキシャル成長させる工程、
１２・・・・・・降温工程。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 ｑ 時間（分） ８ 昇ｌ工程 デ ≧ト牽ヒ物とドーピングし５゛いて゛エピタ
キシノリ成長ご亡るニオ琶ｔｏ 水散アニール工程 １１ 不糾、物とドーピングしりゃ（ら１四り
Ａシ讐ル駄ぎする工」呈／Ｚ ４Φヅ量工主！ 第２図
シーケンスを示す図、第２図は第１図の温度シーケンス
で成長させた場合と従来方法で成長させた場合の拡がり
抵抗を示す図、第３図は従来の気相成長方法の温度シー
ケンスを示す図、第４（２）は第３図の温度シーケンス
で成長させた場合の拡がり抵抗を示す図である。 ８・・・・・・昇温工程、９・・・・・・不純物をドー
ピングしないでエピタキシャル成長させる工程、１ｏ・
・・・・・水）アニール工程、１１・・・・・・不純物
をドーピングしながらエピタキシャル成長させる工程、
１２・・・・・・降温工程。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 ｑ 時間（分） ８ 昇ｌ工程 デ ≧ト牽ヒ物とドーピングし５゛いて゛エピタ
キシノリ成長ご亡るニオ琶ｔｏ 水散アニール工程 １１ 不糾、物とドーピングしりゃ（ら１四り
Ａシ讐ル駄ぎする工」呈／Ｚ ４Φヅ量工主！ 第２図
Claims (2)
- （１）半導体基板上に不純物をドーピングしないで単結
晶薄膜を成長させる第１の工程と、前記結晶成長させた
半導体基板を水素中でアニールする第２の工程と、前記
水素アニールした半導体基板上に所定濃度の不純物をド
ーピングしながら単結晶薄膜を成長させる第３の工程と
からなる気相成長方法。 - （２）第１の工程で成長させる薄膜の表面のドーピング
レベルが、第３の工程で成長させようとする薄膜の所定
のドーピングレベル以下となるように、前記第１の工程
で成長させる薄膜を設定する特許請求の範囲第１項記載
の気相成長方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3093085A JPS61189633A (ja) | 1985-02-19 | 1985-02-19 | 気相成長方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3093085A JPS61189633A (ja) | 1985-02-19 | 1985-02-19 | 気相成長方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61189633A true JPS61189633A (ja) | 1986-08-23 |
Family
ID=12317396
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3093085A Pending JPS61189633A (ja) | 1985-02-19 | 1985-02-19 | 気相成長方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61189633A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61271821A (ja) * | 1985-05-27 | 1986-12-02 | Fujitsu Ltd | シリコンのエピタキシヤル成長方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5098271A (ja) * | 1973-12-26 | 1975-08-05 |
-
1985
- 1985-02-19 JP JP3093085A patent/JPS61189633A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5098271A (ja) * | 1973-12-26 | 1975-08-05 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61271821A (ja) * | 1985-05-27 | 1986-12-02 | Fujitsu Ltd | シリコンのエピタキシヤル成長方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920003291B1 (ko) | 반도체 장치 제조방법 | |
| IE914500A1 (en) | Process for producing a smooth, polycrystalline silicon¹layer doped with arsenic for highly integrated circuits | |
| JPH11508531A (ja) | Ｃｖｄによって目的物をエピタキシアル成長させる装置と方法 | |
| JPS639368B2 (ja) | ||
| JPH05182920A (ja) | 広がりを調整可能な低酸素領域を有するエピタキシアル半導体ウェーハ及びその製造方法 | |
| US3669769A (en) | Method for minimizing autodoping in epitaxial deposition | |
| US4389273A (en) | Method of manufacturing a semiconductor device | |
| JP3344205B2 (ja) | シリコンウェーハの製造方法及びシリコンウェーハ | |
| JPS61189633A (ja) | 気相成長方法 | |
| US20100093156A1 (en) | Method for production of silicon wafer for epitaxial substrate and method for production of epitaxial substrate | |
| US6821874B2 (en) | Method for depositing tungsten silicide film and method for preparing gate electrode/wiring | |
| JP2000315656A (ja) | エピタキシャルシリコン基板の製造方法 | |
| JPH0529234A (ja) | エピタキシヤル成長法 | |
| EP0496382A2 (en) | Intrinsic gettering for a semiconducteur epitaxial wafer | |
| JPH0817737A (ja) | エピタキシャル成長法及びエピタキシャル成長基板 | |
| US3563816A (en) | Method for the vapor growth of semiconductors | |
| US6821871B2 (en) | Method for manufacturing semiconductor device, substrate treatment method, and semiconductor manufacturing apparatus | |
| JP2007073820A (ja) | エピタキシャルウェーハ及びその製造方法 | |
| JP3277726B2 (ja) | ２段階エピタキシャル成長方法 | |
| JPS60154524A (ja) | エピタキシヤル層の成長法 | |
| JPH04163914A (ja) | 半導体装置の製造方法 | |
| JPH05291134A (ja) | エピタキシャル層の形成方法 | |
| JPH01179788A (ja) | Ｓｉ基板上への３−５族化合物半導体結晶の成長方法 | |
| JP2737990B2 (ja) | 化合物半導体単結晶製造装置 | |
| JPH0687460B2 (ja) | 半導体装置の製造方法 |