JPH0760228B2 - 液晶表示パネルの駆動方法 - Google Patents
液晶表示パネルの駆動方法Info
- Publication number
- JPH0760228B2 JPH0760228B2 JP14752792A JP14752792A JPH0760228B2 JP H0760228 B2 JPH0760228 B2 JP H0760228B2 JP 14752792 A JP14752792 A JP 14752792A JP 14752792 A JP14752792 A JP 14752792A JP H0760228 B2 JPH0760228 B2 JP H0760228B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- electrode
- gate
- drain
- display panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【産業上の利用分野】本発明は液晶表示パネルの駆動方
法に関する。
法に関する。
【０００２】図１は絶縁ゲート型の薄膜トランジスタ
（ＴＦＴとも言う）をスイッチング素子として用いたア
クティブマトリクス液晶表示パネルを示す図であり、ａ
は平面図、ｂはａ図のｂ−ｂ線における断面図をそれぞ
れ示す。同図において、１はドレイン電極、２はゲート
電極である。これらはマトリクスの縦線、横線を構成す
る。３はソース電極で大きな面積を持つ矩形でｂ図の断
面図に示すように対向電極４と共に液晶パネルの一対の
電極を構成している。この電極間の間隔Ｌは１０μｍ程
度でありその間に液晶５が封入されている。
（ＴＦＴとも言う）をスイッチング素子として用いたア
クティブマトリクス液晶表示パネルを示す図であり、ａ
は平面図、ｂはａ図のｂ−ｂ線における断面図をそれぞ
れ示す。同図において、１はドレイン電極、２はゲート
電極である。これらはマトリクスの縦線、横線を構成す
る。３はソース電極で大きな面積を持つ矩形でｂ図の断
面図に示すように対向電極４と共に液晶パネルの一対の
電極を構成している。この電極間の間隔Ｌは１０μｍ程
度でありその間に液晶５が封入されている。
【０００３】周知の通り、ＴＦＴは一方のガラス基板の
スイッチング素子形成領域に配置されたゲート電極２を
覆うようにゲート絶縁膜が、更に該ゲート絶縁膜上に半
導体膜が積層され、該半導体膜上に離間したドレイン電
極１とソース電極３が設けられて第２図に等価回路で示
すＴＦＴ６が構成されている。この液晶表示パネルを駆
動するにはドレイン電極１及びゲート電極２を選択し電
圧を印加すれば、それらの選択ドレイン、ゲート電極と
共にＴＦＴを構成するソース電極３にドレイン電圧が加
わり、当該ソース電極３と対向電極４との間の液晶の配
列が変り、その部分の透過率が変化する。
スイッチング素子形成領域に配置されたゲート電極２を
覆うようにゲート絶縁膜が、更に該ゲート絶縁膜上に半
導体膜が積層され、該半導体膜上に離間したドレイン電
極１とソース電極３が設けられて第２図に等価回路で示
すＴＦＴ６が構成されている。この液晶表示パネルを駆
動するにはドレイン電極１及びゲート電極２を選択し電
圧を印加すれば、それらの選択ドレイン、ゲート電極と
共にＴＦＴを構成するソース電極３にドレイン電圧が加
わり、当該ソース電極３と対向電極４との間の液晶の配
列が変り、その部分の透過率が変化する。
【０００４】
【従来の技術】図２は１画素の代表的な等価回路を説明
するための図である。同図において、６はＴＦＴ、７は
液晶セルを示しており、ゲート電極にはＶG 、ドレイン
電極にはＶD 、ソース電極にはＶS の各電圧がそれぞれ
印加される。図３は従来の駆動方法を説明するための図
であり、ＶG はゲート電極に印加される電圧波形、ＶD
はドレイン電極に印加される電圧波形、ＶS はソース電
極に印加される電圧波形をそれぞれ示している。同図に
おいてｎは走査線数、ｔはスイッチング時間、Ｔはフレ
ーム周期をそれぞれ示す。
するための図である。同図において、６はＴＦＴ、７は
液晶セルを示しており、ゲート電極にはＶG 、ドレイン
電極にはＶD 、ソース電極にはＶS の各電圧がそれぞれ
印加される。図３は従来の駆動方法を説明するための図
であり、ＶG はゲート電極に印加される電圧波形、ＶD
はドレイン電極に印加される電圧波形、ＶS はソース電
極に印加される電圧波形をそれぞれ示している。同図に
おいてｎは走査線数、ｔはスイッチング時間、Ｔはフレ
ーム周期をそれぞれ示す。
【０００５】
【発明が解決しようとする課題】この液晶駆動方法は、
ゲートに電圧印加されている間にＶD の信号がＶS に伝
えられゲートｏｆｆ電位の間にこれを保持する。ところ
がＶD が正負対称でかつＴＦＴが電子アキュムレーショ
ンで動作する場合、ＴＦＴのＯＮ時に該ＴＦＴのゲート
絶縁膜と半導体膜の境界領域に対応したチャネルに蓄積
された電子がゲートｏｆｆ時にソース電極を通じて液晶
セルへ流入するためＶS はΔＶS だけ負側へシフトす
る。またｏｆｆ時にも液晶に電圧が若干印加される。液
晶の長寿命化のためには交流駆動が望ましいが、従来の
駆動方法では、このシフト（ΔＶS ）のため直流成分が
印加され、寿命に悪影響を及ぼすという欠点があった。
この問題について、本発明者らは第５図、第６図参照に
て後述するよう別出願（特願昭５７−２２６６１９号：
特開昭５９−１１９３２８号）にて解決策を提案してい
る。
ゲートに電圧印加されている間にＶD の信号がＶS に伝
えられゲートｏｆｆ電位の間にこれを保持する。ところ
がＶD が正負対称でかつＴＦＴが電子アキュムレーショ
ンで動作する場合、ＴＦＴのＯＮ時に該ＴＦＴのゲート
絶縁膜と半導体膜の境界領域に対応したチャネルに蓄積
された電子がゲートｏｆｆ時にソース電極を通じて液晶
セルへ流入するためＶS はΔＶS だけ負側へシフトす
る。またｏｆｆ時にも液晶に電圧が若干印加される。液
晶の長寿命化のためには交流駆動が望ましいが、従来の
駆動方法では、このシフト（ΔＶS ）のため直流成分が
印加され、寿命に悪影響を及ぼすという欠点があった。
この問題について、本発明者らは第５図、第６図参照に
て後述するよう別出願（特願昭５７−２２６６１９号：
特開昭５９−１１９３２８号）にて解決策を提案してい
る。
【０００６】ところでＴＦＴのチャンネル部に印加され
る電界はドレイン、ゲート間の相対電位で決まるため、
ドレイン信号電位の極性によってＴＦＴは非対称な特性
を示す。図４はドレイン電流（絶対値）−ゲート電圧特
性を示した図であり、ドレイン電圧ＶD が１０Ｖの場合
と−１０Ｖの場合を示したものである。図よりゲート電
圧ＶG が高い場合には非対称性は少ないがゲート電圧Ｖ
G が低い場合には、特性はＶG 軸方向に約１０Ｖの平行
移動のあることがわかる。ゲート電圧はこれら両特性に
対して、充分大きな電流を確保出来るオン電圧と充分小
さな電流に抑えられるオフ電圧に設定されなければなら
ない。液晶パネルは偶数フレームと奇数フレームに正負
別々のドレイン電圧を印加し駆動するため前記シフト
（ΔＶS ）による非対称特性が大きく現われ、液晶の寿
命に悪影響を及ぼすという欠点があった。
る電界はドレイン、ゲート間の相対電位で決まるため、
ドレイン信号電位の極性によってＴＦＴは非対称な特性
を示す。図４はドレイン電流（絶対値）−ゲート電圧特
性を示した図であり、ドレイン電圧ＶD が１０Ｖの場合
と−１０Ｖの場合を示したものである。図よりゲート電
圧ＶG が高い場合には非対称性は少ないがゲート電圧Ｖ
G が低い場合には、特性はＶG 軸方向に約１０Ｖの平行
移動のあることがわかる。ゲート電圧はこれら両特性に
対して、充分大きな電流を確保出来るオン電圧と充分小
さな電流に抑えられるオフ電圧に設定されなければなら
ない。液晶パネルは偶数フレームと奇数フレームに正負
別々のドレイン電圧を印加し駆動するため前記シフト
（ΔＶS ）による非対称特性が大きく現われ、液晶の寿
命に悪影響を及ぼすという欠点があった。
【０００７】本発明は上記従来の欠点に鑑み、液晶の寿
命に悪影響を及ぼさないようにした液晶表示パネルの駆
動方法を実現しようとする。
命に悪影響を及ぼさないようにした液晶表示パネルの駆
動方法を実現しようとする。
【０００８】
【課題を解決するための手段】本発明の液晶表示パネル
の駆動方法に於いては、マトリクス状に配置された複数
のドレイン電極（１）とゲート電極（２）の各交点に、
単結晶シリコンよりキャリアモビリティの小さい半導体
膜を有する絶縁ゲート薄膜トランジスタからなるスイッ
チング素子と前記ドレイン電極（１）に該スイッチング
素子を介して接続されたソース電極（３）が形成されて
いる一方基板と、一面に対向電極（４）が形成されてい
る他方基板を有し、該両基板の前記対向電極（４）と前
記ソース電極（３）間に液晶（５）を封入したセルが形
成されている液晶表示パネルを具備し、前記ゲート電極
に印加されるゲートパルスと同期して前記液晶（５）に
交互に極性反転した信号電圧が印加されるように前記ド
レイン電極（１）に交流表示信号電圧が供給されるアク
ティブマトリクス液晶表示パネルの駆動方法において、
前記薄膜トランジスタのドレイン信号電位の極性による
非対称特性が補正されるように、前記ゲート電極（２）
に印加するゲート電圧の基準電位又は前記対向電極
（４）に印加するコモン電圧と前記ドレイン電極に印加
するドレイン電圧の基準電位をフレーム毎に変化せしめ
ることを特徴とする。この構成を採ることにより、液晶
の寿命に悪影響を及ぼさないようにした液晶表示パネル
の駆動方法が得られる。
の駆動方法に於いては、マトリクス状に配置された複数
のドレイン電極（１）とゲート電極（２）の各交点に、
単結晶シリコンよりキャリアモビリティの小さい半導体
膜を有する絶縁ゲート薄膜トランジスタからなるスイッ
チング素子と前記ドレイン電極（１）に該スイッチング
素子を介して接続されたソース電極（３）が形成されて
いる一方基板と、一面に対向電極（４）が形成されてい
る他方基板を有し、該両基板の前記対向電極（４）と前
記ソース電極（３）間に液晶（５）を封入したセルが形
成されている液晶表示パネルを具備し、前記ゲート電極
に印加されるゲートパルスと同期して前記液晶（５）に
交互に極性反転した信号電圧が印加されるように前記ド
レイン電極（１）に交流表示信号電圧が供給されるアク
ティブマトリクス液晶表示パネルの駆動方法において、
前記薄膜トランジスタのドレイン信号電位の極性による
非対称特性が補正されるように、前記ゲート電極（２）
に印加するゲート電圧の基準電位又は前記対向電極
（４）に印加するコモン電圧と前記ドレイン電極に印加
するドレイン電圧の基準電位をフレーム毎に変化せしめ
ることを特徴とする。この構成を採ることにより、液晶
の寿命に悪影響を及ぼさないようにした液晶表示パネル
の駆動方法が得られる。
【０００９】
【作用】ゲート電極の基準電位又は液晶のコモン電極及
び薄膜トランジスタのドレイン電極の基準電位をフレー
ム毎に変化させることにより薄膜トランジスタのドレイ
ン信号電位の極性による非対称特性を補正することが可
能となる。
び薄膜トランジスタのドレイン電極の基準電位をフレー
ム毎に変化させることにより薄膜トランジスタのドレイ
ン信号電位の極性による非対称特性を補正することが可
能となる。
【００１０】
【実施例】以下本発明実施例を図面によって詳述する。
図２の回路においてＴＦＴの半導体膜としてａ−Ｓｉを
用いたものにより動的なテストを行なったところ、図３
においてＶG のパルスが切れる瞬間のＶS のシフトΔＶ
S が観測され、このΔＶS のゲート面積依存性及び液晶
容量依存性の実験によりΔＶS は、
図２の回路においてＴＦＴの半導体膜としてａ−Ｓｉを
用いたものにより動的なテストを行なったところ、図３
においてＶG のパルスが切れる瞬間のＶS のシフトΔＶ
S が観測され、このΔＶS のゲート面積依存性及び液晶
容量依存性の実験によりΔＶS は、
【００１１】
【数１】
【００１２】なる関係があることがわかった。これはＴ
ＦＴがＯＮ時にチャンネルに蓄積されていた電子がゲー
トパルスＯＦＦの瞬間に液晶セルに流入することで説明
できる。このような現象は半導体中のキャリアモビリテ
ィが大きい単結晶Ｓｉ等をトランジスタに用いている時
にはゲート面積、すなわちＣG を小さく選べるために大
きく現われることはなかった。ところがアモルファスシ
リコン（ａ−Ｓｉ）のようにモビリティの小さい半導体
を用い、かつ画素の高密度化により液晶容量Ｃ LCの小さ
くなるところでの応用ではその影響が大きくなる。図５
に示す如くドレイン電圧ＶD を正負非対称とし、ゼロレ
ベルをΔＶS 分だけ負側に移動して印加するようにした
ものである。このようにすることにより、ゲートｏｆｆ
時のゼロレベルシフトの問題に関してはそれが解決され
るので、液晶に印加される電圧（ＶS −ＶC ）は実質的
に正負対称となる。
ＦＴがＯＮ時にチャンネルに蓄積されていた電子がゲー
トパルスＯＦＦの瞬間に液晶セルに流入することで説明
できる。このような現象は半導体中のキャリアモビリテ
ィが大きい単結晶Ｓｉ等をトランジスタに用いている時
にはゲート面積、すなわちＣG を小さく選べるために大
きく現われることはなかった。ところがアモルファスシ
リコン（ａ−Ｓｉ）のようにモビリティの小さい半導体
を用い、かつ画素の高密度化により液晶容量Ｃ LCの小さ
くなるところでの応用ではその影響が大きくなる。図５
に示す如くドレイン電圧ＶD を正負非対称とし、ゼロレ
ベルをΔＶS 分だけ負側に移動して印加するようにした
ものである。このようにすることにより、ゲートｏｆｆ
時のゼロレベルシフトの問題に関してはそれが解決され
るので、液晶に印加される電圧（ＶS −ＶC ）は実質的
に正負対称となる。
【００１３】図６はドレイン電圧ＶD をオフセットした
のに対し本実施例は液晶のコモン電極に印加される電圧
ＶC に−ΔＶS のオフセットを加えたものである。この
場合ソース電圧ＶS は非対称であるが、ＶC がオフセッ
トされているため液晶に印加される電圧（ＶS −ＶC ）
は前実施例と同様に実質的に正負対称となる。一次的に
は、このような方法でΔＶS 分による液晶セル電圧（Ｖ
S −ＶC ）の非対称成分をキャンセルできるが、ΔＶS
は液晶セルの表示状態によって変化するセル容量ＣLCに
反比例するため完全には対称にならない。したがって、
ΔＶSそのものを小さくすることも有効であり、本出願
はゲート電圧ＶG のパルス高さを小さくする駆動法を提
供するものである。以下に示す本出願の駆動法は、ドレ
イン電圧の極性にそれぞれあったゲート駆動電圧を印加
することによりゲート電圧の基準電位又はコモン電圧と
ドレイン電圧の基準電位をフレーム毎に変化せしめ、ゲ
ートパルス高さを小さくできるものである。
のに対し本実施例は液晶のコモン電極に印加される電圧
ＶC に−ΔＶS のオフセットを加えたものである。この
場合ソース電圧ＶS は非対称であるが、ＶC がオフセッ
トされているため液晶に印加される電圧（ＶS −ＶC ）
は前実施例と同様に実質的に正負対称となる。一次的に
は、このような方法でΔＶS 分による液晶セル電圧（Ｖ
S −ＶC ）の非対称成分をキャンセルできるが、ΔＶS
は液晶セルの表示状態によって変化するセル容量ＣLCに
反比例するため完全には対称にならない。したがって、
ΔＶSそのものを小さくすることも有効であり、本出願
はゲート電圧ＶG のパルス高さを小さくする駆動法を提
供するものである。以下に示す本出願の駆動法は、ドレ
イン電圧の極性にそれぞれあったゲート駆動電圧を印加
することによりゲート電圧の基準電位又はコモン電圧と
ドレイン電圧の基準電位をフレーム毎に変化せしめ、ゲ
ートパルス高さを小さくできるものである。
【００１４】図７及び図８は本発明の第１実施例を説明
するための図であり、図７は液晶の１画素の等価回路
図、図８は本実施例の各電圧波形図である。図７におい
て、６はＴＦＴ、７は液晶を示し、ａは偶数フレーム、
ｂは奇数フレームをそれぞれ示している。本実施例は偶
数フレームａがドレイン電圧ＶD として１０Ｖ、ゲート
電圧として３０Ｖが印加されているとき、奇数フレーム
ｂにはドレイン電圧ＶDとして−１０Ｖが印加されるた
め、ゲート電圧ＶG には１０Ｖだけ負側にシフトし３０
Ｖ−１０Ｖを印加するようにしたものである。このよう
にすることにより図８に示す如く、ゲート電圧ＶG のゲ
ートパルス高さをドレイン電圧ＶD の極性にそれぞれあ
った高さで駆動できることから、ゲートパルス高さを最
小限にできる。
するための図であり、図７は液晶の１画素の等価回路
図、図８は本実施例の各電圧波形図である。図７におい
て、６はＴＦＴ、７は液晶を示し、ａは偶数フレーム、
ｂは奇数フレームをそれぞれ示している。本実施例は偶
数フレームａがドレイン電圧ＶD として１０Ｖ、ゲート
電圧として３０Ｖが印加されているとき、奇数フレーム
ｂにはドレイン電圧ＶDとして−１０Ｖが印加されるた
め、ゲート電圧ＶG には１０Ｖだけ負側にシフトし３０
Ｖ−１０Ｖを印加するようにしたものである。このよう
にすることにより図８に示す如く、ゲート電圧ＶG のゲ
ートパルス高さをドレイン電圧ＶD の極性にそれぞれあ
った高さで駆動できることから、ゲートパルス高さを最
小限にできる。
【００１５】次に第２の実施例を説明する。図７におい
てｂ図のアースの位置を変えて書き直すとｃ図の如くに
なる。ａ及びｃ図を奇数、偶数フレームの等価回路とす
る駆動波形は図９の如くになる。即ちコモン電圧ＶC ，
ドレイン電圧ＶD の基準電位をフレーム毎に同時に０
Ｖ，１０Ｖと交互に変化させている。液晶および薄膜ト
ランジスタの各電極電位（ＶG ，ＶD ，ＶC ）は相対電
位で特性が決定されるので、本第２実施例は第１実施例
のゲート電圧ＶG の基準電位をフレーム毎に変化させる
のに対し、ゲート電圧ＶG 以外の電極電位（ＶD ，
ＶC ）を逆の極性に変化させた実施例に相当する。
てｂ図のアースの位置を変えて書き直すとｃ図の如くに
なる。ａ及びｃ図を奇数、偶数フレームの等価回路とす
る駆動波形は図９の如くになる。即ちコモン電圧ＶC ，
ドレイン電圧ＶD の基準電位をフレーム毎に同時に０
Ｖ，１０Ｖと交互に変化させている。液晶および薄膜ト
ランジスタの各電極電位（ＶG ，ＶD ，ＶC ）は相対電
位で特性が決定されるので、本第２実施例は第１実施例
のゲート電圧ＶG の基準電位をフレーム毎に変化させる
のに対し、ゲート電圧ＶG 以外の電極電位（ＶD ，
ＶC ）を逆の極性に変化させた実施例に相当する。
【００１６】図１０は第３の実施例を説明するための図
である。本実施例は前実施例と同一原理であるが、異な
るところは、前実施例がドレイン電圧ＶD の正の場合の
特性に合わせたものであるのに対し本実施例は負の特性
に合わせたことである。この場合ＶG ＝０ではドレイン
電流ＩD はまだ十分に下がっていないので（図４ＶD＝
−１０Ｖの曲線参照）図に示したようにＶG に負のオフ
セット電圧をかけることが望ましい。以上の各実施例は
ドレイン電位の極性によるＴＦＴの非対称な特性の補償
するために、ＴＦＴの電極電位をフレーム毎に変化せし
め、ゲート電圧ＶG のパルス高さを最小限で駆動できる
ようにしたものである。そして、前記数式１で明らかな
ように、ΔＶS はゲート電圧ＶG のパルス高さ（ゲート
パルス波高値）に比例するので、本実施例１〜３を適用
することによりΔＶS を最小限に抑えたパネル駆動をす
ることができる。
である。本実施例は前実施例と同一原理であるが、異な
るところは、前実施例がドレイン電圧ＶD の正の場合の
特性に合わせたものであるのに対し本実施例は負の特性
に合わせたことである。この場合ＶG ＝０ではドレイン
電流ＩD はまだ十分に下がっていないので（図４ＶD＝
−１０Ｖの曲線参照）図に示したようにＶG に負のオフ
セット電圧をかけることが望ましい。以上の各実施例は
ドレイン電位の極性によるＴＦＴの非対称な特性の補償
するために、ＴＦＴの電極電位をフレーム毎に変化せし
め、ゲート電圧ＶG のパルス高さを最小限で駆動できる
ようにしたものである。そして、前記数式１で明らかな
ように、ΔＶS はゲート電圧ＶG のパルス高さ（ゲート
パルス波高値）に比例するので、本実施例１〜３を適用
することによりΔＶS を最小限に抑えたパネル駆動をす
ることができる。
【００１７】
【発明の効果】以上、詳細に説明したように本発明の液
晶表示パネルの駆動方法は、交流駆動を行なう場合にＴ
ＦＴの特性により生ずる直流分を減少させることを可能
としたものであり、液晶寿命への悪影響を防止し得ると
いった効果大なるものである。尚、上記実施例１〜３に
上記別出願で説明したΔＶS そのものの補正法を同時に
組合せれば一層ΔＶS の悪影響を除去できる。
晶表示パネルの駆動方法は、交流駆動を行なう場合にＴ
ＦＴの特性により生ずる直流分を減少させることを可能
としたものであり、液晶寿命への悪影響を防止し得ると
いった効果大なるものである。尚、上記実施例１〜３に
上記別出願で説明したΔＶS そのものの補正法を同時に
組合せれば一層ΔＶS の悪影響を除去できる。
【図１】薄膜トランジスタをスイッチング素子として用
いたアクティブマトリクス液晶表示パネルを説明するた
めの図である。
いたアクティブマトリクス液晶表示パネルを説明するた
めの図である。
【図２】図１における１画素の等価回路図である。
【図３】従来の液晶表示パネルの駆動方法を説明するた
めの図である。
めの図である。
【図４】ＴＦＴのＩD −ＶG 特性を示す図である。
【図５】本発明者らの提案による駆動方法を説明するた
めの図である。
めの図である。
【図６】本発明者らの提案による駆動方法を説明するた
めの図である。
めの図である。
【図７】液晶表示パネルの１画素の等価回路図である。
【図８】本発明の第１の実施例を説明するための図であ
る。
る。
【図９】本発明の第２の実施例を説明するための図であ
る。
る。
【図１０】本発明の第３の実施例を説明するための図で
ある。
ある。
６…ＴＦＴ（薄膜トランジスタ） ７…液晶 ＶG …ゲート電圧 ＶD …ドレイン電圧 ＶS …ソース電圧 ＶC …コモン電圧
───────────────────────────────────────────────────── フロントページの続き (72)発明者 梁井 健一 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 高城 信義 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 昭56−40888（ＪＰ，Ａ) 特開 昭54−108595（ＪＰ，Ａ) 特開 昭58−173794（ＪＰ，Ａ) 特開 昭59−7344（ＪＰ，Ａ) 特開 昭58−172692（ＪＰ，Ａ) 特開 昭55−12919（ＪＰ，Ａ) 特開 昭57−48788（ＪＰ，Ａ) 特開 昭54−106194（ＪＰ，Ａ)
Claims (2)
- 【請求項１】 マトリクス状に配置された複数のドレイ
ン電極（１）とゲート電極（２）の各交点に、単結晶シ
リコンよりキャリアモビリティの小さい半導体膜を有す
る絶縁ゲート薄膜トランジスタからなるスイッチング素
子と前記ドレイン電極（１）に該スイッチング素子を介
して接続されたソース電極（３）が形成されている一方
基板と、一面に対向電極（４）が形成されている他方基
板を有し、該両基板の前記対向電極（４）と前記ソース
電極（３）間に液晶（５）を封入したセルが形成されて
いる液晶表示パネルを具備し、前記ゲート電極に印加さ
れるゲートパルスと同期して前記液晶（５）に交互に極
性反転した信号電圧が印加されるように前記ドレイン電
極（１）に交流表示信号電圧が供給されるアクティブマ
トリクス液晶表示パネルの駆動方法において、 前記薄膜トランジスタのドレイン信号電位の極性による
非対称特性が補正されるように、前記ゲート電極（２）
に印加するゲート電圧の基準電位をフレーム毎に変化せ
しめることを特徴とする液晶表示パネルの駆動方法。 - 【請求項２】 マトリクス状に配置された複数のドレイ
ン電極（１）とゲート電極（２）の各交点に、単結晶シ
リコンよりキャリアモビリティの小さい半導体膜を有す
る絶縁ゲート薄膜トランジスタからなるスイッチング素
子と前記ドレイン電極（１）に該スイッチング素子を介
して接続されたソース電極（３）が形成されている一方
基板と、一面に対向電極（４）が形成されている他方基
板を有し、該両基板の前記対向電極（４）と前記ソース
電極（３）間に液晶（５）を封入したセルが形成されて
いる液晶表示パネルを具備し、前記ゲート電極に印加さ
れるゲートパルスと同期して前記液晶（５）に交互に極
性反転した信号電圧が印加されるように前記ドレイン電
極（１）に交流表示信号電圧が供給されるアクティブマ
トリクス液晶表示パネルの駆動方法において、 前記薄膜トランジスタのドレイン信号電位の極性による
非対称特性が補正されるように、前記対向電極（４）に
印加するコモン電圧と前記ドレイン電極（１）に印加す
るドレイン電圧の基準電位をフレーム毎に変化せしめる
ことを特徴とする液晶表示パネルの駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14752792A JPH0760228B2 (ja) | 1992-06-08 | 1992-06-08 | 液晶表示パネルの駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14752792A JPH0760228B2 (ja) | 1992-06-08 | 1992-06-08 | 液晶表示パネルの駆動方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22661982A Division JPS59119328A (ja) | 1982-12-27 | 1982-12-27 | 液晶表示パネルの駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05249499A JPH05249499A (ja) | 1993-09-28 |
| JPH0760228B2 true JPH0760228B2 (ja) | 1995-06-28 |
Family
ID=15432334
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14752792A Expired - Lifetime JPH0760228B2 (ja) | 1992-06-08 | 1992-06-08 | 液晶表示パネルの駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0760228B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3906090B2 (ja) | 2002-02-05 | 2007-04-18 | シャープ株式会社 | 液晶表示装置 |
| JP3707472B2 (ja) | 2002-03-22 | 2005-10-19 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| KR101112551B1 (ko) | 2005-02-07 | 2012-02-15 | 삼성전자주식회사 | 액정 표시 장치 및 그 구동 방법 |
| CN101826314B (zh) * | 2010-03-10 | 2012-09-05 | 敦泰科技(深圳)有限公司 | 一种tft液晶显示屏驱动方法及驱动电路 |
| KR102348945B1 (ko) * | 2015-06-02 | 2022-01-11 | 삼성디스플레이 주식회사 | 표시 패널 구동 장치, 이를 이용한 표시 패널 구동 방법, 및 이를 포함하는 표시 장치 |
-
1992
- 1992-06-08 JP JP14752792A patent/JPH0760228B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05249499A (ja) | 1993-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0144450B1 (ko) | 액정표시장치 | |
| US4386352A (en) | Matrix type liquid crystal display | |
| US4789223A (en) | Matrix-addressed liquid crystal display device with compensation for potential shift of pixel electrodes | |
| JPH0334077B2 (ja) | ||
| JPH11352517A (ja) | 液晶表示装置 | |
| JPH09269511A (ja) | 液晶装置、その駆動方法及び表示システム | |
| JP3292520B2 (ja) | 液晶表示装置 | |
| JPH04241326A (ja) | アクティブマトリクス基板の駆動方法 | |
| JPH07311390A (ja) | 液晶表示装置 | |
| JPH09159998A (ja) | アクティブマトリックス型液晶表示素子及びその駆動方法 | |
| JPH0470611B2 (ja) | ||
| JPH0760228B2 (ja) | 液晶表示パネルの駆動方法 | |
| JPH09113933A (ja) | 薄膜トランジスタ液晶表示素子 | |
| JP2503266B2 (ja) | 薄膜トランジスタマトリクス | |
| JP3213072B2 (ja) | 液晶表示装置 | |
| US5734453A (en) | Electro-optical device and method of driving the same | |
| JPH07175453A (ja) | 液晶表示装置 | |
| KR100229621B1 (ko) | 액티브 매트릭스형 액정표시장치의 구동방법 | |
| KR100447225B1 (ko) | 액정표시장치 | |
| JPH06138486A (ja) | 液晶表示装置及びその駆動方法 | |
| JPH0584883B2 (ja) | ||
| JP2861266B2 (ja) | アクティブマトリックス型液晶表示素子及びその駆動方法 | |
| JP2637835B2 (ja) | アクティブマトリクス型表示装置及びその制御方法 | |
| JPH02304532A (ja) | アクテブマトリクス型液晶表示装置 | |
| JPH0815728A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19951212 |