JPH09113933A - 薄膜トランジスタ液晶表示素子 - Google Patents
薄膜トランジスタ液晶表示素子Info
- Publication number
- JPH09113933A JPH09113933A JP27161195A JP27161195A JPH09113933A JP H09113933 A JPH09113933 A JP H09113933A JP 27161195 A JP27161195 A JP 27161195A JP 27161195 A JP27161195 A JP 27161195A JP H09113933 A JPH09113933 A JP H09113933A
- Authority
- JP
- Japan
- Prior art keywords
- sub
- liquid crystal
- main
- pixel electrode
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 同一基板上で走査線４と信号線５の交差部が
存在しないようにし、主画素と副画素に異なる電圧を印
加することにより、高開口率、高製造歩留まり、広視野
角、低電圧の薄膜トランジスタ液晶表示素子を提供す
る。 【解決手段】 走査側基板１上に走査線４が行状に、信
号側基板２上に主信号線５ａと副信号線５ｂが列状に形
成され、薄膜トランジスタは主画素電極６ａと副画素電
極６ｂとの導通を調節する。主信号線と主画素電極間の
主液晶容量と、副信号線と副画素電極間の副液晶容量と
の値が互いに異なる、または、主信号線と副信号線の印
加電位が互いに異なる。
存在しないようにし、主画素と副画素に異なる電圧を印
加することにより、高開口率、高製造歩留まり、広視野
角、低電圧の薄膜トランジスタ液晶表示素子を提供す
る。 【解決手段】 走査側基板１上に走査線４が行状に、信
号側基板２上に主信号線５ａと副信号線５ｂが列状に形
成され、薄膜トランジスタは主画素電極６ａと副画素電
極６ｂとの導通を調節する。主信号線と主画素電極間の
主液晶容量と、副信号線と副画素電極間の副液晶容量と
の値が互いに異なる、または、主信号線と副信号線の印
加電位が互いに異なる。
Description
【０００１】
【発明の属する技術分野】本発明は、高開口率、高製造
歩留まり、広視野角、低電圧を実現する薄膜トランジス
タ液晶表示素子に関するものである。
歩留まり、広視野角、低電圧を実現する薄膜トランジス
タ液晶表示素子に関するものである。
【０００２】
【従来の技術】薄膜トランジスタ液晶表示素子は、近
年、ワークステーション、パーソナルコンピュータ、ポ
ータブルテレビ、カーナビゲーションシステム等に広く
利用されており、さらに利用範囲は拡大する傾向にあ
る。従来の薄膜トランジスタ液晶表示素子においては、
走査線と信号線が同一基板上にマトリクス状に形成され
るため、この部分は画素電極として光透過領域に用いる
ことができず、開口率向上の障害となっていた。また、
両バス配線は基板上で交差するために、層間短絡欠陥が
生じやすく、製造歩留まり向上を妨げていた。
年、ワークステーション、パーソナルコンピュータ、ポ
ータブルテレビ、カーナビゲーションシステム等に広く
利用されており、さらに利用範囲は拡大する傾向にあ
る。従来の薄膜トランジスタ液晶表示素子においては、
走査線と信号線が同一基板上にマトリクス状に形成され
るため、この部分は画素電極として光透過領域に用いる
ことができず、開口率向上の障害となっていた。また、
両バス配線は基板上で交差するために、層間短絡欠陥が
生じやすく、製造歩留まり向上を妨げていた。
【０００３】これを解決するために、ジャパンディスプ
レイ１９８６年版の８４頁から８７頁(JAPAN DISPLAY
´86 pp84-87)に示されているような、互いに対向する
両基板上に、それぞれ走査線、信号線を形成し、走査線
側の基板上に薄膜トランジスタで接続された２つの画素
電極を形成し、画素電極に対応して信号線も分割し、画
像信号に依存した逆極性の電位を印加する方法が考えら
れた。この方法によれば、同一基板上での走査線と信号
線の交差部が存在しないため、製造歩留まりの向上が期
待できる。しかし、高開口率化に関しては、プロセス上
及び液晶分子配向乱れの抑制などの画質上の理由から、
２つの画素電極間に一定の間隔が必要とされるため、そ
れほど効果は無い。
レイ１９８６年版の８４頁から８７頁(JAPAN DISPLAY
´86 pp84-87)に示されているような、互いに対向する
両基板上に、それぞれ走査線、信号線を形成し、走査線
側の基板上に薄膜トランジスタで接続された２つの画素
電極を形成し、画素電極に対応して信号線も分割し、画
像信号に依存した逆極性の電位を印加する方法が考えら
れた。この方法によれば、同一基板上での走査線と信号
線の交差部が存在しないため、製造歩留まりの向上が期
待できる。しかし、高開口率化に関しては、プロセス上
及び液晶分子配向乱れの抑制などの画質上の理由から、
２つの画素電極間に一定の間隔が必要とされるため、そ
れほど効果は無い。
【０００４】一方、最近では、液晶表示素子の広視角化
が、極めて重要な課題として取り上げられてきている。
広視角化の実現手段のひとつとして、画素分割構成が挙
げられる（特開平2-12号公報、同3-122621号公報、同4-
77721号公報、同5-107556号公報、同5-341318号公
報）。これは、画素を複数の副画素に分割し、各々に異
なる電圧を印加することにより、斜め方向から見た場合
の階調反転の解消やコントラストの向上など、広視角化
を実現するものである。
が、極めて重要な課題として取り上げられてきている。
広視角化の実現手段のひとつとして、画素分割構成が挙
げられる（特開平2-12号公報、同3-122621号公報、同4-
77721号公報、同5-107556号公報、同5-341318号公
報）。これは、画素を複数の副画素に分割し、各々に異
なる電圧を印加することにより、斜め方向から見た場合
の階調反転の解消やコントラストの向上など、広視角化
を実現するものである。
【０００５】
【発明が解決しようとする課題】しかし、従来の画素分
割構成の場合、走査線と信号線が同一基板上にマトリク
ス状に形成され、副画素間に制御容量が形成されるのに
加えて、やはり副画素間に一定の間隔が必要とされるた
め、開口率は低くならざるを得なかったという問題があ
る。また、信号線に印加される電圧が、液晶容量と制御
容量に分割されるために、所定の電圧を液晶容量に印加
するためには高電圧が必要であるという問題がある。
割構成の場合、走査線と信号線が同一基板上にマトリク
ス状に形成され、副画素間に制御容量が形成されるのに
加えて、やはり副画素間に一定の間隔が必要とされるた
め、開口率は低くならざるを得なかったという問題があ
る。また、信号線に印加される電圧が、液晶容量と制御
容量に分割されるために、所定の電圧を液晶容量に印加
するためには高電圧が必要であるという問題がある。
【０００６】本発明は、前記従来の問題を解決するた
め、高開口率、高製造歩留まり、広視野角、低電圧が可
能な薄膜トランジスタ液晶表示素子を提供することを目
的とする。
め、高開口率、高製造歩留まり、広視野角、低電圧が可
能な薄膜トランジスタ液晶表示素子を提供することを目
的とする。
【０００７】
【課題を解決するための手段】前記目的を達成するた
め、本発明の薄膜トランジスタ液晶表示素子は、走査側
基板と信号側基板間に液晶が封入され、前記走査側基板
上に走査線が行状に形成され、前記信号側基板上に信号
線が列状に形成された薄膜トランジスタ液晶表示素子で
あって、前記信号線は主信号線及び副信号線から成り、
前記走査線及び前記信号線はマトリクス様を呈し、前記
走査側基板上に前記走査線と前記信号線との各交点に対
応して画素電極及び薄膜トランジスタが形成され、前記
画素電極は主画素電極及び副画素電極から成り、前記薄
膜トランジスタは、前記走査線の電位により、前記主画
素電極と前記副画素電極との導通を調節し、前記主信号
線と前記副信号線及び前記主画素電極と前記副画素電極
との間に、それぞれ主液晶容量と副液晶容量が形成され
ていることを特徴とする。
め、本発明の薄膜トランジスタ液晶表示素子は、走査側
基板と信号側基板間に液晶が封入され、前記走査側基板
上に走査線が行状に形成され、前記信号側基板上に信号
線が列状に形成された薄膜トランジスタ液晶表示素子で
あって、前記信号線は主信号線及び副信号線から成り、
前記走査線及び前記信号線はマトリクス様を呈し、前記
走査側基板上に前記走査線と前記信号線との各交点に対
応して画素電極及び薄膜トランジスタが形成され、前記
画素電極は主画素電極及び副画素電極から成り、前記薄
膜トランジスタは、前記走査線の電位により、前記主画
素電極と前記副画素電極との導通を調節し、前記主信号
線と前記副信号線及び前記主画素電極と前記副画素電極
との間に、それぞれ主液晶容量と副液晶容量が形成され
ていることを特徴とする。
【０００８】前記構成においては、主画素電極と副画素
電極の面積が異なり、主液晶容量と副蓄積容量の値が異
なることが好ましい。また前記構成においては、主画素
電極と副画素電極の面積比（または主液晶容量と副蓄積
容量の容量値の比）が、３５：６５以上４５：５５以下
の範囲とすることもできるし、または主画素電極と副画
素電極の面積比（または主液晶容量と副蓄積容量の容量
値の比）が、５５：４５以上６５：３５以下の範囲とす
ることもできる。
電極の面積が異なり、主液晶容量と副蓄積容量の値が異
なることが好ましい。また前記構成においては、主画素
電極と副画素電極の面積比（または主液晶容量と副蓄積
容量の容量値の比）が、３５：６５以上４５：５５以下
の範囲とすることもできるし、または主画素電極と副画
素電極の面積比（または主液晶容量と副蓄積容量の容量
値の比）が、５５：４５以上６５：３５以下の範囲とす
ることもできる。
【０００９】また前記構成においては、薄膜トランジス
タは、画素電極に隣接する前段走査線の電位により、主
画素電極と副画素電極との導通を調節し、前記前段走査
線と反対側で前記画素電極に隣接する後段走査線及び主
画素電極と副画素電極とが重畳して、それぞれ主蓄積容
量と副蓄積容量を形成することもできる。
タは、画素電極に隣接する前段走査線の電位により、主
画素電極と副画素電極との導通を調節し、前記前段走査
線と反対側で前記画素電極に隣接する後段走査線及び主
画素電極と副画素電極とが重畳して、それぞれ主蓄積容
量と副蓄積容量を形成することもできる。
【００１０】また前記構成においては、下記のＡ及びＢ
の少なくとも一方の手段を備えていいてもよい。 Ａ．主画素電極が主信号線及び副信号線との間に第１の
主液晶容量及び第２の主液晶容量を形成し、副画素電極
が前記副信号線との間に副液晶容量を形成する手段 Ｂ．前記主画素電極が前記主信号線との間に主液晶容量
を形成し、前記副画素電極が前記主信号線及び前記副信
号線との間に第１の副液晶容量及び第２の副液晶容量を
形成する手段 また前記構成においては、薄膜トランジスタが主画素電
極と副画素電極を導通するオン電位が、走査線に印加さ
れる期間に、画像信号に対応して印加される主信号線と
副信号線の電位が、互いに異なる駆動手段を備えたこと
が好ましい。
の少なくとも一方の手段を備えていいてもよい。 Ａ．主画素電極が主信号線及び副信号線との間に第１の
主液晶容量及び第２の主液晶容量を形成し、副画素電極
が前記副信号線との間に副液晶容量を形成する手段 Ｂ．前記主画素電極が前記主信号線との間に主液晶容量
を形成し、前記副画素電極が前記主信号線及び前記副信
号線との間に第１の副液晶容量及び第２の副液晶容量を
形成する手段 また前記構成においては、薄膜トランジスタが主画素電
極と副画素電極を導通するオン電位が、走査線に印加さ
れる期間に、画像信号に対応して印加される主信号線と
副信号線の電位が、互いに異なる駆動手段を備えたこと
が好ましい。
【００１１】また前記構成においては、主信号線と副信
号線の電位が、互いに逆極性であることが好ましい。ま
た前記構成においては、前段走査線にオン電位が印加さ
れる期間に、後段走査線に変調電位が印加されてもよ
い。
号線の電位が、互いに逆極性であることが好ましい。ま
た前記構成においては、前段走査線にオン電位が印加さ
れる期間に、後段走査線に変調電位が印加されてもよ
い。
【００１２】また前記構成においては、変調電位が、走
査期間毎または走査線毎に、２値またはそれ以上の異な
る値をとることが好ましい。前記した本発明の構成によ
れば、薄膜トランジスタ液晶表示素子において、同一基
板上での走査線と信号線の交差部が存在しないため、製
造歩留まりの向上が期待できる。また、主信号線と副信
号線の電位が互いに異なるように駆動して、主画素と副
画素に異なる電圧を印加することにより、広視角化が実
現できる。さらに、走査側基板上に信号線が存在しない
ために、画素電極面積を広くとることができ、開口率は
向上する。主画素と副画素間には一定の間隔が必要とさ
れるが、従来の画素分割構成に比べて、悪化することは
ない。そのうえ、制御容量が存在しないため、信号線に
印加される電圧が分割されることがなく、直接液晶容量
に印加されるので、低電圧化が実現できる。
査期間毎または走査線毎に、２値またはそれ以上の異な
る値をとることが好ましい。前記した本発明の構成によ
れば、薄膜トランジスタ液晶表示素子において、同一基
板上での走査線と信号線の交差部が存在しないため、製
造歩留まりの向上が期待できる。また、主信号線と副信
号線の電位が互いに異なるように駆動して、主画素と副
画素に異なる電圧を印加することにより、広視角化が実
現できる。さらに、走査側基板上に信号線が存在しない
ために、画素電極面積を広くとることができ、開口率は
向上する。主画素と副画素間には一定の間隔が必要とさ
れるが、従来の画素分割構成に比べて、悪化することは
ない。そのうえ、制御容量が存在しないため、信号線に
印加される電圧が分割されることがなく、直接液晶容量
に印加されるので、低電圧化が実現できる。
【００１３】そして、走査期間毎または走査線毎に、前
段走査線にオン電位が印加される期間に、後段走査線に
２値またはそれ以上の異なる変調電位を印加すること
で、液晶電圧の一部を負担し、信号電圧振幅を低減する
ことが可能となる。
段走査線にオン電位が印加される期間に、後段走査線に
２値またはそれ以上の異なる変調電位を印加すること
で、液晶電圧の一部を負担し、信号電圧振幅を低減する
ことが可能となる。
【００１４】
【実施例】以下実施例を用いて本発明をさらに具体的に
説明する。 （実施例１）本発明の実施例１における薄膜トランジス
タ液晶表示素子の平面図を図１Ａ、及び断面を図１Ｂ
に、等価回路図を図２Ａ、及び駆動電位図を図２Ｂ及び
図２Ｃに、画像信号と信号電位、液晶電圧の関係を図３
Ａ〜Ｄに示す。
説明する。 （実施例１）本発明の実施例１における薄膜トランジス
タ液晶表示素子の平面図を図１Ａ、及び断面を図１Ｂ
に、等価回路図を図２Ａ、及び駆動電位図を図２Ｂ及び
図２Ｃに、画像信号と信号電位、液晶電圧の関係を図３
Ａ〜Ｄに示す。
【００１５】図１Ａ〜Ｂにおいて、１は走査側基板、２
は信号側基板で、両基板間に液晶３が封入されている。
走査側基板１上に走査線４が行状に形成され、信号側基
板２上に信号線５が列状に形成される。信号線５は、主
信号線５ａ及び副信号線５ｂから成る。走査線４及び信
号線５は、マトリクス様を呈している。走査側基板１上
に走査線４と信号線５との各交点に対応して画素電極６
及び薄膜トランジスタ７が形成される。画素電極６は、
主画素電極６ａ及び副画素電極６ｂから成る。薄膜トラ
ンジスタ７は、走査線４の電位により、主画素電極６ａ
と副画素電極６ｂとの導通を調節するように形成されて
いる。８は走査線の直上層に全面に形成されている走査
線絶縁膜で、９は薄膜トランジスタ７上に形成されてい
る保護膜である。主画素電極６ａと副画素電極６ｂの面
積が異なっている。
は信号側基板で、両基板間に液晶３が封入されている。
走査側基板１上に走査線４が行状に形成され、信号側基
板２上に信号線５が列状に形成される。信号線５は、主
信号線５ａ及び副信号線５ｂから成る。走査線４及び信
号線５は、マトリクス様を呈している。走査側基板１上
に走査線４と信号線５との各交点に対応して画素電極６
及び薄膜トランジスタ７が形成される。画素電極６は、
主画素電極６ａ及び副画素電極６ｂから成る。薄膜トラ
ンジスタ７は、走査線４の電位により、主画素電極６ａ
と副画素電極６ｂとの導通を調節するように形成されて
いる。８は走査線の直上層に全面に形成されている走査
線絶縁膜で、９は薄膜トランジスタ７上に形成されてい
る保護膜である。主画素電極６ａと副画素電極６ｂの面
積が異なっている。
【００１６】図２Ａ〜Ｃに示されているように、主信号
線５ａと主画素電極６ａ、及び、副信号線５ｂと副画素
電極６ｂとの間に、それぞれ、主液晶容量３ａ、及び、
副液晶容量３ｂが形成される。主画素電極６ａと副画素
電極６ｂの面積が異なっているため、主液晶容量３ａと
副液晶容量３ｂの値が異なっている。
線５ａと主画素電極６ａ、及び、副信号線５ｂと副画素
電極６ｂとの間に、それぞれ、主液晶容量３ａ、及び、
副液晶容量３ｂが形成される。主画素電極６ａと副画素
電極６ｂの面積が異なっているため、主液晶容量３ａと
副液晶容量３ｂの値が異なっている。
【００１７】Ｖｇは走査線４に印加される走査電位であ
る。Ｖｓａ、Ｖｓｂは、それぞれ、主信号線５ａに印加
される主信号電位、副信号線５ｂに印加される副信号電
位であり、ともに画像信号に対応した値をとる。Ｖｐ
ａ、Ｖｐｂは、それぞれ、主画素電極６ａの電位である
主画素電位、副画素電極６ｂの電位である副画素電位で
ある。Ｖｌｃａ、Ｖｌｃｂは、それぞれ、主液晶容量３
ａに印加される主液晶電圧、副液晶容量３ｂに印加され
る副液晶電圧である。
る。Ｖｓａ、Ｖｓｂは、それぞれ、主信号線５ａに印加
される主信号電位、副信号線５ｂに印加される副信号電
位であり、ともに画像信号に対応した値をとる。Ｖｐ
ａ、Ｖｐｂは、それぞれ、主画素電極６ａの電位である
主画素電位、副画素電極６ｂの電位である副画素電位で
ある。Ｖｌｃａ、Ｖｌｃｂは、それぞれ、主液晶容量３
ａに印加される主液晶電圧、副液晶容量３ｂに印加され
る副液晶電圧である。
【００１８】図１、図２及び図３を用いて、本発明の実
施例１における薄膜トランジスタ液晶表示素子の動作に
ついて説明する。薄膜トランジスタ７のオン期間におい
て、主画素電極６ａと副画素電極６ｂとが導通し、主画
素電位Ｖｐａと副画素電位Ｖｐｂとは等電位となる。こ
の電位をＶｐ１とする。このとき、主信号線５ａに主信
号電位ＶｓａとしてＶｓａ１が印加され、副信号線５ｂ
に副信号電位ＶｓｂとしてＶｓｂ１が印加されるとする
と、主液晶容量３ａの主液晶電圧Ｖｌｃａ１、及び、副
液晶容量３ｂの副液晶電圧Ｖｌｃｂ１は、次式（数１）
〜（数２）で表される。
施例１における薄膜トランジスタ液晶表示素子の動作に
ついて説明する。薄膜トランジスタ７のオン期間におい
て、主画素電極６ａと副画素電極６ｂとが導通し、主画
素電位Ｖｐａと副画素電位Ｖｐｂとは等電位となる。こ
の電位をＶｐ１とする。このとき、主信号線５ａに主信
号電位ＶｓａとしてＶｓａ１が印加され、副信号線５ｂ
に副信号電位ＶｓｂとしてＶｓｂ１が印加されるとする
と、主液晶容量３ａの主液晶電圧Ｖｌｃａ１、及び、副
液晶容量３ｂの副液晶電圧Ｖｌｃｂ１は、次式（数１）
〜（数２）で表される。
【００１９】
【数１】
【００２０】
【数２】
【００２１】主液晶容量３ａ、副液晶容量３ｂの容量値
を、それぞれ、Ｃｌｃａ、Ｃｌｃｂとすると、主画素電
極６ａに蓄積される電荷Ｑｐａ及び副画素電極６ｂに蓄
積される電荷Ｑｐｂは、次式（数３）〜（数４）で表さ
れる。
を、それぞれ、Ｃｌｃａ、Ｃｌｃｂとすると、主画素電
極６ａに蓄積される電荷Ｑｐａ及び副画素電極６ｂに蓄
積される電荷Ｑｐｂは、次式（数３）〜（数４）で表さ
れる。
【００２２】
【数３】
【００２３】
【数４】
【００２４】主画素電極６ａと副画素電極６ｂとは、薄
膜トランジスタ７のオン期間において互いに導通するこ
とを除いて、電気的に孤立しているので、次式（数５）
で表される電荷保存側が成立する。
膜トランジスタ７のオン期間において互いに導通するこ
とを除いて、電気的に孤立しているので、次式（数５）
で表される電荷保存側が成立する。
【００２５】
【数５】
【００２６】前記（数３）と（数４）を（数５）に代入
すると、次式（数６）が得られる。
すると、次式（数６）が得られる。
【００２７】
【数６】
【００２８】前記（数１）と（数２）に（数６）を代入
すると、次式（数７）〜（数８）を得ることができる。
すると、次式（数７）〜（数８）を得ることができる。
【００２９】
【数７】
【００３０】
【数８】
【００３１】すなわち、主液晶電圧Ｖｌｃａ１と副液晶
電圧Ｖｌｃｂ１とは、極性が反対で、比がＣｌｃｂ／Ｃ
ｌｃａとなる。このあと、走査線４には薄膜トランジス
タ７のオフ電位が印加され、主画素電極６ａと副画素電
極６ｂとは絶縁される。液晶３以外にはほとんど電気容
量が存在しないから、液晶電圧Ｖｌｃはオン期間の値が
ほとんどそのまま保持される。
電圧Ｖｌｃｂ１とは、極性が反対で、比がＣｌｃｂ／Ｃ
ｌｃａとなる。このあと、走査線４には薄膜トランジス
タ７のオフ電位が印加され、主画素電極６ａと副画素電
極６ｂとは絶縁される。液晶３以外にはほとんど電気容
量が存在しないから、液晶電圧Ｖｌｃはオン期間の値が
ほとんどそのまま保持される。
【００３２】また、次のオン期間すなわち次フレームに
は、主信号電位ＶｓａとしてＶｓａ２が印加され、副信
号電位ＶｓｂとしてＶｓｂ２が印加されるとすると、主
液晶電圧Ｖｌｃａ２、及び、副液晶電圧Ｖｌｃｂ２は、
上記の説明と同様にして、次式（数９）〜（数１０）で
表される。
は、主信号電位ＶｓａとしてＶｓａ２が印加され、副信
号電位ＶｓｂとしてＶｓｂ２が印加されるとすると、主
液晶電圧Ｖｌｃａ２、及び、副液晶電圧Ｖｌｃｂ２は、
上記の説明と同様にして、次式（数９）〜（数１０）で
表される。
【００３３】
【数９】
【００３４】
【数１０】
【００３５】そして同じくこのあと、液晶電圧Ｖｌｃは
オン期間の値がほとんどそのまま保持される。前記（数
７）、（数８）、（数９）、（数１０）より、主液晶電
圧Ｖｌｃａ及び副液晶電圧Ｖｌｃｂの電圧平均は、以下
の式（数１１）〜（数１２）で表される。
オン期間の値がほとんどそのまま保持される。前記（数
７）、（数８）、（数９）、（数１０）より、主液晶電
圧Ｖｌｃａ及び副液晶電圧Ｖｌｃｂの電圧平均は、以下
の式（数１１）〜（数１２）で表される。
【００３６】
【数１１】
【００３７】
【数１２】
【００３８】ここで、主信号電位平均及び副信号電位平
均は、次式（数１３）〜（数１４）で表される。
均は、次式（数１３）〜（数１４）で表される。
【００３９】
【数１３】
【００４０】
【数１４】
【００４１】交流駆動により液晶層３に直流成分が印加
されないためには、次式（数１５）が成立しなければな
らない。
されないためには、次式（数１５）が成立しなければな
らない。
【００４２】
【数１５】
【００４３】前記（数１５）が成立するとき、次式（数
１６）が成立するとしてよい。
１６）が成立するとしてよい。
【００４４】
【数１６】
【００４５】そうすると、（数７）、（数８）、（数
９）、（数１０）より、主液晶電圧Ｖｌｃａ及び副液晶
電圧Ｖｌｃｂの片側電圧振幅は、以下の式（数１７）〜
（数１８）で表される。
９）、（数１０）より、主液晶電圧Ｖｌｃａ及び副液晶
電圧Ｖｌｃｂの片側電圧振幅は、以下の式（数１７）〜
（数１８）で表される。
【００４６】
【数１７】
【００４７】
【数１８】
【００４８】ここで、信号電位振幅、主信号電位振幅、
副信号電位振幅は、次式（数１９）〜（数２１）で表さ
れる。
副信号電位振幅は、次式（数１９）〜（数２１）で表さ
れる。
【００４９】
【数１９】
【００５０】
【数２０】
【００５１】
【数２１】
【００５２】すなわち、主液晶電圧Ｖｌｃａと副液晶電
圧Ｖｌｃｂの片側電圧振幅の比は、Ｃｌｃｂ／Ｃｌｃａ
となる。図４（ａ）に、液晶層の電圧透過率曲線を示
す。Ｖｌｃ＝２．３ＶからＶｌｃ＝３．０Ｖまでの区間
で、階調反転が現れている。この特性を持つ液晶に、本
発明を適用したときの液晶表示素子の電圧透過率曲線を
図４（ｂ）に示す。主画素の透過率曲線及び副画素の透
過率曲線ともに、階調反転が現れているが、これらを画
素電極面積で平均したパネル全体の透過率曲線には、階
調反転が現れていないことがわかる。ここで、主信号電
位振幅及び副信号電位振幅は、画像信号に対応して、最
大５Ｖまで線形に変化し、互いに逆位相になるものとし
た。さらに、走査線毎の極性反転も行っている。Ｃｌｃ
ａ：Ｃｌｃｂ＝０．４０：０．６０である。また、Ｃｌ
ｃａ：Ｃｌｃｂ＝０．６０：０．４０の場合も、同様の
効果が見られたなお、本実施例では、走査線毎の反転を
行ったが、走査線毎の反転を行わない場合や、主及び副
信号線毎の反転を行う場合も考えられる。また、本実施
例では、主信号電位振幅と副信号電位振幅は絶対値が等
しく極性が逆であったが、絶対値が異なる場合、極性が
同じ場合も考えられる。
圧Ｖｌｃｂの片側電圧振幅の比は、Ｃｌｃｂ／Ｃｌｃａ
となる。図４（ａ）に、液晶層の電圧透過率曲線を示
す。Ｖｌｃ＝２．３ＶからＶｌｃ＝３．０Ｖまでの区間
で、階調反転が現れている。この特性を持つ液晶に、本
発明を適用したときの液晶表示素子の電圧透過率曲線を
図４（ｂ）に示す。主画素の透過率曲線及び副画素の透
過率曲線ともに、階調反転が現れているが、これらを画
素電極面積で平均したパネル全体の透過率曲線には、階
調反転が現れていないことがわかる。ここで、主信号電
位振幅及び副信号電位振幅は、画像信号に対応して、最
大５Ｖまで線形に変化し、互いに逆位相になるものとし
た。さらに、走査線毎の極性反転も行っている。Ｃｌｃ
ａ：Ｃｌｃｂ＝０．４０：０．６０である。また、Ｃｌ
ｃａ：Ｃｌｃｂ＝０．６０：０．４０の場合も、同様の
効果が見られたなお、本実施例では、走査線毎の反転を
行ったが、走査線毎の反転を行わない場合や、主及び副
信号線毎の反転を行う場合も考えられる。また、本実施
例では、主信号電位振幅と副信号電位振幅は絶対値が等
しく極性が逆であったが、絶対値が異なる場合、極性が
同じ場合も考えられる。
【００５３】（実施例２）本発明の実施例２における薄
膜トランジスタ液晶表示素子の平面図及び断面図を図５
に、等価回路図を図６に示す。
膜トランジスタ液晶表示素子の平面図及び断面図を図５
に、等価回路図を図６に示す。
【００５４】図５において、薄膜トランジスタ７は、画
素電極６に隣接する前段走査線４ａの電位により、主画
素電極６ａと副画素電極６ｂとの導通を調節するように
形成されている。前段走査線４ａと反対側で画素電極６
に隣接する後段走査線４ｂ、及び、主画素電極６ａと副
画素電極６ｂとが重畳して、それぞれ主蓄積容量１０ａ
と副蓄積容量１０ｂが形成されている。駆動法は実施例
１と同様の方法を用いることができる。
素電極６に隣接する前段走査線４ａの電位により、主画
素電極６ａと副画素電極６ｂとの導通を調節するように
形成されている。前段走査線４ａと反対側で画素電極６
に隣接する後段走査線４ｂ、及び、主画素電極６ａと副
画素電極６ｂとが重畳して、それぞれ主蓄積容量１０ａ
と副蓄積容量１０ｂが形成されている。駆動法は実施例
１と同様の方法を用いることができる。
【００５５】本実施例によれば、実施例１で実現した効
果を維持しつつ、画素電極６に蓄積できる電荷量が増加
するため、液晶３の電圧保持率が低い場合においても、
電圧減衰を抑制することが可能となる。
果を維持しつつ、画素電極６に蓄積できる電荷量が増加
するため、液晶３の電圧保持率が低い場合においても、
電圧減衰を抑制することが可能となる。
【００５６】また、薄膜トランジスタ７が主画素電極６
ａと副画素電極６ｂを導通するオン電位が、前段走査線
４ａに印加される期間に、後段走査線に変調電位が印加
されることにより、信号電位振幅を低減することができ
る。この変調電位が、走査期間毎または走査線毎に、２
値またはそれ以上の異なる値をとることで、走査期間反
転または走査線反転駆動に適用することができる。
ａと副画素電極６ｂを導通するオン電位が、前段走査線
４ａに印加される期間に、後段走査線に変調電位が印加
されることにより、信号電位振幅を低減することができ
る。この変調電位が、走査期間毎または走査線毎に、２
値またはそれ以上の異なる値をとることで、走査期間反
転または走査線反転駆動に適用することができる。
【００５７】（実施例３）本発明の実施例３における薄
膜トランジスタ液晶表示素子の平面図及び断面図を図７
に、等価回路図を図８に示す。
膜トランジスタ液晶表示素子の平面図及び断面図を図７
に、等価回路図を図８に示す。
【００５８】図７において、主画素電極は主信号線及び
副信号線と平面的に重畳している。このために、主画素
電極は主信号線及び副信号線との間に第１の主液晶容量
及び第２の主液晶容量を形成している。駆動法は実施例
１と同様の方法を用いることができる。
副信号線と平面的に重畳している。このために、主画素
電極は主信号線及び副信号線との間に第１の主液晶容量
及び第２の主液晶容量を形成している。駆動法は実施例
１と同様の方法を用いることができる。
【００５９】本実施例によれば、実施例１で実現した効
果を維持しつつ、主画素と副画素の、透過率曲線のシフ
ト量や面積比等の自由度を増すことができる。これによ
り、例えば、階調反転やコントラストの視角依存性を最
適化したり、異なる電気光学特性をもつ液晶材料に対応
したりすることが、可能となる。
果を維持しつつ、主画素と副画素の、透過率曲線のシフ
ト量や面積比等の自由度を増すことができる。これによ
り、例えば、階調反転やコントラストの視角依存性を最
適化したり、異なる電気光学特性をもつ液晶材料に対応
したりすることが、可能となる。
【００６０】なお、副画素電極が主信号線及び副信号線
と平面的に重畳し、副画素電極が主信号線及び副信号線
との間に第１の副液晶容量及び第２の副液晶容量を形成
している場合も考えられる。
と平面的に重畳し、副画素電極が主信号線及び副信号線
との間に第１の副液晶容量及び第２の副液晶容量を形成
している場合も考えられる。
【００６１】また、本発明は全般にわたって、アモルフ
ァスシリコン、ポリシリコン、その他薄膜トランジスタ
の形成に用いられる全ての材料に対して、効果的である
が、なかでもポリシリコンは、寄生容量が小さいため
に、オン期間の液晶電圧がオフ期間にそのまま保持され
やすく、本発明に導入に適している。さらに、薄膜トラ
ンジスタの面積が小さいため、従来の薄膜トランジスタ
液晶表示素子の構成では、相対的に信号線と画素電極及
び主画素電極と副画素電極の間隔が大きく、本発明によ
る開口率向上効果がより顕著である。
ァスシリコン、ポリシリコン、その他薄膜トランジスタ
の形成に用いられる全ての材料に対して、効果的である
が、なかでもポリシリコンは、寄生容量が小さいため
に、オン期間の液晶電圧がオフ期間にそのまま保持され
やすく、本発明に導入に適している。さらに、薄膜トラ
ンジスタの面積が小さいため、従来の薄膜トランジスタ
液晶表示素子の構成では、相対的に信号線と画素電極及
び主画素電極と副画素電極の間隔が大きく、本発明によ
る開口率向上効果がより顕著である。
【００６２】
【発明の効果】以上に説明したように、本発明によれ
ば、薄膜トランジスタ液晶表示素子において、同一基板
上での走査線と信号線の交差部が存在しないため、層間
短絡欠陥の減少し、製造歩留まりの向上ができる。主画
素と副画素に異なる電圧を印加することにより、広視角
化が実現できる。さらに、従来の画素分割構成に比べ
て、走査側基板上に信号線が存在しないために、画素電
極面積を広くとることができ、開口率は向上するうえ、
制御容量が存在しないため、信号線に印加される電圧が
分割されることがなく、直接液晶容量に印加されるの
で、低電圧化が実現できる。そのうえ、後段走査線に変
調電位を印加することで、液晶電圧の一部を負担し、信
号電圧振幅を低減することが可能となる。
ば、薄膜トランジスタ液晶表示素子において、同一基板
上での走査線と信号線の交差部が存在しないため、層間
短絡欠陥の減少し、製造歩留まりの向上ができる。主画
素と副画素に異なる電圧を印加することにより、広視角
化が実現できる。さらに、従来の画素分割構成に比べ
て、走査側基板上に信号線が存在しないために、画素電
極面積を広くとることができ、開口率は向上するうえ、
制御容量が存在しないため、信号線に印加される電圧が
分割されることがなく、直接液晶容量に印加されるの
で、低電圧化が実現できる。そのうえ、後段走査線に変
調電位を印加することで、液晶電圧の一部を負担し、信
号電圧振幅を低減することが可能となる。
【図１】 Ａは本発明の実施例１における薄膜トランジ
スタ液晶表示素子の平面図、及びＢはそのＩ−Ｉ断面
図。
スタ液晶表示素子の平面図、及びＢはそのＩ−Ｉ断面
図。
【図２】 Ａは本発明の実施例１における薄膜トランジ
スタ液晶表示素子の等価回路図、及びＢ〜Ｃはその駆動
電位図。
スタ液晶表示素子の等価回路図、及びＢ〜Ｃはその駆動
電位図。
【図３】 Ａ〜Ｄは本発明の実施例１における画像信
号、信号電位、液晶電圧の関係を表す図。
号、信号電位、液晶電圧の関係を表す図。
【図４】 （ａ）は液晶層の電圧透過率特性図、（ｂ）
は本発明の実施例１における液晶表示素子の電圧透過率
特性図。
は本発明の実施例１における液晶表示素子の電圧透過率
特性図。
【図５】 Ａ本発明の実施例２における薄膜トランジス
タ液晶表示素子の平面図、及びＢはそのII-II 断面図。
タ液晶表示素子の平面図、及びＢはそのII-II 断面図。
【図６】 本発明の実施例２における薄膜トランジスタ
液晶表示素子の等価回路図。
液晶表示素子の等価回路図。
【図７】 Ａは本発明の実施例３における薄膜トランジ
スタ液晶表示素子の平面図、及びＢはそのIII-III 断面
図。
スタ液晶表示素子の平面図、及びＢはそのIII-III 断面
図。
【図８】 本発明の実施例３における薄膜トランジスタ
液晶表示素子の等価回路図。
液晶表示素子の等価回路図。
１ 走査側基板 ２ 信号側基板 ３ 液晶 ３ａ 主液晶容量 ３ａ１ 第１の主液晶容量 ３ａ２ 第２の主液晶容量 ３ｂ 副液晶容量 ３ｂ１ 第１の副液晶容量 ３ｂ２ 第２の副液晶容量 ４ 走査線 ５ 信号線 ５ａ 主信号線 ５ｂ 主信号線 ６ 画素電極 ６ａ 主画素電極 ６ｂ 副画素電極 ７ 薄膜トランジスタ ８ 走査線絶縁膜 ９ 保護膜 １０ 蓄積容量 １０ａ 主蓄積容量 １０ｂ 副蓄積容量 Ｖｇ 走査電位 Ｖｓ 信号電位 Ｖｓａ 主信号電位 Ｖｓａ１ 奇数フレーム主信号電位 Ｖｓａ２ 偶数フレーム主信号電位 Ｖｓｂ 副信号電位 Ｖｓｂ１ 奇数フレーム副信号電位 Ｖｓｂ２ 偶数フレーム副信号電位 Ｖｐ 画素電位 Ｖｐａ 主画素電位 Ｖｐｂ 副画素電位 Ｖｌｃ 液晶電圧 Ｖｌｃａ 主液晶電圧 Ｖｌｃｂ 副液晶電圧
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/336
Claims (10)
- 【請求項１】 走査側基板と信号側基板間に液晶が封入
され、前記走査側基板上に走査線が行状に形成され、前
記信号側基板上に信号線が列状に形成された薄膜トラン
ジスタ液晶表示素子であって、前記信号線は主信号線及
び副信号線から成り、前記走査線及び前記信号線はマト
リクス様を呈し、前記走査側基板上に前記走査線と前記
信号線との各交点に対応して画素電極及び薄膜トランジ
スタが形成され、前記画素電極は主画素電極及び副画素
電極から成り、前記薄膜トランジスタは、前記走査線の
電位により、前記主画素電極と前記副画素電極との導通
を調節し、前記主信号線と前記副信号線及び前記主画素
電極と前記副画素電極との間に、それぞれ主液晶容量と
副液晶容量が形成されていることを特徴とする薄膜トラ
ンジスタ液晶表示素子。 - 【請求項２】 主画素電極と副画素電極の面積が異な
り、主液晶容量と副蓄積容量の値が異なる請求項１に記
載の薄膜トランジスタ液晶表示素子。 - 【請求項３】 主画素電極と副画素電極の面積比（また
は主液晶容量と副蓄積容量の容量値の比）が、３５：６
５以上４５：５５以下の範囲である請求項２に記載の薄
膜トランジスタ液晶表示素子。 - 【請求項４】 主画素電極と副画素電極の面積比（また
は主液晶容量と副蓄積容量の容量値の比）が、５５：４
５以上６５：３５以下である請求項２に記載の薄膜トラ
ンジスタ液晶表示素子。 - 【請求項５】 薄膜トランジスタは、画素電極に隣接す
る前段走査線の電位により、主画素電極と副画素電極と
の導通を調節し、前記前段走査線と反対側で前記画素電
極に隣接する後段走査線及び主画素電極と副画素電極と
が重畳して、それぞれ主蓄積容量と副蓄積容量が形成さ
れた請求項２に記載の薄膜トランジスタ液晶表示素子。 - 【請求項６】 下記のＡ及びＢの少なくとも一方の手段
を備えた請求項１に記載の薄膜トランジスタ液晶表示素
子。 Ａ．主画素電極が主信号線及び副信号線との間に第１の
主液晶容量及び第２の主液晶容量を形成し、副画素電極
が前記副信号線との間に副液晶容量を形成する手段 Ｂ．前記主画素電極が前記主信号線との間に主液晶容量
を形成し、前記副画素電極が前記主信号線及び前記副信
号線との間に第１の副液晶容量及び第２の副液晶容量を
形成する手段 - 【請求項７】 薄膜トランジスタが主画素電極と副画素
電極を導通するオン電位が、走査線に印加される期間
に、画像信号に対応して印加される主信号線と副信号線
の電位が、互いに異なる駆動手段を備えた請求項１に記
載の薄膜トランジスタ液晶表示素子。 - 【請求項８】 主信号線と副信号線の電位が、互いに逆
極性である請求項７に記載の薄膜トランジスタ液晶表示
素子。 - 【請求項９】 前段走査線にオン電位が印加される期間
に、後段走査線に変調電位が印加される請求項７に記載
の薄膜トランジスタ液晶表示素子。 - 【請求項１０】 変調電位が、走査期間毎または走査線
毎に、２値またはそれ以上の異なる値をとる請求項９記
載の薄膜トランジスタ液晶表示素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27161195A JPH09113933A (ja) | 1995-10-19 | 1995-10-19 | 薄膜トランジスタ液晶表示素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27161195A JPH09113933A (ja) | 1995-10-19 | 1995-10-19 | 薄膜トランジスタ液晶表示素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09113933A true JPH09113933A (ja) | 1997-05-02 |
Family
ID=17502489
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27161195A Pending JPH09113933A (ja) | 1995-10-19 | 1995-10-19 | 薄膜トランジスタ液晶表示素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09113933A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1139328A2 (en) * | 2000-03-31 | 2001-10-04 | Mitsubishi Denki Kabushiki Kaisha | Liquid crystal display device implementing gray scale based on digital data as well as portable telephone and portable digital assistance device provided with the same |
| US6958791B2 (en) | 2002-06-06 | 2005-10-25 | Sharp Kabushiki Kaisha | Liquid crystal display |
| CN100346220C (zh) * | 2004-12-07 | 2007-10-31 | 友达光电股份有限公司 | 可调整显示视角的液晶显示器及其显示方法 |
| KR100806889B1 (ko) * | 2001-07-12 | 2008-02-22 | 삼성전자주식회사 | 광시야각 모드용 액정 표시 장치와 이의 구동 방법 |
| KR100855478B1 (ko) * | 2001-12-28 | 2008-09-01 | 엘지디스플레이 주식회사 | 액정표시패널과 그의 구동장치 및 구동방법 |
| CN100437731C (zh) * | 2004-05-21 | 2008-11-26 | 三洋电机株式会社 | 显示装置 |
| JP2009244884A (ja) * | 2002-06-06 | 2009-10-22 | Sharp Corp | 液晶表示装置 |
| JP2009276548A (ja) * | 2008-05-14 | 2009-11-26 | Toppoly Optoelectronics Corp | アクティブマトリクス型ディスプレイ装置及びこれを備える電子機器 |
| US7864149B2 (en) | 2006-08-29 | 2011-01-04 | Samsung Electronics Co., Ltd. | Display panel |
| WO2011092913A1 (ja) * | 2010-01-29 | 2011-08-04 | シャープ株式会社 | 液晶表示装置 |
| WO2012093630A1 (ja) * | 2011-01-07 | 2012-07-12 | シャープ株式会社 | 液晶表示装置 |
-
1995
- 1995-10-19 JP JP27161195A patent/JPH09113933A/ja active Pending
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1139328A2 (en) * | 2000-03-31 | 2001-10-04 | Mitsubishi Denki Kabushiki Kaisha | Liquid crystal display device implementing gray scale based on digital data as well as portable telephone and portable digital assistance device provided with the same |
| EP1139328A3 (en) * | 2000-03-31 | 2002-04-24 | Mitsubishi Denki Kabushiki Kaisha | Liquid crystal display device implementing gray scale based on digital data as well as portable telephone and portable digital assistance device provided with the same |
| US6756953B1 (en) | 2000-03-31 | 2004-06-29 | Mitsubishi Denki Kabushiki Kaisha | Liquid crystal display device implementing gray scale based on digital data as well as portable telephone and portable digital assistance device provided with the same |
| KR100806889B1 (ko) * | 2001-07-12 | 2008-02-22 | 삼성전자주식회사 | 광시야각 모드용 액정 표시 장치와 이의 구동 방법 |
| KR100855478B1 (ko) * | 2001-12-28 | 2008-09-01 | 엘지디스플레이 주식회사 | 액정표시패널과 그의 구동장치 및 구동방법 |
| KR100754968B1 (ko) * | 2002-06-06 | 2007-09-04 | 샤프 가부시키가이샤 | 액정 표시 장치 |
| USRE45283E1 (en) | 2002-06-06 | 2014-12-09 | Sharp Kabushiki Kaisha | Liquid crystal display |
| KR100798746B1 (ko) * | 2002-06-06 | 2008-01-28 | 샤프 가부시키가이샤 | 액정 표시 장치 |
| US7079214B2 (en) | 2002-06-06 | 2006-07-18 | Sharp Kabushiki Kaisha | Liquid crystal display |
| US6958791B2 (en) | 2002-06-06 | 2005-10-25 | Sharp Kabushiki Kaisha | Liquid crystal display |
| JP2009244884A (ja) * | 2002-06-06 | 2009-10-22 | Sharp Corp | 液晶表示装置 |
| USRE47660E1 (en) | 2002-06-06 | 2019-10-22 | Sharp Kabushiki Kaisha | Liquid crystal display |
| US7283192B2 (en) | 2002-06-06 | 2007-10-16 | Sharp Kabushiki Kaisha | Liquid crystal display |
| USRE46025E1 (en) | 2002-06-06 | 2016-06-07 | Sharp Kabushiki Kaisha | Liquid crystal display |
| CN100437731C (zh) * | 2004-05-21 | 2008-11-26 | 三洋电机株式会社 | 显示装置 |
| CN100346220C (zh) * | 2004-12-07 | 2007-10-31 | 友达光电股份有限公司 | 可调整显示视角的液晶显示器及其显示方法 |
| US7864149B2 (en) | 2006-08-29 | 2011-01-04 | Samsung Electronics Co., Ltd. | Display panel |
| JP4674294B2 (ja) * | 2008-05-14 | 2011-04-20 | 奇美電子股▲ふん▼有限公司 | アクティブマトリクス型ディスプレイ装置及びこれを備える電子機器 |
| JP2009276548A (ja) * | 2008-05-14 | 2009-11-26 | Toppoly Optoelectronics Corp | アクティブマトリクス型ディスプレイ装置及びこれを備える電子機器 |
| AU2010344520B2 (en) * | 2010-01-29 | 2013-09-26 | Sharp Kabushiki Kaisha | Liquid crystal display device |
| WO2011092913A1 (ja) * | 2010-01-29 | 2011-08-04 | シャープ株式会社 | 液晶表示装置 |
| US9046728B2 (en) | 2010-01-29 | 2015-06-02 | Sharp Kabushiki Kaisha | Liquid crystal display device |
| WO2012093630A1 (ja) * | 2011-01-07 | 2012-07-12 | シャープ株式会社 | 液晶表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100277182B1 (ko) | 액정표시소자 | |
| JP4508870B2 (ja) | 液晶表示装置 | |
| JP3567183B2 (ja) | 液晶表示装置 | |
| JP3917845B2 (ja) | 液晶表示装置 | |
| US20100073273A1 (en) | Liquid crystal panel and liquid crystal display device having the same | |
| JP2007025698A (ja) | 液晶表示装置及びその駆動方法 | |
| US6130654A (en) | Driving method of a liquid crystal display device | |
| JP2943665B2 (ja) | 液晶表示装置 | |
| JPH09113933A (ja) | 薄膜トランジスタ液晶表示素子 | |
| US6590550B2 (en) | Liquid crystal display device having stabilized pixel electrode potentials | |
| JP3194873B2 (ja) | アクティブマトリックス型液晶表示装置およびその駆動方法 | |
| JPH06202073A (ja) | アクティブマトリクス型液晶表示装置 | |
| US5369512A (en) | Active matrix liquid crystal display with variable compensation capacitor | |
| JP3031295B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2003280036A (ja) | 液晶表示装置 | |
| US7728804B2 (en) | Liquid crystal display device and driving method thereof | |
| JPH09159998A (ja) | アクティブマトリックス型液晶表示素子及びその駆動方法 | |
| US6917407B2 (en) | Liquid crystal display device and method of fabricating the same | |
| US20060244701A1 (en) | Liquid crystal device, driving method thereof, and electronic apparatus | |
| JP6087956B2 (ja) | 薄膜トランジスタアレイ基板、及び、液晶表示装置 | |
| JP3162332B2 (ja) | 液晶パネルの駆動方法 | |
| KR19990080837A (ko) | 액정표시소자 | |
| JP3649635B2 (ja) | アクティブマトリクス型表示装置 | |
| JPH1184417A (ja) | アクティブマトリックス型液晶表示素子及びその駆動方法 | |
| CN108761935B (zh) | 阵列基板和液晶显示装置及驱动方法 |