JPH0760171B2

JPH0760171B2 - 磁場検出回路

Info

Publication number: JPH0760171B2
Application number: JP1276431A
Authority: JP
Inventors: 幸久敷田; 徳行鍋島
Original assignee: Osaka Gas Co Ltd; Tokyo Gas Co Ltd; Aichi Tokei Denki Co Ltd; Toho Gas Co Ltd
Current assignee: Osaka Gas Co Ltd; Tokyo Gas Co Ltd; Aichi Tokei Denki Co Ltd; Toho Gas Co Ltd
Priority date: 1989-10-23
Filing date: 1989-10-23
Publication date: 1995-06-28
Anticipated expiration: 2010-06-28
Also published as: JPH03137583A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明はモータの回転軸や、水道メータの羽根車などの
回転軸に取付けられた磁石の磁場の変化を電気パルス信
号に変換する磁場検出回路に関し、特にヒステリシス特
性を有する磁場検出回路に関する。

〔従来技術〕

磁気抵抗効果を有する磁気センサを用いて磁場の回転や
変化を検出する第３図の回路が周知である。MR1とMR2は
強磁性磁気抵抗体を一つの絶縁基板上に形成した薄膜か
らなる磁気センサで、絶縁基板の面内で回転する磁場の
方向（角度）に応じてその抵抗値が変化する。磁気セン
サの主たる電流通路と磁場の方向とのなす角度をθと
し、磁場がかかっていないときの磁気センサの抵抗値を
R_Oとすると磁気センサの抵抗値は角度θの関数としてＲ
＝R_O（１＋αcos2θ）であらわされる。磁場の強さは磁
気センサが飽和する以上で使われるので、αは２％程度
である。そして両磁気センサMR1とMR2とはその主たる電
流通路が互いに90゜をなすように形成されている。R1と
R2は基準電圧発生回路１を構成するように互いに直列接
続された分圧抵抗で、図示のように磁気センサMR1,MR2
と共にブリッジ２を構成するように接続され、電源電圧
の負端子GNDと正端子３の間に電圧V⁺が印加されてい
る。４はコンパレータでその非反転入力にはブリッジ２
の出力端子６の電圧、すなわち基準電圧が、又反転入力
にはブリッジ２の出力端子５、すなわち磁気センサの出
力信号が入力されている。又コンパレータ４の出力端子
と非反転入力との間にはヒステリシス電圧V_HISSを印加
するための帰還抵抗Rfが接続されている。

磁気センサMR1とMR2の抵抗値をそれぞれMR1,MR2,分圧抵
抗R1,R2の抵抗値をR1,R2とし、かつMR1＝MR2,R1＝R2＝
Ｒとすると、ヒステリシス電圧V_HISSは、コンパレータ
４の出力電圧をV_outとすると、であらわされる。ヒステリシスは外来ノイズなどによる
コンパレータ４の出力波形のチャッタリングを防止する
ために持たせるもので、印加するヒステリシス電圧は磁
気センサの出力信号Ｖ＝V⁺（１＋αsin2θ）/2の振幅の
0.1〜0.5倍の値を用いている。そのため、帰還抵抗Rfの
抵抗の値は（50〜250）Ｒに定めていた。

〔発明が解決しようとする課題〕

上記従来の技術で、回路の消費電力を減少させるために
は、コンパレータ４の消費電力を低減することと、ブリ
ッジ２に流れる電流を低減する必要がある。

ブリッジ２の電流は、磁気センサとか分圧抵抗の抵抗値
を大きくすることで低減できる。通常、磁気センサの抵
抗値は分圧抵抗とほぼ同じ値を使用している。消費電力
を低減するために、磁気センサの抵抗値を数百ＫΩと
し、前記αが２％のものを使い、ヒステリシス電圧を磁
気センサの出力電圧の0.1〜0.5倍に定めると、帰還抵抗
Rfは磁気センサの抵抗値数百ＫΩの50〜数百倍の値を要
し、数拾ＭΩ〜数百ＭΩとなる。

このような高抵抗値の抵抗は、小型のチップ抵抗では入
手できない。チップ抵抗でない他の構造で求めるにして
も、経時変化が大きくて、回路の作動が不安定となるば
かりでなく、外来ノイズを拾いやすいという問題点があ
った。

また、コンパレータの消費電流を数マイクロアンペアに
低減するためには、現在では超低消費電力のオペアンプ
を使うしかないが、低消費電力化のため、その出力電圧
範囲は印加電源電圧幅に比べかなり小さくなり、到底3V
の電源の時はスイッチとして使うFETやバイポーラトラ
ンジスタをオン、オフできなかった。

本発明はこのような問題点を解消し、小形で高抵抗を要
せず、経年変化の心配がない、しかも外来ノイズに強い
磁場検出回路を提案することを目的とする。

〔課題を解決するための手段〕

上記目的を達成するために、この発明は磁気抵抗効果を
有する磁気センサ（MR1），（MR2）と基準電圧を発生す
るための分圧抵抗（R1），（R2）で構成されたブリッジ
（２）とそのブリッジ（２）の出力端子（５），（６）
の電圧を入力して波形整形するコンパレータ（４）と、
その出力を増幅する増幅器（10）と、上記磁気センサに
直列に挿入した第３の磁気センサ（MR5）と、該第３の
磁気センサ（MR5）と並列に接続されたスイッチ（SW）
とを設け、該スイッチ（SW）が前記コンパレータ（４）の出力に応
じて増幅器（10）の出力により開閉されたとき、磁気セ
ンサの出力信号にヒステリシス電圧が印加されるように
磁気センサ（MR1）と（MR2）と（MR5）の抵抗比が定め
られ、かつ前記磁気センサ（MR1），（MR2），（MR5）
が同一基板上に形成されたことを特徴とするものであ
る。

更に基準電圧発生回路の抵抗（R1,R2）が共に磁気抵抗
素子（MR3），（MR4）で、磁気センサを構成する磁気抵
抗素子（MR1），（MR2），（MR3），（MR4），（MR5）
が同一基板上に形成されたことを特徴とするものであ
る。

〔作用〕

磁気センサに印加された磁場が回転したり、強度が変化
すると、磁気センサは約４％程度の抵抗変化を生じる。
磁気センサの出力電圧もまた約４％の変化を生じコンパ
レータでパルス化されて出力される。この出力は電源電
圧が3Vの時は0.9Vから2.1Vとなる。この出力で直接FET
やバイポーラトランジスタのスイッチをオン・オフでき
ないので電源電圧範囲の0Vから3Vに増幅する必要があ
る。そのため、コンパレータ出力は、低消費電力で出力
範囲の広い増幅器で増幅されて0Vから3Vの出力に変換さ
れ、スイッチに入力される。

スイッチはMR5の両端を短絡、または開放してコンパレ
ータに入力される電圧レベルを切り替えるので、磁気セ
ンサの信号にヒステリシスが印加される事になる。

MR5の抵抗値はヒステリシス電圧が磁気センサの電圧変
化のほぼゼロから1/2になるようにMR1,MR2との抵抗比で
設計されて同一基板上で作成され、検査されるのでその
抵抗比は製品間でほぼ均一につくられるので、ヒステリ
シス電圧もまた、均一にすることができる。

磁気抵抗素子はニッケル、鉄、コバルト系の合金薄膜で
あるので、数千PPM/℃の抵抗温度係数があるが、この方
法では抵抗値は温度に対して同様に変化するため、ヒス
テリシス電圧は温度変化に対して一定になる。

さらに基準電圧発生用の抵抗も同一基板上に形成する事
もでき、この場合はセンサの磁場に対する出力が２倍に
なるので、磁気センサの感度が増えると共に、基準電圧
の調整も不要にする事ができる。

〔実施例〕

第１図の実施例は基準電圧発生回路１の分圧抵抗及び第
３の抵抗を磁気抵抗素子MR3,MR4,MR5で構成し、これら
の磁気抵抗素子を磁気センサMR1,MR2と共に一枚の基板
上に薄膜の強磁性体で形成したものである。図において
２はブリッジ、３は電源の端子、４はコンパレータ、5,
6,7は端子、10は増幅器として使っているCMOSのインバ
ータでコンパレータ４の信号を増幅して出力をスイッチ
SWを構成するエンハンストMOSFETのゲートに印加する。
CMOSのインバータは低消費電力であり、コンパレータ出
力を０から3Vの電源電圧範囲まで増幅するには好都合で
あるが、出力が反転するため、ヒステリシス発生用の抵
抗は、コンパレータのマイナス入力端子側（信号入力
側）に取り付ける場合は電源側に、プラス入力端子側
（基準電圧側）に取り付ける場合はアース側にいれる必
要がある。インバータを２段利用して、コンパレータの
出力のままの位相でスイッチを駆動すればヒステリシス
発生用の抵抗の位置を変える事ができるが、コスト、サ
イズの点で不経済である。

なおスイッチSWは電圧制御型の低消費電力のものが望ま
しく、上記実施例のようなエンハンスメントMOSFETやア
ナログスイッチを用いるとよいが、必ずしもこれ等に限
定されることはなく、バイポーラトランジスタを用いて
もよい。

第２図の実施例はヒステリシス電圧を印加するための第
３の抵抗を磁気抵抗素子MR5で構成し、、磁気センサMR
1,MR2と共に一枚の絶縁基板上に薄膜の強磁性抵抗体と
して形成したもので、増幅器10の出力がLOWの状態でス
イッチSWがONとなる。

〔発明の効果〕本発明は、上記のように構成されているので、従来技術
のような高抵抗の帰還抵抗が不要で、ヒステリシス電圧
を印加する比較的低い抵抗値の第３の抵抗で置き換える
ことができたので磁気センサの抵抗値を大きくしても第
３の抵抗の抵抗値は従来技術の帰還抵抗Rfの抵抗値より
はるかに低い値ですむ。そのため、磁気センサや基準電
圧発生回路の抵抗値を大きくして低消費電力の磁場検出
回路を実現できる。又、ヒステリシスの量も安定に維持
できる。

磁気抵抗素子を従来の２素子、または４素子の直交タイ
プから、帰還抵抗を同時に形成した３素子タイプ、また
は５素子タイプの同一基板上に形成したものとしたの
で、コンパレータ、増幅器、スイッチを組み合わせてヒ
ステリシスを発生する場合に抵抗比がそろっているので
無調整でよく、MR1,MR2に比べMR5は1/100程度の抵抗値
で良いため、同じ基板に造り込む場合もチップサイズは
ほとんどそれほど大きくならず小型化に有利である。

またMR5自体も磁気抵抗効果を有するため、磁気センサ
の磁気抵抗変化を有利に使える利点がある。

磁気抵抗材料はニッケル、鉄、コバルト系の合金薄膜で
あり温度係数はプラスであり、一方帰還抵抗に使われる
一般の抵抗は温度係数がゼロか、マイナスなので、従来
の方法では温度に対してヒステリシスが多少変化した
が、本発明の方法によれば、ヒステリシスを決める抵抗
が同じ温度係数を持つため温度に対して安定なヒステリ
シスを得られた。

この様にして厚膜基板のサイズ12×25mmの寸法で3V、10
μＡで動作する磁気検出回路を実現することができた。
これは８年で約700mA時の消費電力となりリチューム電
池１本で充分駆動できる。

【図面の簡単な説明】

第１図、第２図はそれぞれ本発明の異なる実施例の回路
図、第３図は従来技術の回路である。１……基準電圧発生回路、２……ブリッジ、３……電源
端子（正端子）、４……コンパレータ、5,6……出力端
子、7,7′……端子、10……増幅器、R1,R2……分圧抵
抗、R3……第３の抵抗、SW……スイッチ、MR1,MR2……
磁気センサ（磁気抵抗素子）、MR3,MR4,MR5……磁気抵
抗素子、GND……電源端子（負端子）

───────────────────────────────────────────────────── フロントページの続き (72)発明者敷田幸久愛知県名古屋市熱田区千年１丁目２番70号愛知時計電機株式会社内 (72)発明者鍋島徳行愛知県名古屋市熱田区千年１丁目２番70号愛知時計電機株式会社内 (56)参考文献特開昭59−151072（ＪＰ，Ａ) 実開昭57−83417（ＪＰ，Ｕ) 実開昭64−54423（ＪＰ，Ｕ) 特公昭46−4289（ＪＰ，Ｂ１) 特公昭63−31117（ＪＰ，Ｂ２)

Claims

【特許請求の範囲】

【請求項１】磁気抵抗効果を有する磁気センサ（MR
1），（MR2）と基準電圧を発生するための分圧抵抗（R
1），（R2）と前記磁気センサ（MR1），（MR2）と分圧
抵抗（R1），（R2）で構成されるブリッジ（２）と、上記ブリッジ（２）の出力端子（５），（６）の電圧を
入力して波形整形するコンパレータ（４）と、その出力
を増幅する増幅器（10）と、上記磁気センサに直列に挿
入した第３の磁気センサ（MR5）と、該第３の磁気セン
サ（MR5）と並列に接続されたスイッチ（SW）とを設
け、該スイッチ（SW）が前記コンパレータ（４）の出力に応
じて開閉されたとき、磁気センサの出力信号にヒステリ
シス電圧が印加されるように磁気センサ（MR1）と（MR
2）と（MR5）の抵抗比が定められ、かつ前記磁気センサ
（MR1），（MR2），（MR5）が同一基板上に形成された
ことを特徴とする磁場検出回路。
【請求項２】前記基準電圧発生回路の抵抗（R1,R2）が
共に磁気抵抗素子（MR3），（MR4）で、磁気センサを構
成する磁気抵抗素子（MR1），（MR2），（MR3），（MR
4），（MR5）が同一基板上に形成されたことを特徴とす
る請求項１記載の磁場検出回路。