JPH0759070B2 - 制御信号発生回路 - Google Patents
制御信号発生回路Info
- Publication number
- JPH0759070B2 JPH0759070B2 JP60065873A JP6587385A JPH0759070B2 JP H0759070 B2 JPH0759070 B2 JP H0759070B2 JP 60065873 A JP60065873 A JP 60065873A JP 6587385 A JP6587385 A JP 6587385A JP H0759070 B2 JPH0759070 B2 JP H0759070B2
- Authority
- JP
- Japan
- Prior art keywords
- control signal
- signal
- circuit
- cpu
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Arrangements For Transmission Of Measured Signals (AREA)
- Television Signal Processing For Recording (AREA)
- Control By Computers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ある決められた所定時点に制御信号を発生す
る制御信号発生回路に関する。
る制御信号発生回路に関する。
〔発明の概要〕 本発明は、ある決められた所定時点に制御信号を発生す
る制御信号発生回路において、CPUよりラッチ回路を介
して制御信号を発生させるようにすると共に、外部入力
端子からの信号で起動するタイマよりラッチ回路にラッ
チ信号を供給することにより、制御信号を所定時点に正
確に発生できるようにしたものである。
る制御信号発生回路において、CPUよりラッチ回路を介
して制御信号を発生させるようにすると共に、外部入力
端子からの信号で起動するタイマよりラッチ回路にラッ
チ信号を供給することにより、制御信号を所定時点に正
確に発生できるようにしたものである。
ビデオテープレコーダ（VTR）の再生トラッキングサー
ボの方法として、ビデオ信号の記録された磁気テープ上
の複数の記録トラックに周波数の異なる複数のパイロッ
ト信号を循環的に記録し、再生時に、記録トラックより
ビデオ信号と共に再生されるパイロット信号に基づいて
トラッキングサーボを行うものが提案されている。
ボの方法として、ビデオ信号の記録された磁気テープ上
の複数の記録トラックに周波数の異なる複数のパイロッ
ト信号を循環的に記録し、再生時に、記録トラックより
ビデオ信号と共に再生されるパイロット信号に基づいて
トラッキングサーボを行うものが提案されている。
第３図はその例を示すものである。同図において、（1
A）及び（1B）は、夫々互いにギャップの走査方向に対
する傾き角、いわゆるアジマス角を異にする回転磁気ヘ
ッドであり、180゜の角間隔をもって配されている。ま
た、（２）は磁気テープであり、テープ案内ドラム
（３）に略180゜の角範囲で斜めにめぐらされて、走行
させられる。ヘッド（1A），（1B）は１フレームで１回
転するようになされ、奇数フィールドではヘッド（1A）
が磁気テープ（２）を走査するようになされ、偶数フィ
ールドではヘッド（1B）が磁気テープ（２）を走査する
ようになされる。
A）及び（1B）は、夫々互いにギャップの走査方向に対
する傾き角、いわゆるアジマス角を異にする回転磁気ヘ
ッドであり、180゜の角間隔をもって配されている。ま
た、（２）は磁気テープであり、テープ案内ドラム
（３）に略180゜の角範囲で斜めにめぐらされて、走行
させられる。ヘッド（1A），（1B）は１フレームで１回
転するようになされ、奇数フィールドではヘッド（1A）
が磁気テープ（２）を走査するようになされ、偶数フィ
ールドではヘッド（1B）が磁気テープ（２）を走査する
ようになされる。
また、第４図は磁気テープ（２）上の記録パターンを示
しており、１フィールド分のビデオ信号が記録された記
録トラックTA,TBが順次形成されている。これら記録ト
ラックTA,TBの記録アジマスは、夫々ヘッド（1A），（1
B）のアジマス角と対応するものである。また、これら
記録トラックTA,TBには、パイロット信号f1,f2,f3,f4が
図示のように循環的に記録されている。
しており、１フィールド分のビデオ信号が記録された記
録トラックTA,TBが順次形成されている。これら記録ト
ラックTA,TBの記録アジマスは、夫々ヘッド（1A），（1
B）のアジマス角と対応するものである。また、これら
記録トラックTA,TBには、パイロット信号f1,f2,f3,f4が
図示のように循環的に記録されている。
このパイロット信号f1,f2,f3,f4は、比較的低周波数と
され、次式の関係を満たすように設定されている。
され、次式の関係を満たすように設定されている。
|f1−f2|＝|f3−f4|＝ΔfA ……（１） |f2−f3|＝|f4−f1|＝ΔfB ……（２） 例えば、このパイロット信号f1,f2,f3,f4の周波数は夫
々約102kHz,118kHz,164kHz,148kHzとされる。
々約102kHz,118kHz,164kHz,148kHzとされる。
また、第３図において、ヘッド（1A），（1B）より得ら
れる再生信号は、再生アンプ（４）を介してパイロット
信号検出回路（５）に供給される。この検出回路（５）
は、ビデオ信号と共に再生されるパイロット信号SP（f1
〜f4）を検出するためのものであり、例えばローパスフ
ィルタ構成とされている。
れる再生信号は、再生アンプ（４）を介してパイロット
信号検出回路（５）に供給される。この検出回路（５）
は、ビデオ信号と共に再生されるパイロット信号SP（f1
〜f4）を検出するためのものであり、例えばローパスフ
ィルタ構成とされている。
この検出回路（５）より得られるパイロット信号SPは掛
算回路（６）に供給される。
算回路（６）に供給される。
また、（７）は４種類のパイロット信号f1〜f4を発生す
る発振器であり、これらパイロット信号f1〜f4はスイッ
チ回路（８）に供給される。そして、このスイッチ回路
（８）からは、パイロット信号f1〜f4が循環的に選択さ
れて出力され、これが基準パイロット信号SPREFとして
掛算回路（６）に供給される。スイッチ回路（８）での
パイロット信号f1〜f4の選択は、制御信号発生回路
（９）からの例えば２ビットの信号Scで制御される。こ
の場合、ヘッド（1A）及び（1B）が記録トラックTA及び
TBを順次走査する通常再生モードのときには、ヘッド
（1A）及び（1B）の回転位相に同期したヘッド切換パル
ス、いわゆるRFスイッチングパルスPRF（第５図Ａに図
示）に対応して、同図Ｂに示すように選択される。ま
た、ヘッド（1A）及び（1B）が、記録トラックTA,TBに
対して、第６図破線で示すように３つの記録トラックを
順次走査する３倍速モードのときには、RFスイッチグパ
ルスPRF（第７図Ａに図示）に対応して同図Ｂに示すよ
うに選択される。
る発振器であり、これらパイロット信号f1〜f4はスイッ
チ回路（８）に供給される。そして、このスイッチ回路
（８）からは、パイロット信号f1〜f4が循環的に選択さ
れて出力され、これが基準パイロット信号SPREFとして
掛算回路（６）に供給される。スイッチ回路（８）での
パイロット信号f1〜f4の選択は、制御信号発生回路
（９）からの例えば２ビットの信号Scで制御される。こ
の場合、ヘッド（1A）及び（1B）が記録トラックTA及び
TBを順次走査する通常再生モードのときには、ヘッド
（1A）及び（1B）の回転位相に同期したヘッド切換パル
ス、いわゆるRFスイッチングパルスPRF（第５図Ａに図
示）に対応して、同図Ｂに示すように選択される。ま
た、ヘッド（1A）及び（1B）が、記録トラックTA,TBに
対して、第６図破線で示すように３つの記録トラックを
順次走査する３倍速モードのときには、RFスイッチグパ
ルスPRF（第７図Ａに図示）に対応して同図Ｂに示すよ
うに選択される。
掛算回路（６）からは、検出回路（５）からのパイロッ
ト信号SPとスイッチ回路（８）からの基準パイロット信
号SPREFとの差の周波数成分を含む掛算出力Soが得ら
れ、ΔfAの周波数成分検出回路（10）及びΔfBの周波数
成分検出回路（11）に供給される。
ト信号SPとスイッチ回路（８）からの基準パイロット信
号SPREFとの差の周波数成分を含む掛算出力Soが得ら
れ、ΔfAの周波数成分検出回路（10）及びΔfBの周波数
成分検出回路（11）に供給される。
この、検出回路（10）及び（11）より得られる検出信号
SA及びSBは、夫々トラッキングサーボ回路（12）に供給
される。そして、サーボ回路（12）は、検出信号SA,SB
に基づいて、例えばキャプスタンモータの回転を制御
し、トラッキングサーボがなされる。
SA及びSBは、夫々トラッキングサーボ回路（12）に供給
される。そして、サーボ回路（12）は、検出信号SA,SB
に基づいて、例えばキャプスタンモータの回転を制御
し、トラッキングサーボがなされる。
ここで、通常再生モードにおいて、ヘッド（1A）が記録
トラックTA（f1）を走査する場合を考える。このとき、
スイッチ回路（８）より掛算回路（６）に、基準パイロ
ット信号SPREFとして、パイロット信号f1が供給され
る。
トラックTA（f1）を走査する場合を考える。このとき、
スイッチ回路（８）より掛算回路（６）に、基準パイロ
ット信号SPREFとして、パイロット信号f1が供給され
る。
この場合、ヘッド（1A）が第４図実線図示のように、ト
ラックTA（f1）を正しく走査しているときには、検出回
路（５）よりパイロット信号f1のみが得られ、掛算回路
（６）に供給される。そのため、掛算回路（６）の出力
Soには、ΔfA,ΔfBの周波数成分は含まれないので、検
出信号SA,SBは共に零である。したがって、このとき
は、サーボ回路（12）は、そのままのトラッキングサー
ボ状態を維持するようになされる。
ラックTA（f1）を正しく走査しているときには、検出回
路（５）よりパイロット信号f1のみが得られ、掛算回路
（６）に供給される。そのため、掛算回路（６）の出力
Soには、ΔfA,ΔfBの周波数成分は含まれないので、検
出信号SA,SBは共に零である。したがって、このとき
は、サーボ回路（12）は、そのままのトラッキングサー
ボ状態を維持するようになされる。
一方、ヘッド（1A）が、第４図破線図示するように、ト
ラックTA（f1）に対して、隣接トラックTB（f2）または
TB（f4）にずれて走査するときには、検出回路（５）よ
りパイロット信号f1の他にf2またはf4が得られ、掛算回
路（６）に供給される。そのため、掛算回路（６）の出
力Soには、ΔfAまたはΔfBの周波数成分が含まれ、検出
回路（10）または（11）より検出信号SAまたはSBが得ら
れる。したがって、検出信号SAまたはSBがあるとき、夫
々隣接トラックTB（f2）またはTB（f4）側にずれている
ことがわかり、検出信号SA,SBが零となるようにトラッ
キングサーボがなされる。
ラックTA（f1）に対して、隣接トラックTB（f2）または
TB（f4）にずれて走査するときには、検出回路（５）よ
りパイロット信号f1の他にf2またはf4が得られ、掛算回
路（６）に供給される。そのため、掛算回路（６）の出
力Soには、ΔfAまたはΔfBの周波数成分が含まれ、検出
回路（10）または（11）より検出信号SAまたはSBが得ら
れる。したがって、検出信号SAまたはSBがあるとき、夫
々隣接トラックTB（f2）またはTB（f4）側にずれている
ことがわかり、検出信号SA,SBが零となるようにトラッ
キングサーボがなされる。
なお、ヘッド（1A）が記録トラックTA（f3）を走査する
場合（基準パイロット信号SPREFとしてパイロット信号f
3が供給される）も、同様にトラッキングサーボがなさ
れる。また、ヘッド（1B）が記録トラックTB（f2）,TB
（f4）を走査する場合（基準パイロット信号SPREFとし
てパイロット信号f2,f4が供給される）も、同様にトラ
ッキングサーボがなされるが、この場合には、検出信号
SA,SBとずれの方向の関係が上述したヘッド（1A）が走
査する場合と逆となり、これも考慮されてトラッキング
サーボがなされる。
場合（基準パイロット信号SPREFとしてパイロット信号f
3が供給される）も、同様にトラッキングサーボがなさ
れる。また、ヘッド（1B）が記録トラックTB（f2）,TB
（f4）を走査する場合（基準パイロット信号SPREFとし
てパイロット信号f2,f4が供給される）も、同様にトラ
ッキングサーボがなされるが、この場合には、検出信号
SA,SBとずれの方向の関係が上述したヘッド（1A）が走
査する場合と逆となり、これも考慮されてトラッキング
サーボがなされる。
また、以上は通常再生モードの場合の動作について説明
したが、３倍速モードの場合も、基準パイロット信号SP
REFが1/3フィールド毎に変化することを除けば、上述し
た通常再生モードの場合と同様に、トラッキングサーボ
がなされる。
したが、３倍速モードの場合も、基準パイロット信号SP
REFが1/3フィールド毎に変化することを除けば、上述し
た通常再生モードの場合と同様に、トラッキングサーボ
がなされる。
ところで、この第３図例において、発生回路（９）は、
例えば第８図に示すように、CPU（91）及びタイマ（9
2）を有して構成される。そして、CPU（91）より制御信
号出力端子（93A），（93B）が導出され、この出力端子
（93A），（93B）にCPU（91）で発生される２ビットの
制御信号Scが得られる。また、RFスイッチングパルスP
RFが外部入力端子（94）を介してCPU（91）に供給され
る。
例えば第８図に示すように、CPU（91）及びタイマ（9
2）を有して構成される。そして、CPU（91）より制御信
号出力端子（93A），（93B）が導出され、この出力端子
（93A），（93B）にCPU（91）で発生される２ビットの
制御信号Scが得られる。また、RFスイッチングパルスP
RFが外部入力端子（94）を介してCPU（91）に供給され
る。
例えば３倍速モードのとき、この発生回路（９）は、RE
スイッチングパルスPRF（第９図Ａに図示）に基づいて
次のように動作する。まず、CPU（91）は、RFスイッチ
ングパルスPRFにより時点t1で割り込みがかけられる。
そして、CPU処理により、タイマ（92）が起動されると
共に、このCPU（91）より制御信号Scとして、スイッチ
回路（８）（第３図参照）でパイロット信号f1を選択す
る制御信号SC1が発生され（第９図Ｂに図示）、出力端
子（93A），（93B）に得られる。次に、時点t1より1/3
フィールド期間後の時点t2で、CPU（91）はタイマ（9
2）の出力で割り込みがかけられる。そして、CPU処理が
なされ、このCPU（91）より制御信号Scとして、スイッ
チ回路（８）でパイロット信号f2を選択する制御信号S
C2が発生され（第９図Ｂに図示）。出力端子（93A），
（93B）に得られる。次に、時点t2より1/3フィールド期
間後の時点t3で、CPU（91）はタイマ（92）の出力で割
り込みがかけられる。そして、CPU処理がなされ、このC
PU（91）より制御信号Scとして、スイッチ回路（８）で
パイロット信号f3を選択する制御信号SC3が発生され
（第９図Ｂに図示）、出力端子（93A），（93B）に得ら
れる。
スイッチングパルスPRF（第９図Ａに図示）に基づいて
次のように動作する。まず、CPU（91）は、RFスイッチ
ングパルスPRFにより時点t1で割り込みがかけられる。
そして、CPU処理により、タイマ（92）が起動されると
共に、このCPU（91）より制御信号Scとして、スイッチ
回路（８）（第３図参照）でパイロット信号f1を選択す
る制御信号SC1が発生され（第９図Ｂに図示）、出力端
子（93A），（93B）に得られる。次に、時点t1より1/3
フィールド期間後の時点t2で、CPU（91）はタイマ（9
2）の出力で割り込みがかけられる。そして、CPU処理が
なされ、このCPU（91）より制御信号Scとして、スイッ
チ回路（８）でパイロット信号f2を選択する制御信号S
C2が発生され（第９図Ｂに図示）。出力端子（93A），
（93B）に得られる。次に、時点t2より1/3フィールド期
間後の時点t3で、CPU（91）はタイマ（92）の出力で割
り込みがかけられる。そして、CPU処理がなされ、このC
PU（91）より制御信号Scとして、スイッチ回路（８）で
パイロット信号f3を選択する制御信号SC3が発生され
（第９図Ｂに図示）、出力端子（93A），（93B）に得ら
れる。
以下のフィールド期間においても、上述したと同様の動
作がなされ、出力端子（93A），（93B）には、第９図Ｂ
に示すように制御信号Scが得られる。
作がなされ、出力端子（93A），（93B）には、第９図Ｂ
に示すように制御信号Scが得られる。
このように、第８図例に示す発生回路（９）からは、RF
スイッチングパルスPRFに関連して制御信号Scが発生さ
れる。しかし、この発生回路（９）は、制御信号発生時
点（時点t1,t2,t3,・・・）にCPU（91）に割り込みがか
けられてCPU処理がなされ、制御信号Scが発生されるも
のであり、時間的余裕がない。また、タイマ（92）はCP
U（91）により起動させられるものであり、CPU（91）の
実行時間による時間ずれを生じる。そのため、制御信号
発生時点に、正確に制御信号Scを発生できない。従っ
て、第３図例において正確なトラッキングサーボが不能
となるおよれがあった。また、CPU（91）はRFスイッチ
ングパルスPRFの入力をチェックすることになるが、そ
の間は他の処理ができない。
スイッチングパルスPRFに関連して制御信号Scが発生さ
れる。しかし、この発生回路（９）は、制御信号発生時
点（時点t1,t2,t3,・・・）にCPU（91）に割り込みがか
けられてCPU処理がなされ、制御信号Scが発生されるも
のであり、時間的余裕がない。また、タイマ（92）はCP
U（91）により起動させられるものであり、CPU（91）の
実行時間による時間ずれを生じる。そのため、制御信号
発生時点に、正確に制御信号Scを発生できない。従っ
て、第３図例において正確なトラッキングサーボが不能
となるおよれがあった。また、CPU（91）はRFスイッチ
ングパルスPRFの入力をチェックすることになるが、そ
の間は他の処理ができない。
本発明は斯る点に鑑み、例えば制御信号発生時点に、制
御信号を正確に発生できるようにするものである。
御信号を正確に発生できるようにするものである。
本発明は、上述問題点を解決するため、CPU（91）と出
力端子（93A），（93B）との間にラッチ回路例えばＤフ
リップフロップ（96A），（96B）を設けると共に、外部
入力端子（94）からの信号で起動するタイマ（92）を設
ける。そして、制御信号発生時点前に、CPU（91）に制
御信号を発生させ、発生時点でタイマ（92）よりラッチ
回路にラッチ信号を供給するものである。
力端子（93A），（93B）との間にラッチ回路例えばＤフ
リップフロップ（96A），（96B）を設けると共に、外部
入力端子（94）からの信号で起動するタイマ（92）を設
ける。そして、制御信号発生時点前に、CPU（91）に制
御信号を発生させ、発生時点でタイマ（92）よりラッチ
回路にラッチ信号を供給するものである。
CPU（91）に、制御信号発生時点の前に制御信号が発生
され、ラッチ回路に供給される。また、タイマ（92）は
外部入力端子（94）からの信号で直接起動させられ、ス
ムーズに起動する。したがって、発生時点において、タ
イマ（92）より正確にラッチ信号が出力され、ラッチ回
路には制御信号がラッチされ、出力端子（93A），（93
B）には、制御信号が確実に得られる。
され、ラッチ回路に供給される。また、タイマ（92）は
外部入力端子（94）からの信号で直接起動させられ、ス
ムーズに起動する。したがって、発生時点において、タ
イマ（92）より正確にラッチ信号が出力され、ラッチ回
路には制御信号がラッチされ、出力端子（93A），（93
B）には、制御信号が確実に得られる。
以下、第１図を参照しながら、本発明の一実施例につい
て説明しよう。この第１図において、第８図と対応する
部分には同一符号を付し、その詳細説明は省略する。
て説明しよう。この第１図において、第８図と対応する
部分には同一符号を付し、その詳細説明は省略する。
同図において、RFスイッチングパルスPRFは外部入力端
子（94）を介してパルス信号（95）に供給される。そし
て、このパルス回路（95）より、RFスイッチングパルス
PRFの立上り及び立下り時点に対応したパルス信号P0が
得られる。このパルス信号P0はタイマ（92）に起動信号
として供給される。
子（94）を介してパルス信号（95）に供給される。そし
て、このパルス回路（95）より、RFスイッチングパルス
PRFの立上り及び立下り時点に対応したパルス信号P0が
得られる。このパルス信号P0はタイマ（92）に起動信号
として供給される。
また、CPU（91）で発生される制御信号Scは、各ビット
毎夫々Ｄフリップフロップ（96A），（96B）に供給さ
れ、これらＤフリップフロップ（96A），（96B）の出力
は、夫々出力端子（93A），（93B）に供給される。
毎夫々Ｄフリップフロップ（96A），（96B）に供給さ
れ、これらＤフリップフロップ（96A），（96B）の出力
は、夫々出力端子（93A），（93B）に供給される。
また、パルス回路（95）より得られるパルス信号P0は切
換スイッチ（97）のＡ側の固定端子に供給されると共
に、タイマ（92）の出力は切換スイッチ（97）のＢ側の
固定端子に供給される。この切換スイッチ（97）は、CP
U（91）によって制御される。そして、この切換スイッ
チ（97）より得られる信号はＤフリップフロップ（96
A），（96B）にクロックとして供給される。
換スイッチ（97）のＡ側の固定端子に供給されると共
に、タイマ（92）の出力は切換スイッチ（97）のＢ側の
固定端子に供給される。この切換スイッチ（97）は、CP
U（91）によって制御される。そして、この切換スイッ
チ（97）より得られる信号はＤフリップフロップ（96
A），（96B）にクロックとして供給される。
本例は以上のように構成され、例えば３倍速モードのと
き、RFスイッチングパルスPRF（第２図Ａに図示）に基
づいて次のように動作する。
き、RFスイッチングパルスPRF（第２図Ａに図示）に基
づいて次のように動作する。
まず、時点t1の前にCPU（91）において処理がなされ、
このCPU（91）より制御信号Scとして、スイッチ回路
（８）（第３図参照）でパイロット信号f1を選択する制
御信号SC1が発生され（第２図Ｂに図示）、Ｄフリップ
フロップ（96A），（96B）に供給される。そして、時点
t1で、パルス回路（95）よりパルス信号P0が発生され、
これがタイマ（92）に供給され、タイマ（92）が起動さ
れる。また、このとき切換スイッチ（97）はＡ側に接続
された状態とされ、パルス信号P0は切換スイッチ（97）
を介してＤフリップフロップ（96A），（96B）にクロッ
クとして供給される。したがって、この時点t1でＤフリ
ップフロップ（96A），（96B）の出力に制御信号SC1が
得られ、出力端子（93A），（93B）に制御信号SC1が得
られる（第２図Ｃに図示）。
このCPU（91）より制御信号Scとして、スイッチ回路
（８）（第３図参照）でパイロット信号f1を選択する制
御信号SC1が発生され（第２図Ｂに図示）、Ｄフリップ
フロップ（96A），（96B）に供給される。そして、時点
t1で、パルス回路（95）よりパルス信号P0が発生され、
これがタイマ（92）に供給され、タイマ（92）が起動さ
れる。また、このとき切換スイッチ（97）はＡ側に接続
された状態とされ、パルス信号P0は切換スイッチ（97）
を介してＤフリップフロップ（96A），（96B）にクロッ
クとして供給される。したがって、この時点t1でＤフリ
ップフロップ（96A），（96B）の出力に制御信号SC1が
得られ、出力端子（93A），（93B）に制御信号SC1が得
られる（第２図Ｃに図示）。
次に、時点t1より1/3フィールド期間後の時点t2の前
に、CPU（91）において処理がなされ、このCPU（91）よ
り制御信号Scとして、スイッチ回路（８）でパイロット
信号f2を選択する制御信号SC2が発生され（第２図Ｂに
図示）、Ｄフリップフロップ（96A），（96B）に供給さ
れる。そして、時点t2でタイマ（92）より信号が発生さ
れ、このとき切換スイッチ（97）はＢ側に接続された状
態とされ、タイマ（92）の出力信号は切換スイッチ（9
7）を介してＤフリップフロップ（96A），（96B）にク
ロックとして供給される。したがって、この時点t2でＤ
フリップフロップ（96A），（96B）の出力に制御信号S
C2が得られ、出力端子（93A），（93B）に制御信号SC2
が得られる（第２図Ｃに図示）。
に、CPU（91）において処理がなされ、このCPU（91）よ
り制御信号Scとして、スイッチ回路（８）でパイロット
信号f2を選択する制御信号SC2が発生され（第２図Ｂに
図示）、Ｄフリップフロップ（96A），（96B）に供給さ
れる。そして、時点t2でタイマ（92）より信号が発生さ
れ、このとき切換スイッチ（97）はＢ側に接続された状
態とされ、タイマ（92）の出力信号は切換スイッチ（9
7）を介してＤフリップフロップ（96A），（96B）にク
ロックとして供給される。したがって、この時点t2でＤ
フリップフロップ（96A），（96B）の出力に制御信号S
C2が得られ、出力端子（93A），（93B）に制御信号SC2
が得られる（第２図Ｃに図示）。
次に、時点t2より1/3フィールド期間後の時点t3の前
に、CPU（91）において処理がなされ、このCPU（91）よ
り制御信号Scとして、スイッチ回路（８）でパイロット
信号f3を選択する制御信号SC3が発生され（第２図Ｂに
図示）、Ｄフリップフロップ（96A），（96B）に供給さ
れる。そして、時点t3でタイマ（92）より信号が発生さ
れ、このとき切換スイッチ（97）はＢ側に接続された状
態とされ、タイマ（92）の出力信号は切換スイッチ（9
7）を介してＤフリップフロップ（96A），（96B）にク
ロックとして供給される。したがって、この時点t3でＤ
フリップフロップ（96A），（96B）の出力に制御信号S
C3が得られ、出力端子（93A），（93B）に制御信号SC3
が得られる（第２図Ｃに図示）。
に、CPU（91）において処理がなされ、このCPU（91）よ
り制御信号Scとして、スイッチ回路（８）でパイロット
信号f3を選択する制御信号SC3が発生され（第２図Ｂに
図示）、Ｄフリップフロップ（96A），（96B）に供給さ
れる。そして、時点t3でタイマ（92）より信号が発生さ
れ、このとき切換スイッチ（97）はＢ側に接続された状
態とされ、タイマ（92）の出力信号は切換スイッチ（9
7）を介してＤフリップフロップ（96A），（96B）にク
ロックとして供給される。したがって、この時点t3でＤ
フリップフロップ（96A），（96B）の出力に制御信号S
C3が得られ、出力端子（93A），（93B）に制御信号SC3
が得られる（第２図Ｃに図示）。
以下のフィールド期間においても、上述したと同様の動
作がなされ、出力端子（93A），（93B）には、第２図Ｃ
に示すように制御信号Scが得られる。尚、第２図Ｃにお
いて制御信号SC4は、スイッチ回路（８）でパイロット
信号f4を選択すのものである。
作がなされ、出力端子（93A），（93B）には、第２図Ｃ
に示すように制御信号Scが得られる。尚、第２図Ｃにお
いて制御信号SC4は、スイッチ回路（８）でパイロット
信号f4を選択すのものである。
このように、本例によれば、制御信号Scを発生させるた
めのCPU（91）の処理が、制御信号発生時点（t1,t2,t3,
・・・）の間の期間で行なわれるので、ソフト処理のた
めの時間的余裕がある。また、本例によれば、タイマ
（92）の起動は、外部入力端子（94）より供給されるRF
スイッチングパルスPRF（パルス信号P0）に基づいてな
され、CPU（91）のソフト処理が不要であるので、タイ
マ（92）の起動が時間ずれなくスムーズに行なわれる。
したがって、本例によれば、制御信号発生時点に制御信
号Scを正確に発生させることができる。また、タイマ
（92）の起動は、外部入力端子（94）より供給されるRF
スイッチングパルスPRFに基づいてなされるので、その
分CPU（91）は他の処理を行うことができる。
めのCPU（91）の処理が、制御信号発生時点（t1,t2,t3,
・・・）の間の期間で行なわれるので、ソフト処理のた
めの時間的余裕がある。また、本例によれば、タイマ
（92）の起動は、外部入力端子（94）より供給されるRF
スイッチングパルスPRF（パルス信号P0）に基づいてな
され、CPU（91）のソフト処理が不要であるので、タイ
マ（92）の起動が時間ずれなくスムーズに行なわれる。
したがって、本例によれば、制御信号発生時点に制御信
号Scを正確に発生させることができる。また、タイマ
（92）の起動は、外部入力端子（94）より供給されるRF
スイッチングパルスPRFに基づいてなされるので、その
分CPU（91）は他の処理を行うことができる。
尚、上述実施例では、例えば時点t2,t3において、タイ
マ（92）の出力信号がＤフリップフロップ（96A），（9
6B）にクロックとして供給される例であるが、外部から
の信号をクロックとして供給するようにしてもよい。
マ（92）の出力信号がＤフリップフロップ（96A），（9
6B）にクロックとして供給される例であるが、外部から
の信号をクロックとして供給するようにしてもよい。
また、上述実施例は本発明をトラッキングサーボ系にお
ける制御信号を発生させるのに適用した例であるが、そ
の他ミューティング制御信号等を発生させるのにも同様
に適用することができる。
ける制御信号を発生させるのに適用した例であるが、そ
の他ミューティング制御信号等を発生させるのにも同様
に適用することができる。
以上述べた本発明によれば、制御信号に発生させるため
のCPUのソフト処理が、制御信号発生時点の前に行なわ
れるので、ソフト処理のための時間的余裕があると共
に、タイマは外部入力端子からの信号で起動させられる
ので起動がスムーズに行なわれる。したがって、制御信
号発生時点に制御信号の正確に発生させることができ
る。また、タイマは外部入力端子からの信号で起動させ
られるので、その分CPUは他の処理を行うことができ
る。
のCPUのソフト処理が、制御信号発生時点の前に行なわ
れるので、ソフト処理のための時間的余裕があると共
に、タイマは外部入力端子からの信号で起動させられる
ので起動がスムーズに行なわれる。したがって、制御信
号発生時点に制御信号の正確に発生させることができ
る。また、タイマは外部入力端子からの信号で起動させ
られるので、その分CPUは他の処理を行うことができ
る。
第１図は本発明の一実施例を示す構成図、第２図はその
説明のための図、第３図はVTRのトラッキングサーボ系
の一例を示す構成図、第４図〜第７図は夫々その説明の
ための図、第８図は制御信号発生回路の一例を示す構成
図、第９図はその説明のための図である。 （９）は制御信号発生回路、（91）はCPU、（92）はタ
イマ、（93A）及び（93B）は夫々出力端子、（94）は外
部入力端子、（96A）及び（96B）は夫々Ｄフリップフロ
ップである。
説明のための図、第３図はVTRのトラッキングサーボ系
の一例を示す構成図、第４図〜第７図は夫々その説明の
ための図、第８図は制御信号発生回路の一例を示す構成
図、第９図はその説明のための図である。 （９）は制御信号発生回路、（91）はCPU、（92）はタ
イマ、（93A）及び（93B）は夫々出力端子、（94）は外
部入力端子、（96A）及び（96B）は夫々Ｄフリップフロ
ップである。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ１１Ｂ 15/467 Ｆ 8935−5Ｄ
Claims (1)
- 【請求項１】所定時点に制御信号を発生する制御信号発
生回路において、 上記所定時点の前に上記制御信号を発生するCPUと、上
記CPUと出力端子との間に設けられたラッチ回路と、入
力端子からの信号で起動するタイマと、上記所定時点に
上記タイマより生成されるラッチ信号と上記入力端子か
らの信号とを切り換えて上記ラッチ回路に供給するスイ
ッチ回路とを備え、上記出力端子に上記制御信号を得る
ことを特徴とする制御信号発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60065873A JPH0759070B2 (ja) | 1985-03-29 | 1985-03-29 | 制御信号発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60065873A JPH0759070B2 (ja) | 1985-03-29 | 1985-03-29 | 制御信号発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61224788A JPS61224788A (ja) | 1986-10-06 |
| JPH0759070B2 true JPH0759070B2 (ja) | 1995-06-21 |
Family
ID=13299528
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60065873A Expired - Fee Related JPH0759070B2 (ja) | 1985-03-29 | 1985-03-29 | 制御信号発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0759070B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0630192B2 (ja) * | 1985-03-28 | 1994-04-20 | ソニー株式会社 | 記録再生装置のトラッキング制御信号発生回路 |
-
1985
- 1985-03-29 JP JP60065873A patent/JPH0759070B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61224788A (ja) | 1986-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2753173B2 (ja) | 複数セグメント記録におけるトラッキング制御装置 | |
| US4734793A (en) | Synchronization control system in video signal reproducing device | |
| US5680499A (en) | Time-lapse video cassette recorder | |
| JP2556463B2 (ja) | 情報信号記録再生装置 | |
| JP2865002B2 (ja) | 情報記録方法、磁気テープ及び情報記録再生方法 | |
| CA1277418C (en) | Video signal recording and/or reproducing apparatus | |
| US5089919A (en) | Tracking control information signal recording device | |
| JPH0883415A (ja) | 信号記録及び／又は再生装置、信号記録及び／又は再生方法並びに記録媒体 | |
| JPH0759070B2 (ja) | 制御信号発生回路 | |
| JPH0630192B2 (ja) | 記録再生装置のトラッキング制御信号発生回路 | |
| JPH0789405B2 (ja) | 記録装置 | |
| JPS61114673A (ja) | 信号記録再生方式 | |
| US5396378A (en) | Time lapse VCR using ATF error data as a control signal | |
| JP3021809B2 (ja) | インデックス信号記録装置 | |
| JPS583130A (ja) | 磁気記録再生装置 | |
| KR100226182B1 (ko) | 자기 기록 재생 장치 및 그 자기 기록 재생 방법 | |
| JP2565228B2 (ja) | トラツキング制御装置 | |
| JP2782435B2 (ja) | 回転ヘツド型ビデオ信号再生装置 | |
| JP2634412B2 (ja) | 記録再生方法 | |
| JPH05274751A (ja) | Ａｔｆトラッキングサーボ装置 | |
| JPS59203275A (ja) | トラツキング制御回路 | |
| JPS61196453A (ja) | 情報信号再生装置 | |
| JPS60131665A (ja) | 編集サ−ボ方式 | |
| JPH02103764A (ja) | ビデオテープレコーダ | |
| JPS6231055A (ja) | 情報信号再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |