JPH0630192B2 - 記録再生装置のトラッキング制御信号発生回路 - Google Patents
記録再生装置のトラッキング制御信号発生回路Info
- Publication number
- JPH0630192B2 JPH0630192B2 JP60064556A JP6455685A JPH0630192B2 JP H0630192 B2 JPH0630192 B2 JP H0630192B2 JP 60064556 A JP60064556 A JP 60064556A JP 6455685 A JP6455685 A JP 6455685A JP H0630192 B2 JPH0630192 B2 JP H0630192B2
- Authority
- JP
- Japan
- Prior art keywords
- control signal
- supplied
- circuit
- signal
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Television Signal Processing For Recording (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ある決められた所定時点に制御信号を発生す
る記録再生装置のトラッキング制御信号発生回路に関す
る。
る記録再生装置のトラッキング制御信号発生回路に関す
る。
本発明は、クロック周期を変えることによって変化する
所定時点に制御信号を発生するＣＰＵを備えた記録再生
装置のトラッキング制御信号発生回路であって、ＣＰＵ
と出力端子との間にクロックが供給されるラッチ回路を
設け、所定時点の前にＣＰＵに制御信号を発生させ、所
定時点にラッチ回路にラッチ信号を供給して、出力端子
に制御信号を得、この出力端子に得られる制御信号によ
って複数の異なる周波数のパイロット信号が供給される
スイッチング回路のスイッチング周期を変化させること
により、制御信号を所定時点に正確に発生でき、正確な
トラッキングサーボを行うことができるようにしたもの
である。
所定時点に制御信号を発生するＣＰＵを備えた記録再生
装置のトラッキング制御信号発生回路であって、ＣＰＵ
と出力端子との間にクロックが供給されるラッチ回路を
設け、所定時点の前にＣＰＵに制御信号を発生させ、所
定時点にラッチ回路にラッチ信号を供給して、出力端子
に制御信号を得、この出力端子に得られる制御信号によ
って複数の異なる周波数のパイロット信号が供給される
スイッチング回路のスイッチング周期を変化させること
により、制御信号を所定時点に正確に発生でき、正確な
トラッキングサーボを行うことができるようにしたもの
である。
ビデオテープレコーダ（ＶＴＲ）の再生トラッキングサ
ーボの方法として、ビデオ信号の記録された磁気テープ
上の複数の記録トラックに周波数の異なる複数のパイロ
ット信号を循環的に記録し、再生時に、記録トラックよ
りビデオ信号と共に再生されるパイロット信号に基づい
てトラッキングサーボを行うものが提案されている。
ーボの方法として、ビデオ信号の記録された磁気テープ
上の複数の記録トラックに周波数の異なる複数のパイロ
ット信号を循環的に記録し、再生時に、記録トラックよ
りビデオ信号と共に再生されるパイロット信号に基づい
てトラッキングサーボを行うものが提案されている。
第３図はその例を示すものである。同図において、（1
A）及び（1B）は、夫々互いにギャップの走査方向に対
する傾き角、いわゆるアジマス角を異にする回転磁気ヘ
ッドであり、 180゜の角間隔をもって配されている。ま
た、(2)は磁気テープであり、テープ案内ドラム(3)に略
180゜の角範囲で傾めにめぐらされて、走行させられ
る。ヘッド（1A），（1B）は１フレームで１回転するよ
うになされ、奇数フィールドではヘッド（1A）が磁気テ
ープ(2)を走査するようになされ、偶数フィールドでは
ヘッド（1B）が磁気テープ(2)を走査するようになされ
る。
A）及び（1B）は、夫々互いにギャップの走査方向に対
する傾き角、いわゆるアジマス角を異にする回転磁気ヘ
ッドであり、 180゜の角間隔をもって配されている。ま
た、(2)は磁気テープであり、テープ案内ドラム(3)に略
180゜の角範囲で傾めにめぐらされて、走行させられ
る。ヘッド（1A），（1B）は１フレームで１回転するよ
うになされ、奇数フィールドではヘッド（1A）が磁気テ
ープ(2)を走査するようになされ、偶数フィールドでは
ヘッド（1B）が磁気テープ(2)を走査するようになされ
る。
また、第４図は磁気テープ(2)上の記録パターンを示し
ており、１フィールド分のビデオ信号が記録された記録
トラックＴＡ，ＴＢが順次形成されている。これら記録
トラックＴＡ，ＴＢの記録アジマスは、夫々ヘッド（1
A），（1B）のアジマス角と対応するものである。ま
た、これら記録トラックＴＡ，ＴＢには、パイロット信
号ｆ１，ｆ２，ｆ３，ｆ４が図示のように循環的に記録
されている。
ており、１フィールド分のビデオ信号が記録された記録
トラックＴＡ，ＴＢが順次形成されている。これら記録
トラックＴＡ，ＴＢの記録アジマスは、夫々ヘッド（1
A），（1B）のアジマス角と対応するものである。ま
た、これら記録トラックＴＡ，ＴＢには、パイロット信
号ｆ１，ｆ２，ｆ３，ｆ４が図示のように循環的に記録
されている。
このパイロット信号ｆ１，ｆ２，ｆ３，ｆ４は、比較的
低周波数とされ、次式の関係を満たすように設定されて
いる。
低周波数とされ、次式の関係を満たすように設定されて
いる。
｜ｆ１−ｆ２｜＝｜ｆ３−ｆ４｜＝ΔｆＡ ‥‥(1) ｜ｆ２−ｆ３｜＝｜ｆ４−ｆ１｜＝ΔｆＢ ‥‥(2) 例えば、このパイロット信号ｆ１，ｆ２，ｆ３，ｆ４の
周波数は夫々約102kHz，118kHz，164kHz，148kHzとされ
る。
周波数は夫々約102kHz，118kHz，164kHz，148kHzとされ
る。
また、第３図において、ヘッド（1A），（1B）より得ら
れる再生信号は、再生アンプ(4)を介してパイロット信
号検出回路(5)に供給される。この検出回路(5)は、ビデ
オ信号と共に再生されるパイロット信号ＳＰ（ｆ１〜ｆ
４）を検出するためのものであり、例えばローパスフィ
ルタ構成とされている。
れる再生信号は、再生アンプ(4)を介してパイロット信
号検出回路(5)に供給される。この検出回路(5)は、ビデ
オ信号と共に再生されるパイロット信号ＳＰ（ｆ１〜ｆ
４）を検出するためのものであり、例えばローパスフィ
ルタ構成とされている。
この検出回路(5)より得られるパイロット信号ＳＰは掛
算回路(6)に供給される。
算回路(6)に供給される。
また、(7)は４種類のパイロット信号ｆ１〜ｆ４を発生
する発振器であり、これらパイロット信号ｆ１〜ｆ４は
スイッチ回路(8)に供給される。そして、このスイッチ
回路(8)からは、パイロット信号ｆ１〜ｆ４が循環的に
選択されて出力され、これが基準パイロット信号ＳＰ
REFとして掛算回路(6)に供給される。スイッチ回路(8)
でのパイロット信号ｆ１〜ｆ４の選択は、制御信号発生
回路(9)からの例えば２ビットの信号Ｓｃで制御され
る。この場合、ヘッド（1A）及び（1B）が記録トラック
ＴＡ及びＴＢを順次走査する通常再生モードのときに
は、ヘッド（1A）及び（1B）の回転位相に同期したヘッ
ド切換パルス、いわゆるＲＦスイッチングパルスＰ
RF（第５図Ａに図示）に対応して、同図Ｂに示すように
選択される。また、ヘッド（1A）及び（1B）が、記録ト
ラックＴＡ，ＴＢに対して、第６図破線で示すように３
つの記録トラックを順次走査する３倍速モードのときに
は、ＲＦスイッチングパルスＰRF（第７図Ａに図示）に
対応して同図Ｂに示すように選択される。
する発振器であり、これらパイロット信号ｆ１〜ｆ４は
スイッチ回路(8)に供給される。そして、このスイッチ
回路(8)からは、パイロット信号ｆ１〜ｆ４が循環的に
選択されて出力され、これが基準パイロット信号ＳＰ
REFとして掛算回路(6)に供給される。スイッチ回路(8)
でのパイロット信号ｆ１〜ｆ４の選択は、制御信号発生
回路(9)からの例えば２ビットの信号Ｓｃで制御され
る。この場合、ヘッド（1A）及び（1B）が記録トラック
ＴＡ及びＴＢを順次走査する通常再生モードのときに
は、ヘッド（1A）及び（1B）の回転位相に同期したヘッ
ド切換パルス、いわゆるＲＦスイッチングパルスＰ
RF（第５図Ａに図示）に対応して、同図Ｂに示すように
選択される。また、ヘッド（1A）及び（1B）が、記録ト
ラックＴＡ，ＴＢに対して、第６図破線で示すように３
つの記録トラックを順次走査する３倍速モードのときに
は、ＲＦスイッチングパルスＰRF（第７図Ａに図示）に
対応して同図Ｂに示すように選択される。
掛算回路(6)からは、検出回路(5)からのパイロット信号
ＳＰとスイッチ回路(8)からの基準パイロット信号ＳＰ
REFとの差の周波数成分を含む掛算出力Ｓｏが得られ、
ΔｆＡの周波数成分検出回路(10)及びΔｆＢの周波数成
分検出回路（11）に供給される。
ＳＰとスイッチ回路(8)からの基準パイロット信号ＳＰ
REFとの差の周波数成分を含む掛算出力Ｓｏが得られ、
ΔｆＡの周波数成分検出回路(10)及びΔｆＢの周波数成
分検出回路（11）に供給される。
この、検出回路(10)及び（11）より得られる検出信号Ｓ
Ａ及びＳＢは、夫々トラッキングサーボ回路（12）に供
給される。そして、サーボ回路（12）は、検出信号
ＳＡ，ＳＢに基づいて、例えばキャプスタンモータの回
転を制御し、スイッチングサーボがなされる。
Ａ及びＳＢは、夫々トラッキングサーボ回路（12）に供
給される。そして、サーボ回路（12）は、検出信号
ＳＡ，ＳＢに基づいて、例えばキャプスタンモータの回
転を制御し、スイッチングサーボがなされる。
ここで、通常再生モードにおいて、ヘッド（1A）が記録
トラックＴＡ（ｆ１）を走査する場合を考える。このと
き、スイッチ回路(8)より掛算回路(6)に、基準パイロッ
ト信号ＳＰREFとして、パイロット信号ｆ１が供給され
る。
トラックＴＡ（ｆ１）を走査する場合を考える。このと
き、スイッチ回路(8)より掛算回路(6)に、基準パイロッ
ト信号ＳＰREFとして、パイロット信号ｆ１が供給され
る。
この場合、ヘッド（1A）が第４図実線図示のように、ト
ラックＴＡ（ｆ１）を正しく走査しているときには、検
出回路(5)よりパイロット信号ｆ１のみが得られ、掛算
回路(6)に供給される。そのため、掛算回路(6)の出力Ｓ
ｏには、ΔｆＡ，ΔｆＢの周波数成分は含まれないの
で、検出信号ＳＡ，ＳＢは共に零である。したがって、
このときは、サーボ回路（12）は、そのままのトラッキ
ングサーボ状態を維持するようになされる。
ラックＴＡ（ｆ１）を正しく走査しているときには、検
出回路(5)よりパイロット信号ｆ１のみが得られ、掛算
回路(6)に供給される。そのため、掛算回路(6)の出力Ｓ
ｏには、ΔｆＡ，ΔｆＢの周波数成分は含まれないの
で、検出信号ＳＡ，ＳＢは共に零である。したがって、
このときは、サーボ回路（12）は、そのままのトラッキ
ングサーボ状態を維持するようになされる。
一方、ヘッド（1A）が、第４図破線図示するように、ト
ラックＴＡ（ｆ１）に対して、隣接トラックＴ
Ｂ（ｆ２）またはＴＢ（ｆ４）にずれて走査するときに
は、検出回路(5)よりパイロット信号ｆ１の他にｆ２ま
たはｆ４が得られ、掛算回路(6)に供給される。そのた
め、掛算回路(6)の出力Ｓｏには、ΔｆＡまたはΔｆＢ
の周波数成分が含まれ、検出回路(10)または（11）より
検出信号ＳＡまたはＳＢが得られる。したがって、検出
信号ＳＡまたはＳＢがあるとき、夫々隣接トラックＴＢ
（ｆ２）またはＴＢ（ｆ４）側にずれていることがわか
り、検出信号ＳＡ，ＳＢが零となるようにトラッキング
サーボがなされる。
ラックＴＡ（ｆ１）に対して、隣接トラックＴ
Ｂ（ｆ２）またはＴＢ（ｆ４）にずれて走査するときに
は、検出回路(5)よりパイロット信号ｆ１の他にｆ２ま
たはｆ４が得られ、掛算回路(6)に供給される。そのた
め、掛算回路(6)の出力Ｓｏには、ΔｆＡまたはΔｆＢ
の周波数成分が含まれ、検出回路(10)または（11）より
検出信号ＳＡまたはＳＢが得られる。したがって、検出
信号ＳＡまたはＳＢがあるとき、夫々隣接トラックＴＢ
（ｆ２）またはＴＢ（ｆ４）側にずれていることがわか
り、検出信号ＳＡ，ＳＢが零となるようにトラッキング
サーボがなされる。
なお、ヘッド（1A）が記録トラックＴＡ（ｆ３）を走査
する場合（基準パイロット信号ＳＰREFとしてパイロッ
ト信号ｆ３が供給される）も、同様にトラッキングサー
ボがなされる。また、ヘッド（1B）が記録トラックＴＢ
（ｆ２），ＴＢ（ｆ４）を走査する場合（基準トラッキ
ングＳＰREFとしてパイロット信号ｆ２，ｆ４が供給さ
れる）も、同様にトラッキングサーボがなされるが、こ
の場合には、検出信号ＳＡ，ＳＢとずれの方向の関係が
上述したヘッド（1A）が走査する場合と逆となり、これ
も考慮されてトラッキングサーボがなされる。
する場合（基準パイロット信号ＳＰREFとしてパイロッ
ト信号ｆ３が供給される）も、同様にトラッキングサー
ボがなされる。また、ヘッド（1B）が記録トラックＴＢ
（ｆ２），ＴＢ（ｆ４）を走査する場合（基準トラッキ
ングＳＰREFとしてパイロット信号ｆ２，ｆ４が供給さ
れる）も、同様にトラッキングサーボがなされるが、こ
の場合には、検出信号ＳＡ，ＳＢとずれの方向の関係が
上述したヘッド（1A）が走査する場合と逆となり、これ
も考慮されてトラッキングサーボがなされる。
また、以上は通常再生モードの場合の動作について説明
したが、３倍速モードの場合も、基準パイロット信号Ｓ
ＰREFが１／３フィールド毎に変化することを除けば、
上述した通常再生モードの場合と同様に、トラッキング
サーボがなされる。
したが、３倍速モードの場合も、基準パイロット信号Ｓ
ＰREFが１／３フィールド毎に変化することを除けば、
上述した通常再生モードの場合と同様に、トラッキング
サーボがなされる。
ところで、この第３図例において、発生回路(9)は、例
えば第８図に示すように、ＣＰＵ（91）及びタイマ（9
2）を有して構成される。そして、ＣＰＵ（91）より制
御信号出力端子（93A ），（93B ）が導出され、この出
力端子（93A ），（93B ）にＣＰＵ（91）で発生される
２ビットの制御信号Ｓｃが得られる。また、ＲＦスイッ
チングパルスＰRFが外部入力端子（94）を介してＣＰＵ
（91）に供給される。
えば第８図に示すように、ＣＰＵ（91）及びタイマ（9
2）を有して構成される。そして、ＣＰＵ（91）より制
御信号出力端子（93A ），（93B ）が導出され、この出
力端子（93A ），（93B ）にＣＰＵ（91）で発生される
２ビットの制御信号Ｓｃが得られる。また、ＲＦスイッ
チングパルスＰRFが外部入力端子（94）を介してＣＰＵ
（91）に供給される。
例えば３倍速モードのとき、この発生回路(9)は、ＲＦ
スイッチングパルスＲRF（第９図Ａに図示）に基づいて
次のように動作する。まず、ＣＰＵ（91）は、ＲＦスイ
ッチングパルスＰRFにより時点ｔ１で割り込みがかけら
れる。そして、ＣＰＵ処理により、タイマ（92）が起動
されると共に、このＣＰＵ（91）より制御信号Ｓｃとし
て、スイッチ回路(8)（第３図参照）でパイロット信号
ｆ１を選択する制御信号Ｓc1が発生され（第９図Ｂに図
示）、出力端子（93A ），（93B ）に得られる。次に、
時点ｔ１より１／３フィールド期間後の時点ｔ２で、Ｃ
ＰＵ（91）はタイマ（92）の出力で割り込みがかけられ
る。そして、ＣＰＵ処理がなされ、このＣＰＵ（91）よ
り制御信号Ｓｃとして、スイッチ回路(8)でパイロット
信号ｆ２を選択する制御信号Ｓc2が発生され（第９図Ｂ
に図示）、出力端子（93A ），（93B ）に得られる。次
に、時点ｔ２より１／３フィールド期間後の時点ｔ
３で、ＣＰＵ（91）はタイマ（92）の出力で割り込みが
かけられる。そして、ＣＰＵ処理がなされ、このＣＰＵ
（91）より制御信号Ｓｃとして、スイッチ回路(8)でパ
イロット信号ｆ３を選択する制御信号Ｓc3が発生され
（第９図Ｂに図示）、出力端子（93A ），（93B ）に得
られる。
スイッチングパルスＲRF（第９図Ａに図示）に基づいて
次のように動作する。まず、ＣＰＵ（91）は、ＲＦスイ
ッチングパルスＰRFにより時点ｔ１で割り込みがかけら
れる。そして、ＣＰＵ処理により、タイマ（92）が起動
されると共に、このＣＰＵ（91）より制御信号Ｓｃとし
て、スイッチ回路(8)（第３図参照）でパイロット信号
ｆ１を選択する制御信号Ｓc1が発生され（第９図Ｂに図
示）、出力端子（93A ），（93B ）に得られる。次に、
時点ｔ１より１／３フィールド期間後の時点ｔ２で、Ｃ
ＰＵ（91）はタイマ（92）の出力で割り込みがかけられ
る。そして、ＣＰＵ処理がなされ、このＣＰＵ（91）よ
り制御信号Ｓｃとして、スイッチ回路(8)でパイロット
信号ｆ２を選択する制御信号Ｓc2が発生され（第９図Ｂ
に図示）、出力端子（93A ），（93B ）に得られる。次
に、時点ｔ２より１／３フィールド期間後の時点ｔ
３で、ＣＰＵ（91）はタイマ（92）の出力で割り込みが
かけられる。そして、ＣＰＵ処理がなされ、このＣＰＵ
（91）より制御信号Ｓｃとして、スイッチ回路(8)でパ
イロット信号ｆ３を選択する制御信号Ｓc3が発生され
（第９図Ｂに図示）、出力端子（93A ），（93B ）に得
られる。
以下のフィールド期間においても、上述したと同様の動
作がなされ、出力端子（93A ），（93B ）には、第９図
Ｂに示すように制御信号Ｓｃが得られる。
作がなされ、出力端子（93A ），（93B ）には、第９図
Ｂに示すように制御信号Ｓｃが得られる。
このように、第８図例に示す発生回路(9)からは、ＲＦ
スイッチングパルスＰRFに関連して制御信号Ｓｃが発生
される。しかし、この発明回路(9)は、制御信号発生時
点（時点ｔ１，ｔ２，ｔ３，・・・）にＣＰＵ（91）に
割り込みがかけられてＣＰＵ処理がなされ、制御信号Ｓ
ｃが発生されるものであるので、時間的余裕がなく、制
御信号発生時点に、正確に制御信号Ｓｃを発生できない
おそれがあった。したがって、第３図例において正確な
トラッキングサーボが不能となるおそれがあった。
スイッチングパルスＰRFに関連して制御信号Ｓｃが発生
される。しかし、この発明回路(9)は、制御信号発生時
点（時点ｔ１，ｔ２，ｔ３，・・・）にＣＰＵ（91）に
割り込みがかけられてＣＰＵ処理がなされ、制御信号Ｓ
ｃが発生されるものであるので、時間的余裕がなく、制
御信号発生時点に、正確に制御信号Ｓｃを発生できない
おそれがあった。したがって、第３図例において正確な
トラッキングサーボが不能となるおそれがあった。
本発明は斯る点に鑑み、制御信号発生時点に、制御信号
を正確に発生できるようにするものである。
を正確に発生できるようにするものである。
本発明は、クロック周期を変えることによって変化する
所定時点に制御信号を発生するＣＰＵ(91)を備えた記録
再生装置のトラッキング制御信号発生回路であって、Ｃ
ＰＵ(91)と出力端子(93A),(93B) との間にクロックが供
給されるラッチ回路(96A),(96B) を設け、所定時点の前
にＣＰＵ(91)に制御信号を発生させ、所定時点にラッチ
回路(96A),(96B) にラッチ信号を供給して、出力端子(9
3A),(93B) に制御信号を得、この出力端子(93A),(93B)
に得られる制御信号によって複数の異なる周波数のパイ
ロット信号が供給されるスイッチング回路(8)のスイッ
チング周期を変化させるものである。
所定時点に制御信号を発生するＣＰＵ(91)を備えた記録
再生装置のトラッキング制御信号発生回路であって、Ｃ
ＰＵ(91)と出力端子(93A),(93B) との間にクロックが供
給されるラッチ回路(96A),(96B) を設け、所定時点の前
にＣＰＵ(91)に制御信号を発生させ、所定時点にラッチ
回路(96A),(96B) にラッチ信号を供給して、出力端子(9
3A),(93B) に制御信号を得、この出力端子(93A),(93B)
に得られる制御信号によって複数の異なる周波数のパイ
ロット信号が供給されるスイッチング回路(8)のスイッ
チング周期を変化させるものである。
ＣＰＵ(91)と出力端子(93A),(93B) との間にクロックが
供給されるラッチ回路(96A),(96B) を設け、所定時点の
前にＣＰＵ(91)に制御信号を発生させ、所定時点にラッ
チ回路(96A),(96B)にラッチ信号を供給して、出力端子
(93A),(93B)に制御信号を得、この出力端子(93A),(93B)
に得られる制御信号によって複数の異なる周波数のパ
イロット信号が供給されるスイッチング回路(8)のスイ
ッチング周期を変化させるようにしたので、制御信号を
確実に得ることができ、これによって正確なトラッキン
グサーボを行うことができる。
供給されるラッチ回路(96A),(96B) を設け、所定時点の
前にＣＰＵ(91)に制御信号を発生させ、所定時点にラッ
チ回路(96A),(96B)にラッチ信号を供給して、出力端子
(93A),(93B)に制御信号を得、この出力端子(93A),(93B)
に得られる制御信号によって複数の異なる周波数のパ
イロット信号が供給されるスイッチング回路(8)のスイ
ッチング周期を変化させるようにしたので、制御信号を
確実に得ることができ、これによって正確なトラッキン
グサーボを行うことができる。
以下、第１図を参照しながら本発明の一実施例について
説明しよう。この第１図において、第８図と対応する部
分には同一符号を付し、その詳細説明は省略する。
説明しよう。この第１図において、第８図と対応する部
分には同一符号を付し、その詳細説明は省略する。
同図において、ＲＦスイッチングパルスＰRFは外部入力
端子（94）を介してパルス回路（95）に供給される。そ
して、このパルス回路（95）より、ＲＦスイッチングパ
ルスＰRFの立上り及び立下り時点に対応したパルス信号
Ｐ０が得られる。このパルス信号Ｐ０はタイマ（92）に
起動信号として供給される。
端子（94）を介してパルス回路（95）に供給される。そ
して、このパルス回路（95）より、ＲＦスイッチングパ
ルスＰRFの立上り及び立下り時点に対応したパルス信号
Ｐ０が得られる。このパルス信号Ｐ０はタイマ（92）に
起動信号として供給される。
また、ＣＰＵ（91）で発生される制御信号Ｓｃは、各ビ
ット毎夫々Ｄフリップフロップ（96A ），（96B ）に供
給され、これらＤフリップフロップ（96A ），（96B ）
の出力は、夫々出力端子（93A ），（93B ）に供給され
る。
ット毎夫々Ｄフリップフロップ（96A ），（96B ）に供
給され、これらＤフリップフロップ（96A ），（96B ）
の出力は、夫々出力端子（93A ），（93B ）に供給され
る。
また、パルス回路（95）より得られるパルス信号Ｐ０は
切換スイッチ（97）のＡ側の固定端子に供給されると共
に、タイマ（92）の出力は切換スイッチ（97）のＢ側の
固定端子に供給される。この切換スイッチ（97）は、Ｃ
ＰＵ（91）によって制御される。そして、この切換スイ
ッチ（97）より得られる信号はＤフリップフロップ（96
A ），（96B ）にクロックとして供給される。
切換スイッチ（97）のＡ側の固定端子に供給されると共
に、タイマ（92）の出力は切換スイッチ（97）のＢ側の
固定端子に供給される。この切換スイッチ（97）は、Ｃ
ＰＵ（91）によって制御される。そして、この切換スイ
ッチ（97）より得られる信号はＤフリップフロップ（96
A ），（96B ）にクロックとして供給される。
本例は以上のように構成され、例えば３倍速モードのと
き、ＲＦスイッチングパルスＰRF（第２図Ａに図示）に
基づいて次のように動作する。
き、ＲＦスイッチングパルスＰRF（第２図Ａに図示）に
基づいて次のように動作する。
まず、時点ｔ１の前にＣＰＵ（91）において処理がなさ
れ、このＣＰＵ（91）より制御信号Ｓｃとして、スイッ
チ回路(8)（第３図参照）でパイロット信号ｆ１を選択
する制御信号Ｓc1が発生され（第２図Ｂに図示）、Ｄフ
リップフロップ（96A ），（96B ）に供給される。そし
て、時点ｔ１で、パルス回路（95）よりパルス信号Ｐ０
が発生され、これがタイマ（92）に供給され、タイマ
（92）が起動される。また、このとき切換スイッチ（9
7）はＡ側に接続された状態とされ、パルス信号Ｐ０は
切換スイッチ（97）を介してＤフリップフロップ（96A
），（96B ）にクロックとして供給される。したがっ
て、この時点ｔ１でＤフリップフロップ（96A ），（96
B ）の出力に制御信号Ｓc1が得られ、出力端子（93A
），（93B ）に制御信号Ｓc1が得られる（第２図Ｃに
図示）。
れ、このＣＰＵ（91）より制御信号Ｓｃとして、スイッ
チ回路(8)（第３図参照）でパイロット信号ｆ１を選択
する制御信号Ｓc1が発生され（第２図Ｂに図示）、Ｄフ
リップフロップ（96A ），（96B ）に供給される。そし
て、時点ｔ１で、パルス回路（95）よりパルス信号Ｐ０
が発生され、これがタイマ（92）に供給され、タイマ
（92）が起動される。また、このとき切換スイッチ（9
7）はＡ側に接続された状態とされ、パルス信号Ｐ０は
切換スイッチ（97）を介してＤフリップフロップ（96A
），（96B ）にクロックとして供給される。したがっ
て、この時点ｔ１でＤフリップフロップ（96A ），（96
B ）の出力に制御信号Ｓc1が得られ、出力端子（93A
），（93B ）に制御信号Ｓc1が得られる（第２図Ｃに
図示）。
次に、時点ｔ１より１／３フィールド期間後の時点ｔ２
の前に、ＣＰＵ（91）において処理がなされ、このＣＰ
Ｕ（91）より制御信号Ｓｃとして、スイッチ回路(8)で
パイロット信号ｆ２を選択する制御信号Ｓc2が発生され
（第２図Ｂに図示）、Ｄフリップフロップ（96A ），
（96B ）に供給される。そして、時点ｔ２でタイマ（9
2）より信号が発生され、このとき切換スイッチ（97）
はＢ側に接続された状態とされ、タイマ（92）の出力信
号は切換スイッチ（97）を介してＤフリップフロップ
（96A ），（96B ）にクロックとして供給される。した
がって、この時点ｔ２でＤフリップフロップ（96A ），
（96B ）の出力に制御信号Ｓc2が得られ、出力端子（93
A ），（93B ）に制御信号Ｓc2が得られる（第２図Ｃに
図示）。
の前に、ＣＰＵ（91）において処理がなされ、このＣＰ
Ｕ（91）より制御信号Ｓｃとして、スイッチ回路(8)で
パイロット信号ｆ２を選択する制御信号Ｓc2が発生され
（第２図Ｂに図示）、Ｄフリップフロップ（96A ），
（96B ）に供給される。そして、時点ｔ２でタイマ（9
2）より信号が発生され、このとき切換スイッチ（97）
はＢ側に接続された状態とされ、タイマ（92）の出力信
号は切換スイッチ（97）を介してＤフリップフロップ
（96A ），（96B ）にクロックとして供給される。した
がって、この時点ｔ２でＤフリップフロップ（96A ），
（96B ）の出力に制御信号Ｓc2が得られ、出力端子（93
A ），（93B ）に制御信号Ｓc2が得られる（第２図Ｃに
図示）。
次に、時点ｔ２より１／３フィールド期間後の時点ｔ３
の前に、ＣＰＵ（91）において処理がなされ、このＣＰ
Ｕ（91）より制御信号Ｓｃとして、スイッチ回路(8)で
パイロット信号ｆ３を選択する制御信号Ｓc3が発生され
（第２図Ｂに図示）、Ｄフリップフロップ（96A ），
（96B ）に供給される。そして、時点ｔ３でタイマ（9
2）より信号が発生され、このとき切換スイッチ（97）
はＢ側に接続された状態とされ、タイマ（92）の出力信
号は切換スイッチ（97）を介してＤフリップフロップ
（96A ），（96B ）にクロックとして供給される。した
がって、この時点ｔ３でＤフリップフロップ（96A ），
（96B ）の出力に制御信号Ｓc3が得られ、出力端子（93
A ），（93B ）に制御信号Ｓc3が得られる（第２図Ｃに
図示）。
の前に、ＣＰＵ（91）において処理がなされ、このＣＰ
Ｕ（91）より制御信号Ｓｃとして、スイッチ回路(8)で
パイロット信号ｆ３を選択する制御信号Ｓc3が発生され
（第２図Ｂに図示）、Ｄフリップフロップ（96A ），
（96B ）に供給される。そして、時点ｔ３でタイマ（9
2）より信号が発生され、このとき切換スイッチ（97）
はＢ側に接続された状態とされ、タイマ（92）の出力信
号は切換スイッチ（97）を介してＤフリップフロップ
（96A ），（96B ）にクロックとして供給される。した
がって、この時点ｔ３でＤフリップフロップ（96A ），
（96B ）の出力に制御信号Ｓc3が得られ、出力端子（93
A ），（93B ）に制御信号Ｓc3が得られる（第２図Ｃに
図示）。
以下のフィールド期間においても、上述したと同様の動
作がなされ、出力端子（93A ），（93B ）には、第２図
Ｃに示すように制御信号Ｓｃが得られる。尚、第２図Ｃ
において制御信号Ｓc4は、スイッチ回路(8)でパイロッ
ト信号ｆ４を選択するものである。
作がなされ、出力端子（93A ），（93B ）には、第２図
Ｃに示すように制御信号Ｓｃが得られる。尚、第２図Ｃ
において制御信号Ｓc4は、スイッチ回路(8)でパイロッ
ト信号ｆ４を選択するものである。
このように、本例によれば、制御信号Ｓｃを発生させる
ためのＣＰＵ（91）の処理が、制御信号発生時点
（ｔ１，ｔ２，ｔ３，・・・）の間の期間で行なわれる
ので、ソフト処理のための時間的余裕がある。また、本
例によれば、タイマ（92）の起動は、外部入力端子（9
4）より供給されるＲＦスイッチングパルスＰRF（パル
ス信号Ｐ０）に基づいてなされ、ＣＰＵ（91）のソフト
処理が不要であるので、タイマ（92）の起動がスムーズ
に行なわれる。したがって、本例によれば、制御信号発
生時点に制御信号Ｓｃを正確に発生させることができ
る。
ためのＣＰＵ（91）の処理が、制御信号発生時点
（ｔ１，ｔ２，ｔ３，・・・）の間の期間で行なわれる
ので、ソフト処理のための時間的余裕がある。また、本
例によれば、タイマ（92）の起動は、外部入力端子（9
4）より供給されるＲＦスイッチングパルスＰRF（パル
ス信号Ｐ０）に基づいてなされ、ＣＰＵ（91）のソフト
処理が不要であるので、タイマ（92）の起動がスムーズ
に行なわれる。したがって、本例によれば、制御信号発
生時点に制御信号Ｓｃを正確に発生させることができ
る。
尚、上述実施例では、例えば時点ｔ２，ｔ３において、
タイマ（92）の出力信号がＤフリップフロップ（96A
），（96B ）にクロックとして供給される例である
が、外部からの信号をクロックとして供給するようにし
てもよい。
タイマ（92）の出力信号がＤフリップフロップ（96A
），（96B ）にクロックとして供給される例である
が、外部からの信号をクロックとして供給するようにし
てもよい。
以上述べた本発明によれば、制御信号を発生させるため
のＣＰＵのソフト処理が、制御信号発生時点の前に行な
われるので、ソフト処理のための時間的余裕があり、制
御信号発生時点に制御信号を正確に発生させることがで
きる。そしてこれによって正確なトラッキングサーボを
行うことができる。
のＣＰＵのソフト処理が、制御信号発生時点の前に行な
われるので、ソフト処理のための時間的余裕があり、制
御信号発生時点に制御信号を正確に発生させることがで
きる。そしてこれによって正確なトラッキングサーボを
行うことができる。
第１図は本発明の一実施例を示す構成図、第２図はその
説明のための図、第３図はＶＴＲのトラッキングサーボ
系の一例を示す構成図、第４図〜第７図は夫々その説明
のための図、第８図は制御信号発生回路の一例を示す構
成図、第９図はその説明のための図である。 (9)は制御信号発生回路、（91）はＣＰＵ、 （92）はタイマ、（93A ）及び（93B ）は夫々出力端
子、（94）は外部入力端子、（96A ）及び（96B ）は夫
々Ｄフリップフロップである。
説明のための図、第３図はＶＴＲのトラッキングサーボ
系の一例を示す構成図、第４図〜第７図は夫々その説明
のための図、第８図は制御信号発生回路の一例を示す構
成図、第９図はその説明のための図である。 (9)は制御信号発生回路、（91）はＣＰＵ、 （92）はタイマ、（93A ）及び（93B ）は夫々出力端
子、（94）は外部入力端子、（96A ）及び（96B ）は夫
々Ｄフリップフロップである。
Claims (1)
- 【請求項１】クロック周期を変えることによって変化す
る所定時点に制御信号を発生するＣＰＵを備えた記録再
生装置のトラッキング制御信号発生回路であって、 上記ＣＰＵと出力端子との間に上記クロックが供給され
るラッチ回路を設け、上記所定時点の前に上記ＣＰＵに
上記制御信号を発生させ、上記所定時点に上記ラッチ回
路にラッチ信号を供給して、上記出力端子に上記制御信
号を得、該出力端子に得られる制御信号によって複数の
異なる周波数のパイロット信号が供給されるスイッチン
グ回路のスイッチング周期を変化させることを特徴とす
る記録再生装置のトラッキング制御信号発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60064556A JPH0630192B2 (ja) | 1985-03-28 | 1985-03-28 | 記録再生装置のトラッキング制御信号発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60064556A JPH0630192B2 (ja) | 1985-03-28 | 1985-03-28 | 記録再生装置のトラッキング制御信号発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61224581A JPS61224581A (ja) | 1986-10-06 |
| JPH0630192B2 true JPH0630192B2 (ja) | 1994-04-20 |
Family
ID=13261618
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60064556A Expired - Fee Related JPH0630192B2 (ja) | 1985-03-28 | 1985-03-28 | 記録再生装置のトラッキング制御信号発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0630192B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0759070B2 (ja) * | 1985-03-29 | 1995-06-21 | ソニー株式会社 | 制御信号発生回路 |
| JP2623569B2 (ja) * | 1987-06-05 | 1997-06-25 | ソニー株式会社 | ヘリカルスキヤン形ビデオ記録再生装置 |
| JP2789792B2 (ja) * | 1990-06-25 | 1998-08-20 | 日本電気株式会社 | パルス出力回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3379208D1 (en) * | 1982-04-02 | 1989-03-23 | Ampex | An improved reel servo system in a recording and/or reproducing apparatus |
-
1985
- 1985-03-28 JP JP60064556A patent/JPH0630192B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61224581A (ja) | 1986-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4531162A (en) | Noise control circuit for slow-motion/still-motion video reproduction system | |
| JPH0795365B2 (ja) | 情報信号再生装置 | |
| JP2556463B2 (ja) | 情報信号記録再生装置 | |
| JPH0630192B2 (ja) | 記録再生装置のトラッキング制御信号発生回路 | |
| US4677503A (en) | Multiple mode rotary head reproducing apparatus with integrator control of speed | |
| JPH0883415A (ja) | 信号記録及び／又は再生装置、信号記録及び／又は再生方法並びに記録媒体 | |
| US5089919A (en) | Tracking control information signal recording device | |
| US5177649A (en) | Information signal recording apparatus for recording pilot signals on particular areas | |
| JPS60254972A (ja) | 磁気記録再生装置のスロ−再生動作制御方式 | |
| JPH0759070B2 (ja) | 制御信号発生回路 | |
| KR900000631B1 (ko) | 연속 기록 제어 회로 | |
| JP2565228B2 (ja) | トラツキング制御装置 | |
| JPS583130A (ja) | 磁気記録再生装置 | |
| JP3021809B2 (ja) | インデックス信号記録装置 | |
| KR100226182B1 (ko) | 자기 기록 재생 장치 및 그 자기 기록 재생 방법 | |
| JP2507702B2 (ja) | 回転ヘツド型再生装置 | |
| JP2565204B2 (ja) | 斜めトラツクのトラツキング装置 | |
| JPS6126148B2 (ja) | ||
| JP2983791B2 (ja) | ビデオテープレコーダ | |
| JPH0475582B2 (ja) | ||
| JPS634256B2 (ja) | ||
| JPH064945A (ja) | ビデオ信号再生装置 | |
| JPS6256561B2 (ja) | ||
| JPH02103764A (ja) | ビデオテープレコーダ | |
| JPS59133788A (ja) | 映像信号の再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |