JPH0758878B2 - 自動利得制御回路 - Google Patents
自動利得制御回路Info
- Publication number
- JPH0758878B2 JPH0758878B2 JP63046106A JP4610688A JPH0758878B2 JP H0758878 B2 JPH0758878 B2 JP H0758878B2 JP 63046106 A JP63046106 A JP 63046106A JP 4610688 A JP4610688 A JP 4610688A JP H0758878 B2 JPH0758878 B2 JP H0758878B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- automatic gain
- control circuit
- transversal filter
- gain control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は，自動利得制御回路に関し，特にデジタル処理
による自動利得制御回路に関する。
による自動利得制御回路に関する。
従来，自動利得制御回路は，アナログ回路で構成されて
おり，可変利得回路及びピークレベル検出回路を備えて
いる。
おり，可変利得回路及びピークレベル検出回路を備えて
いる。
従来の自動利得制御回路は，ピークレベル検出回路で可
変利得回路からの出力波形のピークレベルを検出し，こ
の検出ピークレベルと予め設定された基準電圧とを比較
し，検出ピークレベルが基準電圧よりも大であれば，利
得が大きすぎると判断し，可変利得回路の利得を下げ
る。一方，検出ピークレベルが基準電圧よりも小であれ
ば，可変利得回路の利得を上げている。
変利得回路からの出力波形のピークレベルを検出し，こ
の検出ピークレベルと予め設定された基準電圧とを比較
し，検出ピークレベルが基準電圧よりも大であれば，利
得が大きすぎると判断し，可変利得回路の利得を下げ
る。一方，検出ピークレベルが基準電圧よりも小であれ
ば，可変利得回路の利得を上げている。
ところで上述の自動利得制御回路の場合，アナログ回路
で構成されているため集積化することが難しく，回路自
体が大型化するという問題点がある。
で構成されているため集積化することが難しく，回路自
体が大型化するという問題点がある。
本発明の目的はディジタル信号処理を用いて，集積化す
ることが容易な自動利得制御回路を提供することにあ
る。
ることが容易な自動利得制御回路を提供することにあ
る。
本発明による自動利得制御回路はサンプル値化された入
力信号に対して，線路等化を行なうトランスバーサルフ
ィルタ手段と，該トランスバーサルフィルタ手段からの
出力に対して自己相関係数を算出する自己相関係数算出
手段と，自己相関係数算出手段からの出力を予め設定さ
れた基準値との比較を行なう比較手段と，トランスバー
サルフィルタ手段の重み係数が複数格納されたメモリー
手段と，比較手段による比較結果に基づいてメモリー手
段から重み係数を選択してトランスバーサルフィルタ手
段に与える制御手段とを有することを特徴としている。
力信号に対して，線路等化を行なうトランスバーサルフ
ィルタ手段と，該トランスバーサルフィルタ手段からの
出力に対して自己相関係数を算出する自己相関係数算出
手段と，自己相関係数算出手段からの出力を予め設定さ
れた基準値との比較を行なう比較手段と，トランスバー
サルフィルタ手段の重み係数が複数格納されたメモリー
手段と，比較手段による比較結果に基づいてメモリー手
段から重み係数を選択してトランスバーサルフィルタ手
段に与える制御手段とを有することを特徴としている。
次に本発明について実施例によって説明する。第１図を
参照して，自動利得制御回路はサンプル値化された入力
データ（ディジタルデータ）が入力される入力端子1,線
路等化を行なうトランスバーサルフィルタ2,遅延回路3,
第１の掛算回路4,第２の掛算回路5,重み回路6,加算回路
7,平均化回路8,比較回路9,制御回路10,複数の重み係数
が格納されたメモリー11及び出力端子12を備えている。
そして，遅延回路3,第１の掛算回路4,第２の掛算回路5,
重み回路6,加算回路7,及び平均化回路８によって自己相
関係数算出回路が構成される。
参照して，自動利得制御回路はサンプル値化された入力
データ（ディジタルデータ）が入力される入力端子1,線
路等化を行なうトランスバーサルフィルタ2,遅延回路3,
第１の掛算回路4,第２の掛算回路5,重み回路6,加算回路
7,平均化回路8,比較回路9,制御回路10,複数の重み係数
が格納されたメモリー11及び出力端子12を備えている。
そして，遅延回路3,第１の掛算回路4,第２の掛算回路5,
重み回路6,加算回路7,及び平均化回路８によって自己相
関係数算出回路が構成される。
今送信データをan，トランスバーサルフィルタ２のイン
パルス応答をｈ（ｔ），時刻ｋＴ＋τにおけるトランス
バーサルフィルタ２のサンプル値出力をrk，τとすると
rk，τは次の第（１）式で示される。
パルス応答をｈ（ｔ），時刻ｋＴ＋τにおけるトランス
バーサルフィルタ２のサンプル値出力をrk，τとすると
rk，τは次の第（１）式で示される。
rkτ＝Σanhk-n，τ …（１） ただし、０≦τ≦T,hk，τ＝ｈ（kT＋τ）である。
ここで第１の掛算回路４の出力をE1,第２の掛算回路５
を出力をE2とすれば,E1及びE2はそれぞれ次の第（２）
式及び第（３）式で示される。
を出力をE2とすれば,E1及びE2はそれぞれ次の第（２）
式及び第（３）式で示される。
一方，加算回路７の出力をE3とすると,E3は次の第
（４）式で示される。
（４）式で示される。
ただし,b,cは定数で,c/bは重み回路６の重み係数であ
る。この定数b,cを所定の値に設定すればE3はサンプリ
ング位相τに依存することなくほぼ一定値となる。ここ
で，第２図（ａ）〜（ｃ）に上記E1,E2,及びE3の出力波
形を示す。第２図（ａ）〜（ｃ）により明らかなよう
に,E3はサンプリング位相τに関係なく一定となる。
る。この定数b,cを所定の値に設定すればE3はサンプリ
ング位相τに依存することなくほぼ一定値となる。ここ
で，第２図（ａ）〜（ｃ）に上記E1,E2,及びE3の出力波
形を示す。第２図（ａ）〜（ｃ）により明らかなよう
に,E3はサンプリング位相τに関係なく一定となる。
出力E3は平均化回路８による平均化され，比較回路９で
予め設定された基準値と比較される。この比較結果に基
づいて，制御回路10はメモリー11から最適な重み係数
（出力E3と基準値とが一致するような重み係数）に与え
る。このようにして，線路の損失の等化がステップ的に
行なわれる。なお上述の制御にはフィードバック制御が
用いられているから，例えば，メモリー11からの重み係
数の選択を誤った場合でも自動的に誤まりが修正され
る。
予め設定された基準値と比較される。この比較結果に基
づいて，制御回路10はメモリー11から最適な重み係数
（出力E3と基準値とが一致するような重み係数）に与え
る。このようにして，線路の損失の等化がステップ的に
行なわれる。なお上述の制御にはフィードバック制御が
用いられているから，例えば，メモリー11からの重み係
数の選択を誤った場合でも自動的に誤まりが修正され
る。
以上説明したように本発明では，デジタル信号処理を適
用して自動利得制御を行っているから，自動利得制御回
路をLSI化でき，従って低価格で大量生産することがで
きるという効果がある。
用して自動利得制御を行っているから，自動利得制御回
路をLSI化でき，従って低価格で大量生産することがで
きるという効果がある。
第１図は本発明による自動利得制御回路の一実施例を示
すブロック図，第２図（ａ）〜（ｃ）は出力波形を示す
図である。 １……入力端子,2……トランスバーサルフィルタ,3……
遅延回路,4……第１の掛算回路,5……第２の掛算回路,6
……重み回路,7……加算回路,8……平均化回路,9……比
較回路,10……制御回路,11……メモリー,12……出力端
子。
すブロック図，第２図（ａ）〜（ｃ）は出力波形を示す
図である。 １……入力端子,2……トランスバーサルフィルタ,3……
遅延回路,4……第１の掛算回路,5……第２の掛算回路,6
……重み回路,7……加算回路,8……平均化回路,9……比
較回路,10……制御回路,11……メモリー,12……出力端
子。
フロントページの続き (56)参考文献 特開 昭59−122215（ＪＰ，Ａ) 特開 昭60−198911（ＪＰ，Ａ) 特開 昭60−244111（ＪＰ，Ａ) 特開 昭61−96817（ＪＰ，Ａ) 特開 昭63−3506（ＪＰ，Ａ) 特開 昭61−102813（ＪＰ，Ａ) 特開 平１−24637（ＪＰ，Ａ) 特開 平１−24638（ＪＰ，Ａ) 特公 昭49−35862（ＪＰ，Ｂ１) 特公 平６−83110（ＪＰ，Ｂ２) 米国特許4872184（ＵＳ，Ａ) 米国特許3624562（ＵＳ，Ａ) 欧州特許出願公開300449（ＥＰ，Ａ) 西独国特許公開2724561（ＤＥ，Ａ) ＩＥＥＥ ＪＯＵＲＮＡＬ ＯＮ ＳＥ ＬＥＣＴＥＤ ＡＲＥＡＳ ＩＮ ＣＯＭ ＭＵＮＩＣＡＴＩＯＮ．Ｖｏｌ．ＳＡＣ− ５，Ｎｏ．３，Ａｐｒｉｌ 1987，ＮＥＷ ＹＯＲＫ ＵＳ ｐａｇｅｓ 448− 456；Ｇ．ＳＥＢＡＬＤ ｅｔ ａｌ．：" Ａｄｖａｎｃｅｄ Ｔｉｍｅ−ａｎｄ Ｆ ｒｅｑｕｅｎｃｙ−Ｄｏｍａｉｎ Ａｄａ ｐｔｉｖｅ Ｅｑｕａｌｉｚａｔｉｏｎ ｉｎ Ｍｕｌｔｉｌｅｖｅｌ ＱＡＭ ｄ ｉｇｉｔａｌ Ｒａｄｉｏ Ｓｙｓｔｅｍ ｓ"
Claims (1)
- 【請求項１】ディジタル入力信号が入力され，線路等化
を行なうためのトランスバーサルフィルタ手段と，該ト
ランスバーサルフィルタ手段からの出力に対して自己相
関係数を算出する自己相関係数算出手段と，該自己相関
係数算出手段からの出力を予め設定された基準値との比
較を行なう比較手段と，前記トランスバーサルフィルタ
手段の重み係数が複数格納されたメモリー手段と，前記
比較手段による比較結果に基づいて前記メモリー手段か
ら重み係数を選択して前記トランスバーサルフィルタ手
段に与える制御手段とを有することを特徴とする自動利
得制御回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63046106A JPH0758878B2 (ja) | 1988-02-29 | 1988-02-29 | 自動利得制御回路 |
| EP88111686A EP0300449B1 (en) | 1987-07-21 | 1988-07-20 | Digital automatic line equalizer with means for controlling tap gains of transversal filter on mean power of output from the filter |
| DE3889990T DE3889990T2 (de) | 1987-07-21 | 1988-07-20 | Digitaler automatischer Leitungsentzerrer mit Mitteln zur Regelung der Anzapfungsverstärkung in Abhängigkeit der mittleren Filterausgangsleistung. |
| CA000572497A CA1276246C (en) | 1987-07-21 | 1988-07-20 | Digital automatic line equalizer for communication system |
| US07/222,482 US4872184A (en) | 1987-07-21 | 1988-07-21 | Digital automatic line equalizer with means for controlling tap gains of transversal filter based on mean power of output from the filter |
| AU19267/88A AU608190B2 (en) | 1987-07-21 | 1988-07-21 | Digital automatic line equalizer with means for controlling tap gains of transversal filter based on mean power of output from the filter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63046106A JPH0758878B2 (ja) | 1988-02-29 | 1988-02-29 | 自動利得制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01220911A JPH01220911A (ja) | 1989-09-04 |
| JPH0758878B2 true JPH0758878B2 (ja) | 1995-06-21 |
Family
ID=12737741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63046106A Expired - Lifetime JPH0758878B2 (ja) | 1987-07-21 | 1988-02-29 | 自動利得制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0758878B2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3624562A (en) | 1969-03-26 | 1971-11-30 | Fujitsu Ltd | Automatic equalizer for random input signals |
| DE2724561C2 (de) | 1977-05-31 | 1983-09-29 | Siemens AG, 1000 Berlin und 8000 München | Adaptiver Entzerrer für breitbandige Signale |
| US4872184A (en) | 1987-07-21 | 1989-10-03 | Nec Corporation | Digital automatic line equalizer with means for controlling tap gains of transversal filter based on mean power of output from the filter |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59122215A (ja) * | 1982-12-28 | 1984-07-14 | Toshiba Corp | 自動波形等化器 |
-
1988
- 1988-02-29 JP JP63046106A patent/JPH0758878B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3624562A (en) | 1969-03-26 | 1971-11-30 | Fujitsu Ltd | Automatic equalizer for random input signals |
| DE2724561C2 (de) | 1977-05-31 | 1983-09-29 | Siemens AG, 1000 Berlin und 8000 München | Adaptiver Entzerrer für breitbandige Signale |
| US4872184A (en) | 1987-07-21 | 1989-10-03 | Nec Corporation | Digital automatic line equalizer with means for controlling tap gains of transversal filter based on mean power of output from the filter |
Non-Patent Citations (1)
| Title |
|---|
| ＩＥＥＥＪＯＵＲＮＡＬＯＮＳＥＬＥＣＴＥＤＡＲＥＡＳＩＮＣＯＭＭＵＮＩＣＡＴＩＯＮ．Ｖｏｌ．ＳＡＣ−５，Ｎｏ．３，Ａｐｒｉｌ１９８７，ＮＥＷＹＯＲＫＵＳｐａｇｅｓ４４８−４５６；Ｇ．ＳＥＢＡＬＤｅｔａｌ．："ＡｄｖａｎｃｅｄＴｉｍｅ−ａｎｄＦｒｅｑｕｅｎｃｙ−ＤｏｍａｉｎＡｄａｐｔｉｖｅＥｑｕａｌｉｚａｔｉｏｎｉｎＭｕｌｔｉｌｅｖｅｌＱＡＭｄｉｇｉｔａｌＲａｄｉｏＳｙｓｔｅｍｓ" |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01220911A (ja) | 1989-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5600317A (en) | Apparatus for the conversion of analog audio signals to a digital data stream | |
| EP0125649B1 (en) | Automatic equalizer | |
| EP0040801B1 (en) | Automatic equalizer | |
| US5485202A (en) | White balance adjusting apparatus | |
| JP2822270B2 (ja) | 波形歪みの除去回路 | |
| JPH0125444B2 (ja) | ||
| JP2592449B2 (ja) | 波形等化器 | |
| JPH0758878B2 (ja) | 自動利得制御回路 | |
| US6384873B1 (en) | Vector magnitude control of a comb filter | |
| JPH07221676A (ja) | 高速制御適応フィルタを用いた受信方式 | |
| JP3657145B2 (ja) | 輪郭補正装置 | |
| JPS5892119A (ja) | 線路等化器 | |
| US6058404A (en) | Apparatus and method for a class of IIR/FIR filters | |
| KR930001445B1 (ko) | 고스트 제거장치 및 방법 | |
| US5920351A (en) | Black level detecting circuit of video signal | |
| JPH10257106A (ja) | 信号検出器 | |
| JPS643092B2 (ja) | ||
| JPH04129477A (ja) | 自動等化器 | |
| JP3146609B2 (ja) | 自動等化回路 | |
| EP0042446A1 (en) | Automatic equalizer | |
| JP3092647B2 (ja) | 適応フィルタ装置 | |
| JP3142072B2 (ja) | ディジタル・デファジィファイヤ回路 | |
| JPH0340515A (ja) | 判定帰還形等化器 | |
| JPH0770957B2 (ja) | Ｆｉｒフィルタ | |
| JPS61152169A (ja) | デイジタル化ゴ−スト除去装置 |