JPH0125444B2 - - Google Patents

Description

【発明の詳細な説明】 発明の分野 この発明は平均化フイルタのステツプ応答の改
良に関し、より特定的には、デイジタル再帰およ
び非再帰フイルタのステツプ応答の改良に関す
る。

発明の背景 従来、再帰または非再帰デイジタルフイルタを
用いる場合の１つの主な問題点は、それらのステ
ツプ応答、またはデイジタル入力信号における大
きな変化に対する応答であり、とりわけ、低サン
プリング率でノイズを含むということであつた。
そのようなタイプの入力信号に対しては、そのよ
うなフイルタの出力がその入力とマツチして、正
確なノイズ極小化された読出が得られるようにな
るまで、実質的な安定時間または待ち時間が存在
する。

さらに、それらのフイルタは、任意の十分な読
出が得られ得るまでの少なくとも安定時間の間信
号が持続しなければならないので、短期間の信号
からノイズを除去するためには不十分なものであ
つた。

従来、２つのタイプのデイジタル平均化フイル
タが存在する。第１のものは再帰平均化フイルタ
であり、入力信号は（Ｎ−１）／Ｎが掛算された
予め記憶された信号に加算され、ここでＮは、所
望のノイズリダクシヨン係数によつて決定され
る、平均化されるべき信号サンプルの予め定めら
れた数である。前もつて記憶された信号と加算さ
れた入力信号である総和信号は、次に、次の入力
信号に対する前もつて記憶された信号であるとし
て記憶される。同時に、総和信号は、１／Ｎによ
つて修正されて、フイルタ出力信号として出力さ
れる。サンプリング数Ｎの減少は、ステツプ応答
特性および入力信号の必要期間の短縮を改良する
が、出力信号をノイズのための不正確さにさらに
晒すことになる。

第２のものは非再帰平均化フイルタであり、入
力信号は記憶装置の直列構成を通じてステツプさ
れる。入力信号は、記憶装置の各々において前も
つて記憶された信号と加算され、次に平均化され
て、最終的な出力信号を与える。ステツプ変更の
ためには、非再帰フイルタは、出力がその最終値
に安定する前に、記憶装置の数プラス１と同じだ
けサンプルすることを必要とする。

再帰フイルタは、ただ１つの記憶装置を必要と
する点で実現化が容易であるが、非再帰フイルタ
よりも安定化は遅い。その理由は、再帰フイルタ
の出力は、現在および／または過去の入力の値と
出力の過去の値との双方に依存するが、非再帰フ
イルタの出力は、入力の現在および過去の値にの
み依存するからである。両フイルタにおいて安定
時間は、サンプリングの平均回数を減少すること
によつて短縮され得るが、そのようにすれば両フ
イルタは、ノイズに対し弱いものとなる。

概 要 この発明は、速いステツプ応答の再帰および非
再帰平均化フイルタを提供するための方法および
装置を与える。

この発明は、マイクロプロセツサを有する、速
いステツプ応答の再帰および非再帰デイジタル平
均化フイルタを提供するための方法および装置を
与える。

この発明の上述の効果およびその他の効果は、
添付の図面を参照して以下の詳細な説明を読むこ
とによつて、当業者にとつて明らかとなろう。

好ましい実施例の説明 ここで第１図を参照すると、通常の従来から用
いられているマイクロプロセツサ（図示せず）を
用いて、本願発明に従うステツプ応答再帰デイジ
タルフイルタを実現するためのプログラムのフロ
ーチヤートが示される。

第１図は、フイルタされる入力信号が入力ブロ
ツク１０でマイクロプロセツサに入力され、比較
ブロツク１２に移されて、入力信号と、マイクロ
プロセツサのメモリまたは記憶装置おいて行なわ
れた前のサイクルからの前もつて記憶された信号
との間の差が、現在のノイズしきい値信号Ｔと比
較される。比較後の出力は、次に、セツトブロツ
ク１４またはセツトブロツク１６のいずれかへ出
力される。セツトブロツク１４は、入力信号に比
例する新しい信号を記憶装置にセツトまたは記憶
し、一方セツトブロツク１６は、前もつて記憶さ
れた信号の部分プラス入力信号と等しい新しい信
号を記憶する。

プログラムは、セツトブロツク１４または１６
のいずれかから、除算ブロツク１８に進み、そこ
では、記憶装置に与えられている信号は、予め確
立されたサンプル数によつて分割される。この分
割された信号は、次に、出力ブロツク２０に与え
られ、そこではフイルタされた信号がマイクロプ
ロセツサから出力される。

実際には、速いステツプ応答の特徴を含む全体
的なフイルタは、マイクロプロセツサにおける処
理によつて達成される。

動作において、デイジタル入力信号Ｘ(i)（ここ
で「ｉ」は第ｉ番目の信号である）は、入力ブロ
ツク１０の制御の下で、比較ブロツク１２に与え
られる。この段階において、プログラムはマイク
ロプロセツサにその記憶装置の内容Z^-1（Z^-1は初
期的には乱数である）をとらせ、Z^-1を１／Ｎと
掛算させる。ここでＮは、所望のノイズリダクシ
ヨン係数を達成するために平均化されるべき信号
の予め確立された数を表わす。前もつて記憶され
た信号の部分である１／Ｎ（Z^-1）は、そこから入
力信号Ｘ(i)を引算して、その間の差を決定する。
次にプログラムは、マイクロプロセツサに差の絶
対値を決定させ、その絶対値を予め定められたノ
イズしきい値Ｔと比較させる。このしきい値Ｔ
は、予期されるノイズからの影響を最小にしなが
ら最大のステツプ応答を達成するように、経験的
に決定される。

もしこのしきい値Ｔを越えていたなら、信号変
更はノイズよりもむしろ入力信号Ｘ(i)におけるス
テツプ変更に基づく。そのときはマイクロプロセ
ツサは、セツトブロツク１４を選択し、セツトブ
ロツク１４は、Ｎ掛ける入力信号Ｘ(i)と等しく記
憶装置をセツトする。次にプログラムは、除算ブ
ロツク１８へと続き、そこでは記憶装置内に入力
された新しい前もつて記憶された信号が、Ｎによ
つてまた除算されて、出力ブロツク２０ごとに出
力される平均化された出力信号Ｙ(i)を与える。こ
のことは、ステツプを迅速に効果的に変化させ
る。

もし差の絶対値がノイズしきい値Ｔよりも小さ
ければ、入力信号Ｘ(i)変更はたぶんノイズに基づ
き、入力信号Ｘ(i)におけるステツプ変更は発生し
ていない。そのときはマイクロプロセツサは、セ
ツトブロツク１６を選択し、セツトブロツク１６
は、記憶装置を｛（Ｎ−１）／Ｎ｝Z^-1＋Ｘ(i)に等
しくセツトし、それは本質的に記憶装置に前もつ
て記憶された信号であり、記憶装置は入力信号の
予め確立された数に関する比によつて修正され、
入力信号はさらに、新しい入力信号Ｘ(i)の付加に
よつて修正される。記憶装置に送られた新しく記
憶された信号値は、除算ブロツク１８によつてま
た除算され、除算ブロツク１８は信号を平均化し
て、最終的な出力信号Ｙ(i)を与え、その最終的な
出力信号は入力信号の再帰平均である。

本質的に、もし入力信号Ｘ(i)が、通常的にノイ
ズに基づく量以上のものによつて変化すれば、マ
イクロプロセツサは、セツトブロツク１４の制御
の下で進み、記憶装置における再帰的に総和され
た信号を直ちに置換する。もし入力信号Ｘ(i)が、
通常的にノイズに基づく量によつて変化すれば、
マイクロプロセツサはセツトブロツク１６の制御
の下で進み、入力信号を前もつて再帰的に総和さ
れた信号と加算し、そこではノイズの影響は、除
算ブロツク１８の制御の下での平均化によつて極
小化される。

ここで第２図を参照すると、この発明の一実施
例を含む再帰平均化フイルタのブロツク図が示さ
れている。入力端子２２は制御装置２４に接続さ
れ、制御装置２４は入力信号制御スイツチであつ
てもよい。制御装置２４は、入力信号Ｘ(i)を、主
乗算器２６または加算器２８のいずれかに出力す
る。主乗算器２６および加算器２８は、、記憶入
力リード線３０に接続され、記憶入力リード線３
０は記憶装置３２に接続される。記憶装置３２の
出力信号Z^-1は、ループバツク乗算器３４によつ
て加算器２８に接続され、またセンサ乗算器３６
によつて制御装置２４に接続される。記憶入力リ
ード線３０は、さらに、出力乗算器３８に接続さ
れ、そこから出力端子４０に接続される。

動作において、デイジタル入力信号Ｘ(i)は、入
力端子２２に与えられ、そこから制御装置２４に
与えられる。制御装置２４において、入力信号Ｘ
(i)は、センサ乗算器３６からのセンサ信号から減
算される。センサ信号は、１／Ｎ×Z^-1であるこ
とによつて、記憶装置３２に記憶された信号Z^-1
に比例し、また前の入力信号の再帰平均を表わ
す。入力信号Ｘ(i)とセンサ信号（１／Ｎ）Z^-1と
の間の差の絶対値は、次に、予め定められたノイ
ズしきい値Ｔと比較される。

もしこの差がステツプ変更を示すノイズしきい
値Ｔを越えれば、入力信号Ｘ(i)はＮとの乗算のた
めに主乗算器２６に与えられ、次に、記憶入力リ
ード線３０に出力される。記憶入力リード線３０
上の信号は、記憶装置３２および１／Ｎとの乗算
のための出力乗算器３８の両方に与えられ、次
に、出力信号Ｘ(i)として、出力端子４０から最終
的に出力される。

もしこの差がノイズを示すノイズしきい値Ｔを
越えなければ、入力信号Ｘ(i)は加算器２８に与え
られ、そこでは入力信号は、ループバツク信号と
結合または加算される。ループバツク信号は、ル
ープバツク乗算器３４において（Ｎ−１）／Ｎの
因子と乗算された記憶装置３２の出力信号Z^-1と
等しい。加算器２８の出力は｛（Ｎ−１）／Ｎ｝
Z^-1＋Ｘ(i)と等しく、次にこれは記憶入力リード
線３０に与えられ、そして前に説明したように出
力される。ループバツク乗算器３４は乗算定数を
与えるので、もし従来技術の再帰平均化フイルタ
の場合のようにこの経路を通じてステツプ変更が
行なわれるのであれば、非常に多くの入力信号Ｘ
(i)が通常必要とされるということに気付かれよ
う。参考のために第４図を参照すると、先行技術
のフイルタのステツプ応答が示されており、また
第５図を参照すると、同じステツプ変更の下での
この発明のステツプ応答が示されている。第５図
における引き延ばし部分は、予め定められたしき
い値Ｔのための変動を示す。

ここで第３図を参照すると、この発明を含む非
再帰平均化フイルタのブロツク図が示されてい
る。

入力端子５０は制御装置５２に接続され、制御
装置５２はそれぞれ第１、第２、および第３の記
憶装置５４，５６および２８として示された直列
の記憶装置に接続される。制御装置５２ならびに
第１、第２、および第３の記憶装置５４，５６，
５８からの信号は、それぞれ、入力リード線６０
ならびに第１、第２，および第３のリード線６
２，６４，および６６によつて、加算器６８に接
続される。加算器６８の出力は出力乗算器７０に
接続され、そこから出力端子７２に接続される。

制御装置５２は、さらにステツプリード線７４
を持つており、ステツプリード線７４は、第１、
第２、および第３の記憶装置５４，５６，および
５８の入力とそれぞれ接続される。センサリード
線７６は、第１および第２の記憶装置５４および
５６と制御装置５２との間に接続される。

簡単のために、フイルタは３つの記憶装置をも
つて示されているが、２つ以上の任意の数の記憶
装置が可能であり、また多くの数の記憶装置が耐
雑音性を高めるために好ましいということは、こ
の分野における当業者にとつて明らかである。

動作において、端子５０に与えられた入力信号
Ｘ(i)は、制御装置５２において、センサリード線
７６を介して検出される第１の記憶装置５４に記
憶された信号Z^-1と比較される。入力信号Ｘ(i)と
第１の記憶装置５４における信号Z^-1との間の差
の絶対値は、最初はランダムな信号であつてよい
が、これが予め定められたしきい値Ｔを越えれ
ば、制御装置５２の出力信号はステツプリード線
７４に与えられ、ステツプリード線７４は、記憶
装置５４，５６，および５８に記憶された前の信
号が新たな入力信号Ｘ(i)によつて置換されるよう
にし、新たな入力信号Ｘ(i)は次に加算器６８にお
いて加算され、出力乗算器７０において１／Ｎ＋
１と乗算され、次に、出力信号Ｘ(i)の非再帰平均
化信号Ｙ(i)として端子７２から出力される。

もしこの差がノイズしきい値Ｔよりも小さけれ
ば、ステツプ変更の欠乏を示し、入力信号Ｘ(i)は
加算器６８に対する第１の入力ライン６０に与え
られる。第１、第２，および第３の記憶装置にお
ける信号は、同様に、加算器６８に対する第１、
第２，および第３のリード線６２，６４および６
６を通じてそれぞれ与えられる。３つの記憶装置
の内容および入力信号Ｘ(i)は、次に加算器６８で
加算され、次に出力乗算器７０によつて１／Ｎ＋
１と乗算され、その後端子７２から出力される。
出力信号Ｙ(i)が与えられた後、記憶装置における
信号はシフトされ、Ｘ(i)が第１の記憶装置５４に
記憶され、第１の記憶装置５４の内容は第２の記
憶装置５６に記憶され、また第２の記憶装置５６
の内容は第３の記憶装置５８に記憶される。

先行技術の非再帰フイルタに対する安定化時間
は、先行技術の再帰フイルタのそれよりも短く、
その理由は、非再帰フイルタの出力は入力の現在
および過去の値にのみ依存するのに対し、再帰フ
イルタは出力の前の値および入力の両方に依存す
る出力を必要とするからである。しかしその非再
帰フイルタの安定化時間にしても、第３図のこの
発明によるフイルタの安定化時間と比較すると、
第４図となおも同様である。

この発明を実現するフイルタのノイズリダクシ
ヨン係数は、出力信号に対して必要とされるより
もＭ倍大きい入力信号を入力して、出力する前
に、たとえば、出力乗算器３８および７０の逆乗
算係数１／ＭまたはＭだけ除算ブロツク１８を増
加して大きな除算をすることによつて、改良され
得るということが認識されるべきである。

多くの実施例がこの発明の範囲から逸脱するこ
となくこの発明に対してなされ得るので、この詳
細な説明または添付の図面に示されたすべての事
項は例示的なものであつて、限定的な意味を持つ
ものではないということを理解されたい。

【図面の簡単な説明】

第１図はこの発明の方法を実現するためのマイ
クロプロセツサベースの装置に用いられるプログ
ラムのフローチヤートを示す図、第２図はこの発
明を実現する再帰フイルタのブロツク図、第３図
はこの発明を実現する非再帰フイルタのブロツク
図、第４図は先行技術のフイルタのステツプ応答
のグラフ、第５図はこの発明を実現するフイルタ
のステツプ応答のグラフをそれぞれ示す。 図において、２４，５２は制御装置、２８，６
８は加算器、２６は主乗算器、３２，５４，５
６，５８は記憶装置、３４はループバツク乗算
器、３６はセンサ乗算器、３８，７０は出力乗算
器をそれぞれ示す。

Claims (1)

1. 【特許請求の範囲】 １ 入つてくるデイジタル信号を受ける入力手
   段、前もつて受けたデイジタル信号を記憶する記
   憶手段、入つてくるデイジタル信号と記憶された
   デイジタル信号との和を得る手段、およびその和
   を平均化する手段を含む平均化型デイジタルフイ
   ルタであつて、 少なくとも前記記憶されたデイジタル信号の部
   分を得る手段、および入つてくるデイジタル信号
   の大きさと前記記憶手段に記憶された前記デイジ
   タル信号の前記部分との差を決定する手段を含
   む、フイルタのステツプ応答特性を改良する回
   路、ならびに 前記差が、入力信号の変化がノイズのせいであ
   ることを示す予め定められたしきい値差以下であ
   るときのみ、前記平均化手段を制御して前記内容
   物を平均化する手段を備える、平均化型デイジタ
   ルフイルタ。 ２ 入力デイジタル信号をサンプリングする第１
   の手段、 記憶手段、 前記入力信号から得られるデイジタル信号を前
   記記憶手段に記憶する第２の手段、 前記記憶手段に記憶された入力サンプルの平均
   を計算する第３の手段、 前記サンプル平均と入力サンプルとの差を得る
   第４の手段、 前記差がノイズを示す予め定められたしきい値
   差以下であることを判定し、かつ応じて、結合さ
   れたサンプルを得るために、前記入力サンプルを
   前記サンプル平均に加算し、かつ結合されたサン
   プルを前記記憶手段に記憶する第５の手段、およ
   び 前記記憶手段に記憶されたデイジタル信号を出
   力に与える第６の手段を備える、平均化型デイジ
   タルフイルタ。 ３ 前記記憶手段に記憶されたサンプルにフアク
   タ（Ｎ−１）／Ｎ（ここで、Ｎは予め定められた
   サンプル数である）を乗算する手段をさらに含
   む、特許請求の範囲第２項記載のフイルタ。 ４ 前記第２の手段の出力をＮで除算する第７の
   手段を含む、特許請求の範囲第３項記載のフイル
   タ。 ５ デイジタル入力信号を受ける入力手段、およ
   び そこに与えられる逐次信号を複数の記憶された
   デイジタル信号として記憶する複数の記憶手段を
   備え、前記複数の記憶手段は、前記入力信号によ
   り与えられる第１の記憶信号を有する第１の記憶
   手段を含み、 結合されたデイジタル信号を与えるために、前
   記デイジタル入力信号と前記複数の記憶されたデ
   イジタル信号の各々とを加算する加算手段、およ
   び 与えられた信号に対し平均処理を行ない、前記
   結合されたデイジタル信号に比例する出力信号を
   前記加算手段へ与える出力手段、および 前記入力手段および前記第１の記憶手段の出力
   に応答して、前記入力と第１の記憶された信号と
   の差を計算し、前記差をノイズしきい値に対応す
   る予め定められた差と比較し、かつ応じて、前記
   入力信号を、前記差が予め定められた差より小
   さいとき、前記第１の記憶手段のみに与えかつ前
   記複数の記憶手段に記憶されたデイジタル信号を
   逐次シフトし、および前記差が前記予め定めら
   れた差より大きいとき、前記複数の記憶手段の入
   力に与える制御手段をさらに備える、信号処理装
   置。 ６ 前記出力手段は、前記デイジタル出力信号を
   与えるために、前記結合されたデイジタル信号に
   １／（Ｎ＋１）（ただし、Ｎは前記複数の記憶手
   段の数に等しい）を乗算する出力乗算手段を含
   む、特許請求の範囲第５項記載の装置。 ７ 信号の平均化処理を行なう方法であつて、 入力信号を受けるステツプ、 先に受けた一連の入力信号を格納するステツ
   プ、 前記入力信号と前記格納された信号の１つとの
   差をとるステツプ、 前記差が少なくとも予め定められた差であり、
   かつステツプ入力変化を示している場合、前記格
   納された信号の１つを前記入力信号と置換して新
   しい格納信号とし、前記新しく格納された入力信
   号を出力するステツプ、 前記差が前記予め定められた差より小さくノイ
   ズを示している場合、前記入力信号と前記格納さ
   れた信号の前記１つとを結合させて結合信号を導
   出し、前記格納された信号の前記１つを前記結合
   信号で置換して格納された結合信号とし、この格
   納された結合信号を出力するステツプとを含む、
   信号の平均化処理を行なう方法。 ８ デイジタル信号の平均化処理を行なう方法で
   あつて、 入力信号を受けるステツプ、 先に受けた入力信号を格納して格納信号を形成
   するステツプ、 前記入力信号と前記格納信号の１つの予め定め
   られた部分との差をとるステツプ、 前記差が少なくとも予め定められた差であり、
   ステツプ入力変化を示している場合、前記格納信
   号の前記１つを前記入力信号に比例する第１の信
   号で置換し、前記第１の信号を出力するステツ
   プ、 前記差が前記予め定められた差より小さくノイ
   ズを示している場合、前記入力信号を前記格納信
   号の前記１つのさらに別の予め定められた部分で
   置換して結合信号を形成し、この結合信号を出力
   するステツプとを含む、デイジタル信号の平均化
   処理を行なう方法。 ９ デイジタル信号を処理する方法であつて、 入力信号を受けるステツプ、 先に連続して受けた入力信号を格納して格納信
   号を形成するステツプ、 前記入力信号と前記格納信号の第１の信号との
   差を決定するステツプ、 前記差が予め定められた差よりも小さくノイズ
   を示している場合、前記格納信号の第２の信号を
   前記第１の格納信号で置換しかつ前記第１の格納
   信号を前記入力信号で置換するステツプと、 前記差が前記予め定められた差以上でありステ
   ツプ入力変化を示している場合、前記第１および
   第２の格納信号を前記入力信号で置換するステツ
   プ、 前記入力信号および前記格納信号を加算し、加
   算信号を形成するステツプ、 前記加算信号を加算された信号の数で除算し平
   均信号を導出するステツプ、および 前記平均信号を出力するステツプとを含む、デ
   イジタル信号の処理方法。