JPH0758605A - 自動位相調整回路 - Google Patents
自動位相調整回路Info
- Publication number
- JPH0758605A JPH0758605A JP20332793A JP20332793A JPH0758605A JP H0758605 A JPH0758605 A JP H0758605A JP 20332793 A JP20332793 A JP 20332793A JP 20332793 A JP20332793 A JP 20332793A JP H0758605 A JPH0758605 A JP H0758605A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- delay
- data
- output
- data signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Pulse Circuits (AREA)
Abstract
(57)【要約】
【目的】 データ信号をクロック信号で打ち抜いてデー
タを読み取る場合に両信間の位相を最適にする位相調整
回路に関し、測定器具や人手を要することなく自動的に
位相調整できるようにすることを目的とする。 【構成】 通常はＤ−フリップフロップ１０のデータ端
子Ｄおよびクロック端子ＣＫにそれぞれデータ信号およ
びクロック信号を入力するが、位相調整時にはこれらの
信号に逆転させて入力し、これらの信号の一方に可変の
遅延量を与える遅延手段１１を遅延増加手段３０によっ
て制御し、データ信号の "０" への変化点毎にクロック
信号の "０" を打ち抜いたときは遅延量を増加させ、最
終的にクロック信号の "１" を打ち抜いたときの位相に
固定するように構成する。
タを読み取る場合に両信間の位相を最適にする位相調整
回路に関し、測定器具や人手を要することなく自動的に
位相調整できるようにすることを目的とする。 【構成】 通常はＤ−フリップフロップ１０のデータ端
子Ｄおよびクロック端子ＣＫにそれぞれデータ信号およ
びクロック信号を入力するが、位相調整時にはこれらの
信号に逆転させて入力し、これらの信号の一方に可変の
遅延量を与える遅延手段１１を遅延増加手段３０によっ
て制御し、データ信号の "０" への変化点毎にクロック
信号の "０" を打ち抜いたときは遅延量を増加させ、最
終的にクロック信号の "１" を打ち抜いたときの位相に
固定するように構成する。
Description
【０００１】
【産業上の利用分野】本発明は自動位相調整回路、特に
データ信号をクロック信号で読み取る場合に、その読み
取りに最適な位相を自動的に調整する自動位相調整回路
に関する。一般にデータ信号を受信したとき、これを読
み取る場合にクロック信号に同期してその読取りを行う
ということが行われる。したがって、この場合、Ｄ−フ
リップフロップを用い、そのデータ端子（Ｄ）にはデー
タ信号を受信し、そのクロック端子（ＣＫ）にはクロッ
ク信号を入力するという形態をとる。このとき、データ
信号とクロック信号の間には完全な位相同期がとれてい
なければならず、そのために位相調整回路が必要とされ
る。
データ信号をクロック信号で読み取る場合に、その読み
取りに最適な位相を自動的に調整する自動位相調整回路
に関する。一般にデータ信号を受信したとき、これを読
み取る場合にクロック信号に同期してその読取りを行う
ということが行われる。したがって、この場合、Ｄ−フ
リップフロップを用い、そのデータ端子（Ｄ）にはデー
タ信号を受信し、そのクロック端子（ＣＫ）にはクロッ
ク信号を入力するという形態をとる。このとき、データ
信号とクロック信号の間には完全な位相同期がとれてい
なければならず、そのために位相調整回路が必要とされ
る。
【０００２】
【従来の技術】図８は位相調整回路が要求されるシステ
ム例を示す図である。本図において、それぞれがＤ−フ
リップフロップを内蔵するユニットＡおよびユニットＢ
の間でデータ信号Ｓd の伝送を行っており、かつ、これ
らユニットＡおよびＢは例えば局舎内のクロック源から
のクロック信号Ｓc にてデータ信号をそれぞれ読み取っ
ているものとする。そうすると、このクロック源とユニ
ットＡおよびＢとの間の距離が均一でないことにより、
ユニットＡからのデータ信号Ｓd と該クロック信号Ｓc
との間の位相関係と同一の位相関係を、ユニットＢにお
いて得ることができず、ユニットＢにおけるクロック信
号Ｓc とデータ信号Ｓd との間には位相ずれができてし
まう。したがって、この位相ずれを補正しないと正しい
データの読み取りができない。
ム例を示す図である。本図において、それぞれがＤ−フ
リップフロップを内蔵するユニットＡおよびユニットＢ
の間でデータ信号Ｓd の伝送を行っており、かつ、これ
らユニットＡおよびＢは例えば局舎内のクロック源から
のクロック信号Ｓc にてデータ信号をそれぞれ読み取っ
ているものとする。そうすると、このクロック源とユニ
ットＡおよびＢとの間の距離が均一でないことにより、
ユニットＡからのデータ信号Ｓd と該クロック信号Ｓc
との間の位相関係と同一の位相関係を、ユニットＢにお
いて得ることができず、ユニットＢにおけるクロック信
号Ｓc とデータ信号Ｓd との間には位相ずれができてし
まう。したがって、この位相ずれを補正しないと正しい
データの読み取りができない。
【０００３】図９は従来の位相調整回路を示す図であ
る。例えば前記のユニットＢ内には可変の遅延手段１１
が設けられ、クロック信号Ｓc に遅延を与える。この遅
延量は選択スイッチ１２で任意に選べるようになってい
る。遅延を与えられたクロック信号Ｓc は、Ｄ−フリッ
プフロップ１０のクロック端子ＣＫに印加され、データ
信号Ｓd はそのままＤ−フリップフロップ１０のデータ
端子Ｄに入力される。このとき、クロック信号Ｓc のデ
ータ信号Ｓd に対する位相が、該データ信号を正しく打
ち抜ける位相にあれば、該Ｄ−フリップフロップ１０の
出力からは所期の読み取りデータが得られる。
る。例えば前記のユニットＢ内には可変の遅延手段１１
が設けられ、クロック信号Ｓc に遅延を与える。この遅
延量は選択スイッチ１２で任意に選べるようになってい
る。遅延を与えられたクロック信号Ｓc は、Ｄ−フリッ
プフロップ１０のクロック端子ＣＫに印加され、データ
信号Ｓd はそのままＤ−フリップフロップ１０のデータ
端子Ｄに入力される。このとき、クロック信号Ｓc のデ
ータ信号Ｓd に対する位相が、該データ信号を正しく打
ち抜ける位相にあれば、該Ｄ−フリップフロップ１０の
出力からは所期の読み取りデータが得られる。
【０００４】そこで、計測端子１３，１３′を設け、こ
れらデータ信号Ｓd とクロック信号Ｓc を例えばシンク
ロスコープ（図示せず）に入力し、両者の位相関係を観
測する。このとき、オペレータはマニュアルで選択スイ
ッチ１２を操作しながら、その観測を行い、両者の位相
関係が最適になったとき、その操作を停止し、以後、そ
の位相関係でデータ信号Ｓd の読み取りを行う。
れらデータ信号Ｓd とクロック信号Ｓc を例えばシンク
ロスコープ（図示せず）に入力し、両者の位相関係を観
測する。このとき、オペレータはマニュアルで選択スイ
ッチ１２を操作しながら、その観測を行い、両者の位相
関係が最適になったとき、その操作を停止し、以後、そ
の位相関係でデータ信号Ｓd の読み取りを行う。
【０００５】
【発明が解決しようとする課題】上記従来の位相調整で
は、シンクロスコープのような測定器具が必要であり、
不経済である、という問題があり、また、人手を介在さ
せなければならず煩わしい、という問題がある。したが
って本発明は上記問題点に鑑み、何ら計測器具を用いる
ことなく、また人手によることなく自動的に位相の調整
が行える自動位相調整回路を提供することを目的とする
ものである。
は、シンクロスコープのような測定器具が必要であり、
不経済である、という問題があり、また、人手を介在さ
せなければならず煩わしい、という問題がある。したが
って本発明は上記問題点に鑑み、何ら計測器具を用いる
ことなく、また人手によることなく自動的に位相の調整
が行える自動位相調整回路を提供することを目的とする
ものである。
【０００６】
【課題を解決するための手段】図１は本発明の原理を表
す図である。本図において、スイッチ手段２０が、Ｄ−
フリップフロップ１０の入力段に設けられる。このスイ
ッチ手段２０は、Ｄ−フリップフロップ１０のデータ端
子Ｄおよびクロック端子ＣＫにそれぞれデータ信号Ｓd
およびクロック信号Ｓc を入力させる第１モード（図
中、実線で示す接続のとき）またはデータ端子Ｄおよび
クロック端子ＣＫにそれぞれ該クロック信号および該デ
ータ信号を入力させる第２モード（図中、点線で示す接
続のとき）の切替えを行う。このうち、第２モードが本
発明による位相調整時を示し、第１モードは、通常のデ
ータ読み取り時である。
す図である。本図において、スイッチ手段２０が、Ｄ−
フリップフロップ１０の入力段に設けられる。このスイ
ッチ手段２０は、Ｄ−フリップフロップ１０のデータ端
子Ｄおよびクロック端子ＣＫにそれぞれデータ信号Ｓd
およびクロック信号Ｓc を入力させる第１モード（図
中、実線で示す接続のとき）またはデータ端子Ｄおよび
クロック端子ＣＫにそれぞれ該クロック信号および該デ
ータ信号を入力させる第２モード（図中、点線で示す接
続のとき）の切替えを行う。このうち、第２モードが本
発明による位相調整時を示し、第１モードは、通常のデ
ータ読み取り時である。
【０００７】
【作用】本発明は位相の調整時に、Ｄ−フリップフロッ
プ１０のデータ端子Ｄおよびクロック端子ＣＫに印加す
るデータ信号Ｓd およびクロック信号Ｓc を入れ替える
ことを特徴とする。つまり、通常とは逆に、データの変
化点でクロックを読み取るようにする。
プ１０のデータ端子Ｄおよびクロック端子ＣＫに印加す
るデータ信号Ｓd およびクロック信号Ｓc を入れ替える
ことを特徴とする。つまり、通常とは逆に、データの変
化点でクロックを読み取るようにする。
【０００８】図２は第１モード（通常時）でのデータ信
号Ｓd とクロック信号Ｓc の波形を示す図であり、図３
は第２モード（位相調整時）でのデータ信号Ｓd とクロ
ック信号Ｓc の波形を示す図である。なお、両図におい
て、（Ａ）および（Ｂ）は、それぞれ図１のＡおよびＢ
に現れる信号波形を示す。ただし、各（Ｂ）欄では、説
明上２種の波形を示す。先ず、図２を参照すると、デー
タ信号Ｓd に対するクロック信号Ｓc の位相として、図
２の（Ｂ）に示すＳc1では最適とは言えない。これは、
いわゆるセットアップ時間Ｔ1 が確保されていないから
である。セットアップ時間とは、データの変化点より少
し時間が経過して、データの "１" または "０" が確定
するまでの時間である。そうすると、図２の（Ｂ）に示
すＳc2の位相が最適であり、この最適範囲はＷ1 であ
る。
号Ｓd とクロック信号Ｓc の波形を示す図であり、図３
は第２モード（位相調整時）でのデータ信号Ｓd とクロ
ック信号Ｓc の波形を示す図である。なお、両図におい
て、（Ａ）および（Ｂ）は、それぞれ図１のＡおよびＢ
に現れる信号波形を示す。ただし、各（Ｂ）欄では、説
明上２種の波形を示す。先ず、図２を参照すると、デー
タ信号Ｓd に対するクロック信号Ｓc の位相として、図
２の（Ｂ）に示すＳc1では最適とは言えない。これは、
いわゆるセットアップ時間Ｔ1 が確保されていないから
である。セットアップ時間とは、データの変化点より少
し時間が経過して、データの "１" または "０" が確定
するまでの時間である。そうすると、図２の（Ｂ）に示
すＳc2の位相が最適であり、この最適範囲はＷ1 であ
る。
【０００９】次に、図３を参照する。この第２モードで
は、クロック信号Ｓc をデータとみなし、データ信号Ｓ
d の変化点でそのデータ（クロック信号Ｓc ）を読み取
る。このときも前述のセットアップ時間は確保しなけれ
ばならず、これをＴ2 で示す。またこのときの最適位
相、すなわち、クロック信号Ｓc の論理 "１" を打ち抜
ける範囲はＷ2 である。図では、データ信号Ｓd1とＳd2
の間に位置する位相を持ったデータ信号が最適位相とい
うことになる。このような位相関係は、図２の場合に比
べてかなり厳しい条件である。このように厳しい条件と
なったのは、ＲＺ信号であるパルス幅の狭いクロック信
号をデータとみなしているからである。これに対し図２
のように、ＮＲＺ信号であるデータ信号はパルス幅が大
であり、打ち抜き条件は緩いものとなってしまう。
は、クロック信号Ｓc をデータとみなし、データ信号Ｓ
d の変化点でそのデータ（クロック信号Ｓc ）を読み取
る。このときも前述のセットアップ時間は確保しなけれ
ばならず、これをＴ2 で示す。またこのときの最適位
相、すなわち、クロック信号Ｓc の論理 "１" を打ち抜
ける範囲はＷ2 である。図では、データ信号Ｓd1とＳd2
の間に位置する位相を持ったデータ信号が最適位相とい
うことになる。このような位相関係は、図２の場合に比
べてかなり厳しい条件である。このように厳しい条件と
なったのは、ＲＺ信号であるパルス幅の狭いクロック信
号をデータとみなしているからである。これに対し図２
のように、ＮＲＺ信号であるデータ信号はパルス幅が大
であり、打ち抜き条件は緩いものとなってしまう。
【００１０】逆にいえば、図３のような厳しい条件のも
とで位相調整が完了したときは、これを元に戻した時
（第１モードにしたとき）、必ず最適位相が確保されて
いることになる。上記の考えに基づいて、次に述べる自
動位相調整回路が実現できる。
とで位相調整が完了したときは、これを元に戻した時
（第１モードにしたとき）、必ず最適位相が確保されて
いることになる。上記の考えに基づいて、次に述べる自
動位相調整回路が実現できる。
【００１１】
【実施例】図４は本発明の第１実施例を示す図である。
本図に示すとおり、自動位相調整回路は、図１で説明し
たスイッチ手段２０に加え、データ信号Ｓd およびクロ
ック信号Ｓc のいずれか一方に遅延を与え（第１実施例
ではクロック信号側に遅延を与える）、これらの信号間
の位相を相対的に変化させる遅延手段（ＤＬ：ＤＥＬＡ
Ｙ）１１と、遅延手段１１での遅延量を、データ信号が
"０" に変化する毎に増加させる遅延増加手段３０とか
ら主として構成され、ここに、位相調整時はスイッチ手
段２０にて既述の第２モードを選択し、Ｄ−フリップフ
ロップ１０の出力（Ｑ）の論理が反転したときに遅延増
加手段３０の動作を凍結すると共に、以後スイッチ手段
２０にて第１モードを選択しクロック信号Ｓc によるデ
ータ信号Ｓd の読み取りを開始する。かくして、人手や
計測器具を要することなく、自動位相調整が行える。
本図に示すとおり、自動位相調整回路は、図１で説明し
たスイッチ手段２０に加え、データ信号Ｓd およびクロ
ック信号Ｓc のいずれか一方に遅延を与え（第１実施例
ではクロック信号側に遅延を与える）、これらの信号間
の位相を相対的に変化させる遅延手段（ＤＬ：ＤＥＬＡ
Ｙ）１１と、遅延手段１１での遅延量を、データ信号が
"０" に変化する毎に増加させる遅延増加手段３０とか
ら主として構成され、ここに、位相調整時はスイッチ手
段２０にて既述の第２モードを選択し、Ｄ−フリップフ
ロップ１０の出力（Ｑ）の論理が反転したときに遅延増
加手段３０の動作を凍結すると共に、以後スイッチ手段
２０にて第１モードを選択しクロック信号Ｓc によるデ
ータ信号Ｓd の読み取りを開始する。かくして、人手や
計測器具を要することなく、自動位相調整が行える。
【００１２】図４では、遅延増加手段３０として、カウ
ンタ３１とその出力に応じて遅延量を選択するセレクタ
（ＳＥＬ：ＳＥＬＥＣＴＯＲ）３２で実現した例を示
す。このセレクタ３２は図９の選択スイッチ１２に相当
する。カウンタ３１はＡＮＤゲート４０の出力（Ｈまた
はＬ）に応じて、Ｈのときはカウント動作を実行し、Ｌ
のときは直前のカウント値に凍結（カウントホールド）
する。このカウンタ３１は、データ信号Ｓd をインバー
タ５０で反転した信号を入力として、インバータ５０の
出力がＨのときにカウント動作を実行し、Ｌのときは動
作停止する。
ンタ３１とその出力に応じて遅延量を選択するセレクタ
（ＳＥＬ：ＳＥＬＥＣＴＯＲ）３２で実現した例を示
す。このセレクタ３２は図９の選択スイッチ１２に相当
する。カウンタ３１はＡＮＤゲート４０の出力（Ｈまた
はＬ）に応じて、Ｈのときはカウント動作を実行し、Ｌ
のときは直前のカウント値に凍結（カウントホールド）
する。このカウンタ３１は、データ信号Ｓd をインバー
タ５０で反転した信号を入力として、インバータ５０の
出力がＨのときにカウント動作を実行し、Ｌのときは動
作停止する。
【００１３】図５は第１実施例における要部の信号波形
を示す図であり、第２モードにおいて、図４のＡ，Ｂ，
Ｃ，ＤおよびＥに現れる信号をそれぞれ（Ａ）から
（Ｅ）の各欄に示す。なお、図５において、（Ｄ′）お
よび（Ｅ′）は、その上の（Ｄ）および（Ｅ）に続いて
いることを示す。（Ａ）のデータ信号Ｓd の１回目の立
上がりで、（Ｂ）のクロック信号Ｓc を遅延させた
（Ｄ）の信号を打ち抜く。このとき（Ｄ）のクロック信
号はない（論理 "０" ）。したがって、Ｄ−フリップフ
ロップ１０の出力に変化はない。つまり、ＡＮＤゲート
４０の出力に変化はなく、カウント動作を実行する。こ
のカウント動作は、（Ｃ）のインバータ５０の出力がＨ
になったときに行われ、１回遅延量を増加させる。な
お、（Ａ）の信号と（Ｃ）の信号との間にわずかに位相
ずれがあるのは、データ信号Ｓd がインバータ５０を通
過するときに生ずる伝送遅延による。
を示す図であり、第２モードにおいて、図４のＡ，Ｂ，
Ｃ，ＤおよびＥに現れる信号をそれぞれ（Ａ）から
（Ｅ）の各欄に示す。なお、図５において、（Ｄ′）お
よび（Ｅ′）は、その上の（Ｄ）および（Ｅ）に続いて
いることを示す。（Ａ）のデータ信号Ｓd の１回目の立
上がりで、（Ｂ）のクロック信号Ｓc を遅延させた
（Ｄ）の信号を打ち抜く。このとき（Ｄ）のクロック信
号はない（論理 "０" ）。したがって、Ｄ−フリップフ
ロップ１０の出力に変化はない。つまり、ＡＮＤゲート
４０の出力に変化はなく、カウント動作を実行する。こ
のカウント動作は、（Ｃ）のインバータ５０の出力がＨ
になったときに行われ、１回遅延量を増加させる。な
お、（Ａ）の信号と（Ｃ）の信号との間にわずかに位相
ずれがあるのは、データ信号Ｓd がインバータ５０を通
過するときに生ずる伝送遅延による。
【００１４】遅延量を増やして再び、（Ａ）のデータ信
号Ｓd の２回目の立上がりで、（Ｂ）のクロック信号Ｓ
c を遅延させた（Ｄ）の信号を打ち抜く。このとき
（Ｄ）のクロック信号はない（論理 "０" ）。したがっ
て、Ｄ−フリップフロップ１０の出力に変化はない。つ
まり、ＡＮＤゲート４０の出力に変化はなく、カウント
動作を実行する。このカウント動作は、（Ｃ）のインバ
ータ５０の出力がＨになったときに行われ、もう１回遅
延量を増加させる。同様の操作を繰り返し、最終的には
データ信号Ｓd の何回目かの立上がりで、（Ｂ）のクロ
ック信号Ｓc を遅延させた（Ｄ）の信号を打ち抜くこと
ができ、Ｄ−フリップフロップ１０の出力が変化する
（図５の（Ｅ′）のＨ→Ｌの変化で示す）。このとき、
ＡＮＤゲート４０は閉じてカウンタ３１のカウント値を
凍結（ホールド）し、スイッチ手段２０とスイッチ４１
を切替えて通常モード（第１モード）に入る。ＡＮＤゲ
ート４０を閉じるのは、通常モード（第１モード）での
Ｄ−フリップフロップ１０の出力変化によってカウンタ
３１のカウント値が変化することのないようにするため
である。
号Ｓd の２回目の立上がりで、（Ｂ）のクロック信号Ｓ
c を遅延させた（Ｄ）の信号を打ち抜く。このとき
（Ｄ）のクロック信号はない（論理 "０" ）。したがっ
て、Ｄ−フリップフロップ１０の出力に変化はない。つ
まり、ＡＮＤゲート４０の出力に変化はなく、カウント
動作を実行する。このカウント動作は、（Ｃ）のインバ
ータ５０の出力がＨになったときに行われ、もう１回遅
延量を増加させる。同様の操作を繰り返し、最終的には
データ信号Ｓd の何回目かの立上がりで、（Ｂ）のクロ
ック信号Ｓc を遅延させた（Ｄ）の信号を打ち抜くこと
ができ、Ｄ−フリップフロップ１０の出力が変化する
（図５の（Ｅ′）のＨ→Ｌの変化で示す）。このとき、
ＡＮＤゲート４０は閉じてカウンタ３１のカウント値を
凍結（ホールド）し、スイッチ手段２０とスイッチ４１
を切替えて通常モード（第１モード）に入る。ＡＮＤゲ
ート４０を閉じるのは、通常モード（第１モード）での
Ｄ−フリップフロップ１０の出力変化によってカウンタ
３１のカウント値が変化することのないようにするため
である。
【００１５】図６は本発明の第２実施例を示す図であ
り、図７は第２実施例における要部の信号波形を示す図
である。本発明の自動位相調整回路は、データ信号Ｓd
とクロック信号Ｓc との間の位相を相対的に変化させる
ものであり、上記の第１実施例ではクロック信号側に遅
延を与えた。一方、第２実施例ではデータ信号側に遅延
を与えるようにする。ただし位相調整の動作はどちらも
同じである。したがって、図６に見るとおり、遅延手段
１１はデータ信号側に挿入されている。
り、図７は第２実施例における要部の信号波形を示す図
である。本発明の自動位相調整回路は、データ信号Ｓd
とクロック信号Ｓc との間の位相を相対的に変化させる
ものであり、上記の第１実施例ではクロック信号側に遅
延を与えた。一方、第２実施例ではデータ信号側に遅延
を与えるようにする。ただし位相調整の動作はどちらも
同じである。したがって、図６に見るとおり、遅延手段
１１はデータ信号側に挿入されている。
【００１６】第２実施例のタイムチャートである図７の
（Ｄ）および（Ｄ′）はデータ信号Ｓd に対し遅延量が
加えられていることを示す。
（Ｄ）および（Ｄ′）はデータ信号Ｓd に対し遅延量が
加えられていることを示す。
【００１７】
【発明の効果】以上説明したように本発明によれば、従
来人手と計測器具を要していた位相調整作業を、簡単な
回路の導入によって自動化することができる。
来人手と計測器具を要していた位相調整作業を、簡単な
回路の導入によって自動化することができる。
【図１】本発明の原理を表す図である。
【図２】第１モードでのデータ信号とクロック信号の波
形を示す図である。
形を示す図である。
【図３】第２モードでのデータ信号とクロック信号の波
形を示す図である。
形を示す図である。
【図４】本発明の第１実施例を示す図である。
【図５】第１実施例における要部の信号波形を示す図で
ある。
ある。
【図６】本発明の第２実施例を示す図である。
【図７】第２実施例における要部の信号波形を示す図で
ある。
ある。
【図８】位相調整回路が要求されるシステム例を示す図
である。
である。
【図９】従来の位相調整回路を示す図である。
１０…Ｄ−フリップフロップ １１…遅延手段 ２０…スイッチ手段 ３０…遅延増加手段 ３１…カウンタ ３２…セレクタ
Claims (1)
- 【請求項１】 データ信号およびクロック信号を入力と
するＤ−フリップフロップ（１０）と、 該Ｄ−フリップフロップのデータ端子（Ｄ）およびクロ
ック端子（ＣＫ）にそれぞれ該データ信号および該クロ
ック信号を入力させる第１モードまたは該データ端子お
よび該クロック端子にそれぞれ該クロック信号および該
データ信号を入力させる第２モードの切替えを行うスイ
ッチ手段（２０）と、 該データ信号および該クロック信号のいずれか一方に遅
延を与えこれらの信号間の位相を相対的に変化させる遅
延手段（１１）と、 該遅延手段での遅延量を、前記データ信号が "０" に変
化する毎に増加させる遅延増加手段（３０）とを備え、
位相調整時は前記スイッチ手段にて前記第２モードを選
択し、前記Ｄ−フリップフロップの出力（Ｑ）の論理が
反転したときに前記遅延増加手段の動作を凍結すると共
に、以後前記スイッチ手段にて前記第１モードを選択し
前記クロック信号による前記データ信号の読み取りを開
始することを特徴とする自動位相調整回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20332793A JPH0758605A (ja) | 1993-08-17 | 1993-08-17 | 自動位相調整回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20332793A JPH0758605A (ja) | 1993-08-17 | 1993-08-17 | 自動位相調整回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0758605A true JPH0758605A (ja) | 1995-03-03 |
Family
ID=16472181
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20332793A Withdrawn JPH0758605A (ja) | 1993-08-17 | 1993-08-17 | 自動位相調整回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0758605A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001141792A (ja) * | 1999-10-01 | 2001-05-25 | Schlumberger Technol Inc | 源同期信号出力を有する電子デバイスを試験する方法および装置 |
| JP2010220230A (ja) * | 1996-09-17 | 2010-09-30 | Fujitsu Semiconductor Ltd | 液晶表示装置の製造方法 |
-
1993
- 1993-08-17 JP JP20332793A patent/JPH0758605A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010220230A (ja) * | 1996-09-17 | 2010-09-30 | Fujitsu Semiconductor Ltd | 液晶表示装置の製造方法 |
| JP2001141792A (ja) * | 1999-10-01 | 2001-05-25 | Schlumberger Technol Inc | 源同期信号出力を有する電子デバイスを試験する方法および装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900006472B1 (ko) | 샘플링 클록 재생회로 | |
| US5554946A (en) | Timing signal generator | |
| EP0969350A2 (en) | Clock switching circuit | |
| US5319369A (en) | Parallel-to-serial converter | |
| WO1999007070A1 (en) | Circuitry for the delay adjustment of a clock signal | |
| IE51757B1 (en) | Digital phase difference measuring circuit | |
| JPH0220184B2 (ja) | ||
| CA1308448C (en) | Method of and circuit arrangement for recovering a bit clock from a received digital communication signal | |
| US5003561A (en) | Process for the reception of a binary digital signal | |
| US5132993A (en) | Shift register circuit | |
| JPH0758605A (ja) | 自動位相調整回路 | |
| US5012138A (en) | Interface circuit for asychronous data transfer | |
| US6756819B2 (en) | Synchronization circuit | |
| US6996201B2 (en) | Data receiving system robust against jitter of clock | |
| JP2702257B2 (ja) | ビット位相同期回路 | |
| KR950015047B1 (ko) | 클럭 전환 회로 | |
| JPS5974757A (ja) | 同期信号検出回路 | |
| JP2586712B2 (ja) | 非同期信号選択回路 | |
| GB2252651A (en) | Digital oscillator | |
| JPS6225579A (ja) | 同期信号検出回路 | |
| JP2620170B2 (ja) | 信号断検出回路 | |
| WO1998004043A1 (en) | High resolution digital synchronization circuit | |
| JPH08237104A (ja) | ビット位相検出回路およびビット位相同期回路 | |
| JPH06324113A (ja) | 半導体集積回路 | |
| JPH10224335A (ja) | ビット位相検出回路およびビット同期回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001031 |