JPH0758473A - 混成集積回路装置 - Google Patents
混成集積回路装置Info
- Publication number
- JPH0758473A JPH0758473A JP19742493A JP19742493A JPH0758473A JP H0758473 A JPH0758473 A JP H0758473A JP 19742493 A JP19742493 A JP 19742493A JP 19742493 A JP19742493 A JP 19742493A JP H0758473 A JPH0758473 A JP H0758473A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- printed wiring
- integrated circuit
- chip
- light receiving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
(57)【要約】
【目的】 リモートコントロール用の受光装置等の混成
集積回路装置の構成、及び製造組立の簡略化を図り、且
つコスト低減化を図る。 【構成】 絶縁基板２２の一方の面に配線パターン２３
とシールド用導電パターン２４が形成されてなる片面プ
リント配線基板２５を有し、この片面プリント配線基板
２５のシールド用導電パターン２４上に絶縁層２６を介
して電子素子例えばフォトＰＩＮダイオードチップ２
７、ＩＣチップ２８を実装し、フォトＰＩＮダイオード
チップ２７、ＩＣチップ２８を被冠するように片面プリ
ント配線基板２５をシールドケース３６内に収納して構
成する。
集積回路装置の構成、及び製造組立の簡略化を図り、且
つコスト低減化を図る。 【構成】 絶縁基板２２の一方の面に配線パターン２３
とシールド用導電パターン２４が形成されてなる片面プ
リント配線基板２５を有し、この片面プリント配線基板
２５のシールド用導電パターン２４上に絶縁層２６を介
して電子素子例えばフォトＰＩＮダイオードチップ２
７、ＩＣチップ２８を実装し、フォトＰＩＮダイオード
チップ２７、ＩＣチップ２８を被冠するように片面プリ
ント配線基板２５をシールドケース３６内に収納して構
成する。
Description
【０００１】
【産業上の利用分野】本発明は混成集積回路装置に関す
る。
る。
【０００２】
【従来の技術】混成集積回路装置、例えばリモートコン
トロール用の受光装置は、トランスミッターより発光さ
れる小信号を受け、デコードマイクロコンピュータで処
理出来るレベルまで上げる為、大きな増幅度を有してい
る。このため、受光装置では、外部ノイズを受け易く、
対策としてシールドケースに収納される。
トロール用の受光装置は、トランスミッターより発光さ
れる小信号を受け、デコードマイクロコンピュータで処
理出来るレベルまで上げる為、大きな増幅度を有してい
る。このため、受光装置では、外部ノイズを受け易く、
対策としてシールドケースに収納される。
【０００３】図２は、従来のリモートコントロール用の
受光装置の一例を示す。この受光装置１は、絶縁基板２
の一方の面に配線パターン３が形成され、他方の面にグ
ランド電位が与えられるシールド用導電パターン４が形
成された所謂両面プリント配線基板５を有し、その所要
の配線パターン３上に赤外線受光素子である例えばＰＩ
Ｎダイオードチップ６及びＩＣチップ７が実装され、各
ＰＩＮダイオードチップ６及びＩＣチップ７の電極が例
えばＡｕ細線８を介して所要の配線パターン３に接続さ
れ、この両面プリント配線基板５がそのＰＩＮダイオー
ドチップ６に対応する位置に受光窓９が設けられたシー
ルドケース１０内に収納されて構成される。ＰＩＮダイ
オードチップ６及びＩＣチップ７は樹脂層１１にて保護
される。１３は外部リード、１４はソルダーレジスト層
である。
受光装置の一例を示す。この受光装置１は、絶縁基板２
の一方の面に配線パターン３が形成され、他方の面にグ
ランド電位が与えられるシールド用導電パターン４が形
成された所謂両面プリント配線基板５を有し、その所要
の配線パターン３上に赤外線受光素子である例えばＰＩ
Ｎダイオードチップ６及びＩＣチップ７が実装され、各
ＰＩＮダイオードチップ６及びＩＣチップ７の電極が例
えばＡｕ細線８を介して所要の配線パターン３に接続さ
れ、この両面プリント配線基板５がそのＰＩＮダイオー
ドチップ６に対応する位置に受光窓９が設けられたシー
ルドケース１０内に収納されて構成される。ＰＩＮダイ
オードチップ６及びＩＣチップ７は樹脂層１１にて保護
される。１３は外部リード、１４はソルダーレジスト層
である。
【０００４】この受光装置１は、シールドケース１０と
両面プリント配線基板５の裏面に形成したシールド用導
電パターン４とによって外部からの電磁ノイズを遮蔽し
ており、シールドケース１０の裏面のシールド用蓋体が
省略された構成となっている。
両面プリント配線基板５の裏面に形成したシールド用導
電パターン４とによって外部からの電磁ノイズを遮蔽し
ており、シールドケース１０の裏面のシールド用蓋体が
省略された構成となっている。
【０００５】
【発明が解決しようとする課題】ところで、上記受光装
置１においては、その構成及び製造組立がより簡略化さ
れ、受光装置をより安価に提供できることが望まれてい
る。
置１においては、その構成及び製造組立がより簡略化さ
れ、受光装置をより安価に提供できることが望まれてい
る。
【０００６】本発明は、上述の点に鑑み、構成及び製造
組立の簡略化を可能にし、安価に提供できる混成集積回
路装置を提供するものである。
組立の簡略化を可能にし、安価に提供できる混成集積回
路装置を提供するものである。
【０００７】
【課題を解決するための手段】本発明に係る混成集積回
路装置は、絶縁基板２２の一方の面に配線パターン２３
とシールド用導電パターン２４が形成されてなる片面プ
リント配線基板２５を有し、この片面プリント配線基板
２５のシールド用導電パターン２４上に絶縁層２６を介
して電子素子２７，２８を実装し、この電子素子２７，
２８を被冠するように片面プリント配線基板２５をシー
ルドケース３６内に収納して構成する。
路装置は、絶縁基板２２の一方の面に配線パターン２３
とシールド用導電パターン２４が形成されてなる片面プ
リント配線基板２５を有し、この片面プリント配線基板
２５のシールド用導電パターン２４上に絶縁層２６を介
して電子素子２７，２８を実装し、この電子素子２７，
２８を被冠するように片面プリント配線基板２５をシー
ルドケース３６内に収納して構成する。
【０００８】
【作用】本発明においては、片面プリント配線基板２５
を用い、その同一面上に配線パターン２３と共に、シー
ルド用導電パターン２４を形成するようになし、このシ
ールド用導電パターン２４上に例えば印刷等によって形
成した絶縁層２６を介して電子素子２７，２８を実装す
ることにより、従来の両面プリント配線基板を用いる場
合に比して構成が簡略化される。
を用い、その同一面上に配線パターン２３と共に、シー
ルド用導電パターン２４を形成するようになし、このシ
ールド用導電パターン２４上に例えば印刷等によって形
成した絶縁層２６を介して電子素子２７，２８を実装す
ることにより、従来の両面プリント配線基板を用いる場
合に比して構成が簡略化される。
【０００９】また、電子素子２７，２８のプリント配線
基板２５への実装も片面のみでよいので、製造組立も簡
略化される。さらに、プリント配線基板２５の裏面には
電子素子が無いため、部外物による電気的ショート事故
は生じない。
基板２５への実装も片面のみでよいので、製造組立も簡
略化される。さらに、プリント配線基板２５の裏面には
電子素子が無いため、部外物による電気的ショート事故
は生じない。
【００１０】
【実施例】以下、図面を参照して本発明の実施例を説明
する。
する。
【００１１】図１は、本発明をリモートコントロール用
の受光装置に適用した場合である。本例においては、図
１に示すように、絶縁基板２２の一方の面に例えば銅箔
をパターニングしてなる配線パターン２３とシールド用
導電パターン２４とを形成してなる片面プリント配線基
板２５を設ける。
の受光装置に適用した場合である。本例においては、図
１に示すように、絶縁基板２２の一方の面に例えば銅箔
をパターニングしてなる配線パターン２３とシールド用
導電パターン２４とを形成してなる片面プリント配線基
板２５を設ける。
【００１２】この片面プリント配線基板２５の各シール
ド用導電パターン２４上に絶縁層２６を被着形成し、こ
の絶縁層２６上に夫々赤外線受光素子である例えばフォ
トＰＩＮダイオードチップ２７及びＩＣチップ２８を絶
縁性接着層２９を介して実装し、各ＰＩＮダイオードチ
ップ２７及びＩＣチップ２８の電極を対応する配線パタ
ーン２３に金属細線、例えばＡｕ細線３０を介して接続
する。
ド用導電パターン２４上に絶縁層２６を被着形成し、こ
の絶縁層２６上に夫々赤外線受光素子である例えばフォ
トＰＩＮダイオードチップ２７及びＩＣチップ２８を絶
縁性接着層２９を介して実装し、各ＰＩＮダイオードチ
ップ２７及びＩＣチップ２８の電極を対応する配線パタ
ーン２３に金属細線、例えばＡｕ細線３０を介して接続
する。
【００１３】シールド用導電パターン２４を被覆する絶
縁層２６は、配線パターン２４の接続部以外を被覆する
所謂ソルダーレジスト層３１と同じレジスト層で形成す
ることができる。即ち、絶縁層２６は、ソルダーレジス
ト層３１と同時に印刷等により形成することができる。
３２はプリント配線基板２５を貫通するように導出され
た外部リードである。ＰＩＮダイオードチップ２７及び
ＩＣチップは、枠体３３で囲われ、この枠体３３内に注
入した樹脂３４埋め込めるようにして保護される。
縁層２６は、配線パターン２４の接続部以外を被覆する
所謂ソルダーレジスト層３１と同じレジスト層で形成す
ることができる。即ち、絶縁層２６は、ソルダーレジス
ト層３１と同時に印刷等により形成することができる。
３２はプリント配線基板２５を貫通するように導出され
た外部リードである。ＰＩＮダイオードチップ２７及び
ＩＣチップは、枠体３３で囲われ、この枠体３３内に注
入した樹脂３４埋め込めるようにして保護される。
【００１４】一方、前端面にＰＩＮダイオードの受光窓
３５を有し、後方が開放されたシールドケース３６を設
け、ＰＩＮダイオードチップ２７及びＩＣチップ２８が
被冠されるように片面プリント配線基板２５をシールド
ケース３６内に収納してリモートコントロール用の受光
装置３８を構成する。
３５を有し、後方が開放されたシールドケース３６を設
け、ＰＩＮダイオードチップ２７及びＩＣチップ２８が
被冠されるように片面プリント配線基板２５をシールド
ケース３６内に収納してリモートコントロール用の受光
装置３８を構成する。
【００１５】この受光装置３８では、各裏面のシールド
用導電パターン２４とシールドケース３５により、ＰＩ
Ｎダイオードチップ２７及びＩＣチップ２８を外部電磁
ノイズから遮蔽することができる。
用導電パターン２４とシールドケース３５により、ＰＩ
Ｎダイオードチップ２７及びＩＣチップ２８を外部電磁
ノイズから遮蔽することができる。
【００１６】かかる構成の受光装置３７によれば、同一
面の銅箔から配線パターン２３とシールド用導電パター
ン２４を形成した片面プリント配線基板２５を用い、印
刷による絶縁層２６を介してＰＩＮダイオードチップ２
７及びＩＣチップ２８を実装するようになすことによ
り、シールドケース３６の蓋体を省略できると共に、従
来の両面プリント配線基板を用いた場合に比してもその
プリント配線基板２５を簡略化することができ、且つプ
リント配線基板２６の製作コストも低減できる。
面の銅箔から配線パターン２３とシールド用導電パター
ン２４を形成した片面プリント配線基板２５を用い、印
刷による絶縁層２６を介してＰＩＮダイオードチップ２
７及びＩＣチップ２８を実装するようになすことによ
り、シールドケース３６の蓋体を省略できると共に、従
来の両面プリント配線基板を用いた場合に比してもその
プリント配線基板２５を簡略化することができ、且つプ
リント配線基板２６の製作コストも低減できる。
【００１７】そして、プリント配線基板２５に実装する
電子素子が全く片側のみになるため、電子素子の実装も
簡単となり、受光装置の製造組立も簡略化することがで
きる。従って、この種リモートコントロール用の受光装
置３８をより安価に提供することができる。
電子素子が全く片側のみになるため、電子素子の実装も
簡単となり、受光装置の製造組立も簡略化することがで
きる。従って、この種リモートコントロール用の受光装
置３８をより安価に提供することができる。
【００１８】さらに、この受光装置３８を電子機器に組
込んだときにも、片面プリント配線基板２５の裏面には
電子素子が無いので、部外物による電気的ショートの事
故は生じない。
込んだときにも、片面プリント配線基板２５の裏面には
電子素子が無いので、部外物による電気的ショートの事
故は生じない。
【００１９】尚、上例においては、本発明を、リモート
コントロール用の受光装置に適用した場合であるが、そ
の他の混成集積回路装置にも適用することができる。
コントロール用の受光装置に適用した場合であるが、そ
の他の混成集積回路装置にも適用することができる。
【００２０】
【発明の効果】本発明に係る混成集積回路装置によれ
ば、プリント配線基板として一方の面にのみ配線パター
ンとシールド用導電パターンを形成してなる片面プリン
ト配線基板を使用するので、構成が簡略化され、プリン
ト配線基板の作製コストも低減する。
ば、プリント配線基板として一方の面にのみ配線パター
ンとシールド用導電パターンを形成してなる片面プリン
ト配線基板を使用するので、構成が簡略化され、プリン
ト配線基板の作製コストも低減する。
【００２１】プリント配線基板に搭載する電子素子が全
て片側になるため、製造、組立が容易となり、加工費も
少なくなる。
て片側になるため、製造、組立が容易となり、加工費も
少なくなる。
【００２２】さらに、混成集積回路装置の外側となるプ
リント配線基板の裏面には電子素子が無いため、部外物
による電気的ショートが発生する懼れがない。
リント配線基板の裏面には電子素子が無いため、部外物
による電気的ショートが発生する懼れがない。
【図１】本発明に係るリモートコントロール用の受光装
置の実施例を示す構成図である。
置の実施例を示す構成図である。
【図２】従来のリモートコントロール用の受光部の例を
示す構成図である。
示す構成図である。
１，３８ リモートコントロール用の受光装置 ２，２２ 絶縁基板 ３，２３ 配線パターン ４，２４ シールド用導電パターン ５ 両面プリント配線基板 ２５ 片面プリント配線基板 ２６ 絶縁層 ６，２７ ＰＩＮダイオードチップ ７，２８ ＩＣチップ ２９ 絶縁性接着剤 ８，３０ Ａｕ細線 １４，３１ ソルダーレジスト層 １３，３２ 外部リード １２，３３ 枠体 １１，３４ 樹脂 ９，３５ 受光窓 １０，３６ シールドケース
Claims (1)
- 【請求項１】 絶縁基板の一方の面に配線パターンとシ
ールド用導電パターンが形成されてなる片面プリント配
線基板を有し、 該片面プリント配線基板の前記シールド用導電パターン
上に絶縁層を介して電子素子が実装され、 前記電子素子を被冠するように前記片面プリント配線基
板がシールドケース内に収納されて成る混成集積回路装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19742493A JPH0758473A (ja) | 1993-08-09 | 1993-08-09 | 混成集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19742493A JPH0758473A (ja) | 1993-08-09 | 1993-08-09 | 混成集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0758473A true JPH0758473A (ja) | 1995-03-03 |
Family
ID=16374295
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19742493A Pending JPH0758473A (ja) | 1993-08-09 | 1993-08-09 | 混成集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0758473A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6160253A (en) * | 1997-10-01 | 2000-12-12 | Matsushita Electronics Corporation | Photo detector having a plurality of semiconductor layers |
| CN114942493A (zh) * | 2022-05-05 | 2022-08-26 | 武汉光迅科技股份有限公司 | 一种芯片组件、光器件及组装方法 |
-
1993
- 1993-08-09 JP JP19742493A patent/JPH0758473A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6160253A (en) * | 1997-10-01 | 2000-12-12 | Matsushita Electronics Corporation | Photo detector having a plurality of semiconductor layers |
| CN114942493A (zh) * | 2022-05-05 | 2022-08-26 | 武汉光迅科技股份有限公司 | 一种芯片组件、光器件及组装方法 |
| CN114942493B (zh) * | 2022-05-05 | 2024-01-30 | 武汉光迅科技股份有限公司 | 一种芯片组件、光器件及组装方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4647148A (en) | Fiber optic receiver module | |
| JP3393013B2 (ja) | 赤外線送受信モジュールの構造 | |
| JP3900606B2 (ja) | 赤外線データ通信モジュール | |
| JPH0758473A (ja) | 混成集積回路装置 | |
| JP3234743B2 (ja) | 半導体部品実装型フレキシブルプリント基板 | |
| JPH1074962A (ja) | 赤外線リモコン受光ユニット及びその製造方法 | |
| JP4197569B2 (ja) | 赤外線データ通信モジュール | |
| JP4319771B2 (ja) | 赤外線データ通信モジュール | |
| KR200335187Y1 (ko) | 실드케이스를 삭제한 적외선 리모콘 수신모듈 | |
| US20210175180A1 (en) | Electromagnetic shielding of compact electronic modules | |
| JP4222458B2 (ja) | 赤外線データ通信モジュール | |
| JP2810182B2 (ja) | 混成集積回路部品の構造 | |
| JP2002252357A (ja) | 光電センサ | |
| JPH04329699A (ja) | 光モジュールの取付け構造 | |
| JP3491645B2 (ja) | 光モジュール | |
| JP2001085733A (ja) | 光モジュール | |
| JP4065673B2 (ja) | 赤外線通信ユニット | |
| JPS63202794A (ja) | 集合表示体 | |
| JPS62165377A (ja) | 光通信用送受信モジユ−ル装置およびその製造方法 | |
| JPH09181339A (ja) | 光電変換装置 | |
| JPS6320157Y2 (ja) | ||
| KR100685117B1 (ko) | 적외선 수신 모듈 | |
| JP2586931Y2 (ja) | リモコン受光ユニット | |
| JP2800737B2 (ja) | 半導体装置 | |
| JPH08116087A (ja) | 光モジュール |