JPH0756913B2 - セラミック多層配線基板の製造方法 - Google Patents

セラミック多層配線基板の製造方法

Info

Publication number
JPH0756913B2
JPH0756913B2 JP2249480A JP24948090A JPH0756913B2 JP H0756913 B2 JPH0756913 B2 JP H0756913B2 JP 2249480 A JP2249480 A JP 2249480A JP 24948090 A JP24948090 A JP 24948090A JP H0756913 B2 JPH0756913 B2 JP H0756913B2
Authority
JP
Japan
Prior art keywords
conductor
exposed
ceramic
wiring board
multilayer wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2249480A
Other languages
English (en)
Other versions
JPH04127496A (ja
Inventor
恵造 宮田
道生 浅井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Priority to JP2249480A priority Critical patent/JPH0756913B2/ja
Publication of JPH04127496A publication Critical patent/JPH04127496A/ja
Publication of JPH0756913B2 publication Critical patent/JPH0756913B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は電子回路部品として使用されるセラミック多層
配線基板の製造方法に関する。
[従来の技術] 従来から、セラミックグリーンシート等からなる絶縁層
と、導体ペーストからなる高融点金属を主成分とする導
体層とが交互に積層された積層体を同時焼成してセラミ
ック基板を作成し、このセラミック基板の内層導体露出
部(以下、必要に応じてビヤ部と称する)に耐酸化バリ
ア層を設けた後、接続用導体をスクリーン印刷形成した
後、前記接続用導体上に厚膜導体を印刷形成する複合セ
ラミック多層配線基板が多用されている。配線の高密度
化が図れるためである。
この場合、第5図に示すように、セラミック基板1の導
体露出部2上に耐酸化バリア層を設けた後印刷形成され
る接続用導体4は、前記導体露出部2の全面を覆うよう
に形成される。接続部の信頼性を確保するためである。
[発明が解決しようとする課題] 然しながら、このように接続用導体4をスクリーンメッ
シュにより印刷形成する場合において、第6図に示すよ
うに、セラミック基板1aの収縮のバラツキに起因して導
体露出部2aに位置ずれが発生するために、導体露出部2a
と、スクリーンメッシュのマスクパターンを介して印刷
形成される接続用導体4との相互位置関係にずれを発生
して、最悪の場合には、導体露出部2aの中、接続用導体
4に覆われなくなる部分6(ハッチング部分)が発生す
る。これを回避するために接続用導体4の面積、換言す
れば、スクリーンメッシュのマスクパターンを予め相当
に大きく形成することも考えられるが、高密度配線の要
請には添わない。
本発明は前記の課題に鑑みてなされたものであって、予
めセラミック基板の収縮のバラツキを考慮した接続用導
体を形成することにより、導体露出部に位置ずれが生起
してもなお接続用導体に覆われているようにして接続部
の信頼性を確保し、結果として高密度配線を可能とする
セラミック多層配線基板の製造方法を提供することを目
的とする。
[課題を解決するための手段] 前記の課題を解決するために、本発明に係るセラミック
多層配線基板の製造方法は、 セラミックからなる絶縁層と、高融点金属を主成分とす
る導体層とを交互に積層して積層体を作成した後、前記
積層体を同時焼成して導体露出部を有するセラミック基
板を作成する第1の工程と、 前記セラミック基板の導体露出部上に耐酸化バリア層を
設けた後、接続用導体を形成する際、前記セラミック基
板の中央点を基準点とし、この基準点からの距離に応じ
て接続用導体の面積が大きくなるように形成する第2の
工程と、 前記接続用導体上に厚膜導体を形成し、当該厚膜導体を
焼成する第3の工程と、 を有することを特徴とする。
[構成の具体的説明] 上記構成に係る発明は、三つの工程を有している。
第1工程では、第2図Aに示すように、セラミックグリ
ーンシートからなる絶縁層10を準備し、さらに前記グリ
ーンシートと同一成分を主原料とする絶縁ペーストから
なる絶縁層12、14と、タングステン、モリブデン等の高
融点金属を主成分とする導体ペーストからなる導体層1
6、18、20とを交互に印刷して導体露出部22を有する積
層体24を形成した後、同時焼成して導体露出部22a、22
b、22c、22d、22e、22fを有するセラミック基板26(第
2図B参照)を作成する。さらに、導体露出部22a乃至2
2f上にニッケルめっき層および貴金属の溶融体からなる
耐酸化バリア層27a乃至27fを形成しておく。
この場合、焼成後のセラミック基板26は焼成前の積層体
24に比較して、第2図A、Bから理解されるように、収
縮して小さくなる。第2図Bにおいて、同時焼成後の絶
縁層、導体層の符号には夫々添字aを付して第2図Aに
おける絶縁層、導体層と区別している。
なお、セラミック基板の作成法としては、このような印
刷法以外に、グリーンシートからなる絶縁層と高融点金
属からなる導体ペーストを印刷して導体層とし、積層し
て同時焼成する、所謂、積層法によってもよい。また、
積層法と印刷法とを共用してもよい。
第2工程では、先ず、第3図Aに示すように、前記セラ
ミック基板26と平行に接続用導体28a、28b、28c、28d、
28e、28f用の開口(マスクパターン)30a、30b、30c、3
0d、30e、30fが形成されたスクリーンメッシュを配置す
る。
次に、前記導体露出部22a乃至22f(耐酸化バリア層27a
乃至27fが同じ大きさで設けられている)を覆うように
ペースト状の貴金属導体、ガラス等からなる接続用導体
28a乃至28f(第3図A、第3図B平面図参照)をスキー
ジ(図示せず)を用いて印刷形成して、さらに焼成す
る。なお、接続用導体28a乃至28fを形成するのは導体露
出部22a乃至22fで形成される厚膜導体との接続の信頼性
を確保するためである。
この場合、接続用導体28a乃至28fの形状は所定の基準点
からの距離に応じてその面積が大きくなるように形成し
ている。
所定の基準点をセラミック基板26の中央点Pに選択した
場合には、x、y直交座標上の基準点の移動(位置ず
れ)量が最も少なく、その他の座標点(x,y)の移動量
は基準点から外側に放射状に徐々に大きくなる。そこ
で、接続用導体28a乃至28fの形状は、第3図Bから理解
されるように、中央点Pにおいては、最も小さい面積に
形成し、中央点Pより外側に向かうにつれてその面積が
徐々に大きくなるように形成する。換言すれば、積層体
24の焼成後にオーバーラップ部分E(第3図B中、網掛
部分)が所定量以上残存するように接続用導体28a乃至2
8fを印刷形成する。なお、接続用導体28a乃至28fを矩形
形状に選択しているのはスクリーンメッシュ32(第3図
A参照)にマスクパターンを作成するための利便性を考
慮したためであり、これ以外の形状、例えば、円形状、
楕円形状、または焼成前後の導体露出部の外形に沿った
形状等とすることも本発明に含まれる。
ここで、接続用導体のパターン形成についてさらに一般
的に説明する。なお、基板焼成時におけるセラミックの
収縮は基板上において平面的に発生するので、基準点
(原点)をHとするx、y直交座標上のx方向、y方向
の夫々の方向について説明する。
そこで、第1図に示すように、隣り合う導体露出部R1、
R2上に形成され、その座標中心が(x1,y1)、(x2,y2)
であり、その面積が夫々(Ax・Ay)、(Bx・By)である
場合の接続用導体Q1、Q2について考察する。また、図に
おいて破線で囲繞された領域38、40は、夫々導体露出部
R1、R2が基板収縮によって移動(位置ずれ)する可能性
のある範囲を表している。
そこで、接続用導体Q1、Q2が形成される部分の基板の収
縮率の標準偏差σは、その領域が小さいことから、同一
であるものとし、予め測定される、その値は、x方向、
y方向について、(σx,σy)(%)であるとする。こ
の場合、導体露出部R1およびR2の移動量は、統計学上の
見地から±3(σx,σy)内に制限される。
従って、座標が(x1,y1)である導体露出部R1の位置
は、 の範囲(前記領域38に対応する)でバラツキを有するこ
とが理解される。この式から理解されるように、バラツ
キの範囲は座標の定め方、すなわち、基準点Hの定め方
によって決定されるので、基板全体としての位置のバラ
ツキ量を小さくするためには、基準点Hが基板の中央点
Pに設定されることが好ましい。
導体露出部R1上に形成される接続用導体Q1の面積は、当
該導体露出部R1全体を覆う必要があるので、前記導体露
出部R1自体の面積(Ax・Ay)に前記バラツキの範囲と必
要最小限のオーバーラップ部分Cを加えた面積(Cx・C
y)に設定しなければならないことから、次の第1式に
示すように決定される。
また、導体露出部R1に隣り合って配置される座標が(x
2,y2)である導体露出部R2においても同様の考えで接続
用導体Q2の面積(Dx・Dy)を設定する必要がある。この
場合、接続用導体Q1、Q2同士で必要最小限の導体間隔S
を確保するために、先ず、x方向について考察すると、
次の第2式に示すように表される。
y方向についても同様の式が成立するが、接続用導体Q
1、Q2間の必要最小限の導体間隔Sを確保するために
は、x方向とy方向の少なくともいずれか一方を満足し
て接続用導体Q2の面積(Dx・Dy)を設定すればよい。
ここで、導体露出部R1のx座標が定まっていて(ここで
は、x=x1)その隣に配置される導体露出部R2のx座標
を求めるためには、前記第2式の右辺から座標x2を消去
する必要がある。この観点に基づき第2式を整理する
と、次の第3式が得られる。
また、y方向についても同様に第4式が得られる。
よって、導体露出部R1とR2との間隔が第3式または第4
式の少なくとも一つの式を満足するように接続用導体Q2
の面積(Dx・Dy)に係る座標点を設定すればよい。
このように接続用導体Q1、Q2を形成することにより、導
体露出部R1、R2は夫々一定の確率(ここでは、±3σに
対応する確率であり、正規分布と考えられることからそ
の値は約99.7%である)下で接続用導体Q1、Q2に覆われ
ることになる。
次に、第3工程では、第4図に示すように、前記接続用
導体28a乃至28fの上に厚膜導体42を形成する。この場
合、厚膜導体42は、例えば、パラジウム、銀、金、白金
の中、少なくとも一種以上と、例えば、硼珪酸ガラスの
混成ペーストを、スクリーン印刷等により形成する。
さらに、厚膜導体42の形成されたセラミック基板44を焼
成する。このようにしてセラミック多層配線基板が製造
される。
[実施例] 同時焼成セラミック多層基板において、上記の条件を適
用した。
各パラメータの値は、 所定の導体露出部R1の中央点座標が (x1,y1)=(22,10)〔mm〕 当該導体露出部R1上に形成される接続用導体Q1の収縮率
の標準偏差が (σx,σy)=(0.1,0.12)〔%〕 焼成後における導体露出部R1と接続用導体Q1における必
要最小限のオーバーラップ部分Cが C=0.2〔mm〕 導体露出部R1の水平成分Axと垂直成分Ayが (Ax,Ay)=(0.3,0.3)〔mm〕 とする。
パラメータの値がこのように決定されたときの導体露出
部R1上の接続用導体Q1の面積(Cx・Cy)は、前記第1式
に上記値を代入することにより、 Cx・Cy=0.822×0.772 となる。
また、隣り合う接続用導体Q2との導体間隔が S=0.2 導体露出部R2の水平成分Bxと垂直成分Byが (Bx,By)=(0.3,0.3) とするとき、導体露出部R2を、上記パラメータを第3式
に代入して、 |22−x2|≧1.017〔mm〕 または、第4式に代入して、 |10−y2|≧0.969〔mm〕 の少なくとも一方を満たすような座標(x2,y2)に配置
した。
基板上には、多数の導体露出部が存在するが、各導体露
出部間においても同様な条件が満たされるように、導体
露出部を形成し、それによって得られた基板上に、前記
条件を満たすように設計された接続用導体を形成したの
で焼成収縮バラツキに起因した位置ずれ不良が皆無とな
った。
[発明の効果] 以上のように本発明によれば、予めセラミック基板の収
縮バラツキを考慮した接続用導体を導体露出部上に形成
することにより、導体露出部に位置ずれが生起しても接
続用導体によって必ず覆われることになる。
従って、導体露出部と接続用導体との接続部の信頼性が
確保でき、結果として、高密度配線が可能となる利点が
得られる。
【図面の簡単な説明】
第1図は本発明に係るセラミック多層配線基板の製造方
法の要部工程の説明図、 第2図A、Bはセラミック多層配線基板の一部省略縦断
面図、 第3図Aはセラミック多層配線基板の一部省略縦断面
図、 第3図Bは第3図Aに示すセラミック多層配線基板の平
面図、 第4図は第3図Aに示すセラミック基板に厚膜導体を形
成した縦断面図、 第5図および第6図は従来技術に係るセラミック多層配
線基板の製造方法に係る説明図である。 10、12、14……絶縁層 16、18、20……導体層 22a〜22f、R1、R2……導体露出部 24……積層体 26、44……セラミック基板 27a〜27f……耐酸化バリア層 28a〜28f、Q1、Q2……接続用導体 42……厚膜導体 C……オーバーラップ部分 H……基準点 P……中央点 S……導体間隔 標準偏差……σx、σy
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−59798(JP,A) 特開 昭61−58296(JP,A) 特開 昭60−77492(JP,A) 特開 昭49−92547(JP,A) 特開 昭49−57366(JP,A) 特開 昭63−227097(JP,A) 特開 平2−129997(JP,A)

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】セラミックからなる絶縁層と、高融点金属
    を主成分とする導体層とを交互に積層して積層体を作成
    した後、前記積層体を同時焼成して導体露出部を有する
    セラミック基板を作成する第1の工程と、 前記セラミック基板の導体露出部上に耐酸化バリア層を
    設けた後、接続用導体を形成する際、前記セラミック基
    板の中央点を基準点とし、この基準点からの距離に応じ
    て接続用導体の面積が大きくなるように形成する第2の
    工程と、 前記接続用導体上に厚膜導体を形成し、当該厚膜導体を
    焼成する第3の工程と、 を有することを特徴とするセラミック多層配線基板の製
    造方法。
JP2249480A 1990-09-18 1990-09-18 セラミック多層配線基板の製造方法 Expired - Lifetime JPH0756913B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2249480A JPH0756913B2 (ja) 1990-09-18 1990-09-18 セラミック多層配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2249480A JPH0756913B2 (ja) 1990-09-18 1990-09-18 セラミック多層配線基板の製造方法

Publications (2)

Publication Number Publication Date
JPH04127496A JPH04127496A (ja) 1992-04-28
JPH0756913B2 true JPH0756913B2 (ja) 1995-06-14

Family

ID=17193596

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2249480A Expired - Lifetime JPH0756913B2 (ja) 1990-09-18 1990-09-18 セラミック多層配線基板の製造方法

Country Status (1)

Country Link
JP (1) JPH0756913B2 (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4957366A (ja) * 1972-10-04 1974-06-04
JPS5543255B2 (ja) * 1973-01-05 1980-11-05
JPS6077492A (ja) * 1983-10-04 1985-05-02 日本碍子株式会社 セラミック多層配線基板の製造法
JPS6158296A (ja) * 1984-08-29 1986-03-25 日本碍子株式会社 セラミツク多層配線基板
JPS6158798A (ja) * 1984-08-30 1986-03-26 大日本印刷株式会社 水圧転写方式に利用される転写用シ−ト
JPS63227097A (ja) * 1987-03-17 1988-09-21 富士通株式会社 厚膜スル−ホ−ルランドの形成方法
JPH02129997A (ja) * 1988-11-10 1990-05-18 Noritake Co Ltd 多層セラミック回路基板の製造方法

Also Published As

Publication number Publication date
JPH04127496A (ja) 1992-04-28

Similar Documents

Publication Publication Date Title
US4336551A (en) Thick-film printed circuit board and method for producing the same
US4521449A (en) Process for forming a high density metallurgy system on a substrate and structure thereof
EP0250842B1 (en) Imaging process for forming ceramic electronic circuits
KR840001994A (ko) 세라믹 다층 배선판의 제조방법
JPH0756913B2 (ja) セラミック多層配線基板の製造方法
US4562513A (en) Process for forming a high density metallurgy system on a substrate and structure thereof
JP2833521B2 (ja) 配線基板
JP2002324962A (ja) インダクタ内蔵のプリント配線板及びその製造方法
JP6921708B2 (ja) セラミック基板
JPS62272588A (ja) 多層セラミツク配線基板の製造方法
JP2002299818A (ja) 多層回路基板
TWI785814B (zh) 多層電路板的盲孔成形方法、多層電路板製造方法、多層電路板及多層電路板製造系統
JP2003007559A (ja) 積層電子部品の製造方法および積層電子部品
JPH0326550B2 (ja)
JPH0685462A (ja) セラミック多層基板の製造方法
TWI772188B (zh) 多層電路板的穿孔成形方法、多層電路板製造方法、多層電路板及多層電路板製造系統
JP2542128B2 (ja) セラミック多層配線基板およびその製造法
JPH09213881A (ja) 混成集積回路装置およびその製造方法
JPH10321404A (ja) 抵抗器およびその製造方法
JP2001044631A (ja) 多層基板
JPH11224825A (ja) 電子部品の製造方法
JP2004179585A (ja) 積層チップ部品の製造方法
JPH01128587A (ja) セラミック配線基板の製造方法
JPH04127495A (ja) セラミック多層配線基板およびその製造方法
JPH03157990A (ja) 配線基板の製造方法