JPH0748703B2 - スペクトラム拡散受信機 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はスペクトラム拡散受信機に係り、特に該受信機
に用いられる相関器における受信擬似雑音符号（Pseudo
Noise Code 以下PN符号と称する）と基準PN符号との
初期同期の動作を安定化するための改良に関する。

［発明の概要］ 受信符号に含まれる受信PN符号と受信側で発生される基
準信号に含まれる基準PN符号との相関をとる相関器を備
え、上記両符号の同期化手段に含まれる可逆カウンタに
相関スパイクから相関パルスを生成する時の遅延量に応
じたオフセット値が設定されているスペクトラム拡散受
信機である。

［従来の技術］ スペクトラム拡散通信では、第９図（ａ）に示すよう
に、データで２進符号の一つである擬似雑音符号を変調
し、変調されたPN符号で擬似波を変調して送信する。図
中31はデータ、32は変調器、33はPN符号発生器、34は搬
送波発生器、35は変調器、36はアンテナを意味する。受
信側では、第９図（ｂ）に示すように、その信号を受信
し、整合フィルタにおいて、基準となるPN符号との相関
をとり、両符号が一致した時及びその近傍に現われる相
対的に大きな振幅の自己相関波形（以下本明細書におい
ては、相関スパイク波形と称する）を処理してデータを
復元する。図中37はアンテナ、38は相関器、39は基準PN
符号発生器、40はデータ復調器、41はデータを表わす。

整合フィルタの一つとしてコンボルバがある。コンボル
バは畳込み積分を行う機能素子であるが、基準となる２
進符号（以下本明細書においては、基準符号と称する）
が受信符号と時間反転した関係にあれば、相関演算を行
う整合フィルタとなる。

コンボルバの一例として、SAWコンボルバがある。SAWコ
ンボルバには、構造的に（１）圧電体とシリコンの間に
空隙を設けたもの、（２）圧電体とシリコンを酸化膜を
介して一体化したもの、（３）圧電体のみのもの、等が
ありいずれも非線形特性を利用して、２信号の相互作用
によって積演算を行い、その結果を相互作用領域上に設
けられたゲートと呼ばれる電極において積分する。

第10図はSAWコンボルバの構造を示す例で、図中42,43は
トランスデューサ、44は圧電体、45は酸化膜、46はシリ
コン、47はゲート電極を示す。トランスデューサ42より
入力した信号ｓ（ｔ）は図の右方向へ、トランスデュー
サ43より入力した信号は左方向へ伝播する。圧電体−酸
化膜−シリコン構造が有する非線形特性によりｓ（ｔ）
とｒ（ｔ）の間に相互作用が生じ、積演算が行われ、そ
の結果がゲート電極47により積分される。

ゲート電極17から出力される信号ｃ（ｔ）は、次式で表
わされる。

但し、Ａは定数、Ｔはゲート電極下を音波が通過するに
要する時間（以下本明細書においてはゲート内遅延時間
と称する）、ｘはｓ（ｔ）の伝播方向に測った距離、ｖ
は音速である。

一般にPN符号は一定の周期を有している。送信側の作り
出す波形において、PN符号の１周期とデータ１ビットの
長さにある関係を持たせることが多い。ここでは説明の
容易さから、PN符号１周期と１データ・ビットの長さが
等しい場合を例にとる。

一方、ゲート内遅延時間とPN符号の関係も適宜選択でき
る。すなわちPN符号１周期に対して、ゲート内遅延時間
を短くする。等しくする、あるいは長くすることができ
る。ゲート内遅延時間は、相関演算において、積分区間
を意味している。PN符号の相関特性上、積分区間がちょ
うど１周期に亘るのが好ましい。そこで、本説明におい
ては、ゲート内遅延時間とPN符号１周期が等しい場合を
例にとることにする。

以上の関係を第11図（ａ），（ｂ）及び（ｃ）に示す。
（ａ）はデータ、（ｂ）はPN符号の配列を表わし、以上
の例においては１データ・ビットの長さとPN符号１周期
は動じで、ｌに等しい。（ｃ）はコンボルバの図式的な
断面図で、ゲート電極の長さＬ内の遅延時間はｌに等し
い。以上は説明のための例であって、ｌはデータ・ビッ
トとPN符号１周期とゲート内遅延時間の関係は適宜選択
できる。

さて、実際の通信においては、受信側ではいつ送信され
た信号を受信するか不明であるから、一方のトランスデ
ューサに基準信号を入力して信号の受信を待機してい
る。信号が受信されると、他方のトランスデューサよ
り、コンボルバに供給される。受信信号と基準信号に含
まれるそれぞれのPN符号が一致すると、コンボルバのゲ
ート電極より相関スパイク波形が得られる。しかし、両
符号がどのような位置で一致しているかは全く不明であ
る。両符号の一致する位置が正しく設定されなければ、
データを正しく復元することはできない。例えば、第12
図（ａ）のような形で、両符号が一致した場合、受信符
号の半分にはデータ・ビットＡが、残りの半分にはデー
タ・ビットＢがのっている。図は上からデータ・ビッ
ト、受信PN符号及び基準PNの配列を表わし、Ｌで示した
領域はゲート電極下の相互作用領域を表わす。PN符号
は矢印で示すようにPN符号Ａの時間進行方向を時間反転
したものである。

以上説明したように、受信符号と基準符号が、最初にど
の位置で一致しようとも、最終的には第12図（ｂ）のよ
うな位置で一致するように、何らかの手段を講じなくて
はならない。このように、信号を受信してから符号同志
が第12図（ｂ）の位置で一致するまでを初期同期と呼ぶ
ことにする。

初期同期が成立し、第12図（ｂ）のような配置になった
後、受信PN符号のクロック周波数と基準PN符号のクロッ
ク周波数に差がある場合には、第12図（ｂ）の配置から
徐々に一致する位置がずれていく。そのずれは、受信PN
符号と基準PN符号の先頭が出会うたびに、 と表わされる。但し、式中f_rは基準f_r符号のクロック周
波数、f_tは受信PN符号のクロック周波数、ＮはPN符号１
周期を構成するチップ数である。

すなわち、初期同期が成立しても、符号のクロック周波
数が異なると、一致する位置は正しい位置から徐々にず
れて、データが復調できなくなってしまう。このことは
“ずれ”を無くすためには、送信側と受信側に全く同一
のクロック周波数を用意しなくてはならないことを意味
する。クロック発振器としては、水晶発振器を基準とす
るのが一般的であるが、全く同一の周波数で発進する水
晶を複数個製造することは極めて困難であるばかりでな
く、温度や湿度等の環境を極めて正確に制御しなければ
ならない等の欠点がある。

このため上記欠点を改良すべく、前記相関スパイクを信
号処理してパルス（以下相関パルスと称する）を生成
し、この相関パルスによって基準PN符号を初期化（リセ
ット）することにより両PN符号の一周期におけるパター
ンを相関器上で一致させて前記初期同期を行う方法も、
例えば特願昭59-77789号に提案されている。

［発明が解決しようとする問題点］ しかしかかる方法においても、相関スパイクから相関パ
ルスを生成する際の信号処理に要する遅延量に応じた両
PN符号の同期化が考慮されておらず、正常な初期同期の
動作を行う点で問題があった。

従って本発明の目的は上記遅延量の設定方法及び設定箇
所を確立して該遅延量に応じた両PN符号の同期化を図る
ことにより常時安定な相関器における初期同期の動作を
可能ならしめたスペクトラム拡散受信機を提供するにあ
る。

［問題点を解決するための手段］ 本発明は上記目的を達成するため、受信信号に含まれる
受信PN符号と、受信側で発生される基準信号に含まれる
基準PN符号との相関をとる相関器により上記受信信号か
ら所望の情報を復調するスペクトラム拡散受信機におい
て、上記基準PN符号の先頭ビットのタイミングで順方向
の計数を開始し、上記相関器から出力される相関スパイ
クから生成される相関パルスによって逆方向の計数に切
り換え、その計数値が所定値に達した時に出力信号を発
生する可逆計数手段を有し、該出力信号に応答して上記
基準PN符号を先頭ビットから上記相関器への入力を開始
するように制御することにより該相関器における受信PN
符号と基準PN符号との同期をとるように構成され、上記
相関スパイクを信号処理して上記相関パルスを生成する
際の遅延量に応じて上記計数手段にオフセット値を設定
するようにしたことを特徴とする。

［作用］ 上述した構成により相関器における両符号の同期化手段
に含まれる可逆計数手段に、相関スパイクから相関パル
スを生成する際の信号処理に要する遅延量に対応するオ
フセット値が設定されるので、常時安定な初期同期が行
われる。

［実施例］ 以下図面に示す実施例を参照して本発明を説明すると、
第１図は本発明によるスペクトラム拡散受信機の一実施
例で、１は相関器、２は２値化回路、３は第１の整合フ
ィルタ、４はアップダウンカウンタ、５は基準PN符号発
生器、６はサンプリングパルス及びウインドパルス発生
器、７はディジタル位相ロックループ回路、８はPN符号
位相制御パルス生成回路、９は２値データ復調回路、10
は第２の整合フィルタである。

第１図において、２値化回路２は受信PN符号と基準PN符
号（チ）が相関器１において一致した時及びその近傍に
現われる相関スパイク（ニ）を、その極性の正側及び負
側に分離した相関パルス（ホ）を生成する。第１の整合
フィルタ３は２値化回路２から出力される相関パルス
（ホ）のパターンが所定の判定パターンに一致した時、
パルス（ヘ）（初期同期検出信号）を出力する。

アップダウンカウンタ４は基準PN符号発生器５から出力
されるストローブパルス（リ）によって初期化され、例
えばマイクロプロセッサ等の外部回路から設定されるオ
フセット値（イ）よりアップカウントを行うが、第１の
整合フィルタ３からパルス（ヘ）が出力されると、これ
によりトリガされてダウンカウントを行いボローパルス
（ト）を発生する。

基準PN符号発生器５は外部回路から設定される基準PN符
号の初期情報（ハ）に基づいて基準PN符号（チ）及びそ
の先頭ビットを示すストローブパルス（リ）を出力す
る。

サンプリング及びウインドパルス発生器６は２値化回路
２から出力される相関パルス（ホ）をサンプリングしか
つ抽出するためのサンプリングパルス（ヌ）及びウイン
ドパルス（ル）を出力する。ディジタル位相ロックルー
プ回路７は相関器１に入力される受信信号（ロ）に含ま
れる受信PN符号と基準信号に含まれる基準PN符号（チ）
の同期保持を行う。

PN符号位相制御パルス生成回路８はアップダウンカウン
タ４及びディジタル位相ロックループ７から出力される
パルス（ト）及び（ヲ）によりトリガされて、基準PN符
号（チ）の位相制御パルス（ヨ）を出力する。２値デー
タ復調回路９は２値化回路２から出力される相関パルス
（ホ）及びサンプリング及びウインドパルス発生器６か
ら出力されるウインドパルス（ル）によって２値データ
の復調を行う。第２の整合フィルタ10は２値データ復調
回路９から出力される２値データ（タ）が所定のパター
ンに一致した時にパルス（レ）を出力する。

なお上記各回路は図示していない外部回路から出力され
る受信動作起動パルスによりトリガされてそれぞれの動
作を開始する。

次に上述した本発明の実施例の動作をより詳細に説明す
るが、その説明を容易にするため、PN符号の１周期とデ
ータ・ビットの長さが等しく、相関器１による積分区間
とPN符号１周期が等しい場合を例にとる。

外部回路から受信動作起動パルスが出力されると、基準
PN符号発生器５は外部回路により設定されたPN符号の初
期情報（ハ）に基づいて基準信号に含まれる基準PN符号
（チ）を相関器１に与える。スペクトラム拡散信号が受
信され、受信信号（ロ）に含まれる受信PN符号と基準PN
符号（チ）が一致すると、相関器１から相関スパイク
（ニ）が２値化回路２に出力される。２値化回路２は第
２図に示すように相関スパイク（ニ）を正側と負側に分
離し相関パルス（ホ）を生成し、第１の整合フィルタ
３、ディジタル位相ロックループ７及び２値データ復調
回路９に与える。

さて、相関器１において相関がとられた時発生する相関
パルスには高周波成分が含まれているので、この相関パ
ルスをエンベロープ検波することにより前記相関スパイ
クを得ている。この相関パルスの発生タイミングと、相
関スパイクの発生タイミングとの間には必ず遅延時間が
存在し、これは回路構造やPN符号の長さによって変動す
る。従っていくら受信側で基準PN符号の先頭タイミング
が把握できていても、前述したように相関器１において
前記両PN符号がどのような積分区間の位置で一致してい
るかは不明であり、第12図（ａ）のようになっているこ
ともあり得る。両PN符号の一致する積分区間の位置が正
しく設定されなければ受信データを正しく復調すること
ができないので、最終的には第12図（ｂ）に示すような
位置で一致するように初期同期を行う必要があり、本発
明では下記のようにしてこの初期同期の動作を行う。

送信されてくるデータは第14図（ａ）に示すようにプリ
アンブルデータ及び情報データから成り、更にプリアン
ブルデータは同図（ｂ）に示す如く、初期同期パターン
及び情報データスタートタイミング検出用パターンを有
していて、２値化回路２から出力される相関パルス
（ホ）は第１の整合フィルタ３に入力される。第１の整
合フィルタ３は相関パルス（ホ）のパターンが設定され
ている所定のパターンに一致した時パルス（ヘ）をアッ
プダウンカウンタ４に出力する。

アップダウンカウンタ４は、相関器１において基準PN符
号の位相を受信PN符号に一致させるように制御するため
のもので、第３図に示すように第１の整合フィルタ３か
らパルス（ヘ）が出力されるまで、基準PN符号発生器５
から出力される基準PN符号（チ）の先頭ビットを示すス
トローブパルス（リ）によって初期化され、外部回路か
ら設定されるオフセット値（イ）よりアップカウントを
繰り返す。第１の整合フィルタ３からパルス（ヘ）（こ
のパルスは、例えば、第12図（ａ）の状態を示す）が出
力されると、アップダウンカウンタ４は該パルスのタイ
ミングでアップカウントからダウンカウントに切り換
り、カウンタ４のカウント値が０になった時、ボローパ
ルス（ト）（このパルスは、例えば、第12図（ｂ）の状
態を示す）をPN符号位相制御パルス生成回路８に出力す
る。

PN符号位相制御パルス生成回路８は上記ボローパルス
（ト）によりトリガされて基準PN符号（チ）の位相制御
パルス（ヨ）を基準PN符号発生器５、サンプリングパル
ス及びウインドパルス発生器６及びディジタル位相ロッ
クループ回路に出力する。

上述した一連の動作により受信PN符号と基準PN符号
（チ）が一致するに至る。

第４図，第５図及び第６図は第１の整合フィルタ３の一
構成例を示す。

第４図において、11はシフトレジスタ、12はパルス計数
器、13は比較器である。

シフトレジスタ11は第５図に示すように複数のシフトレ
ジスタSR₁〜SR_nが直列に接続されており、各々は符号ク
ロックにより駆動され、一定の長さ毎に出力端子が設定
されており、それぞれの出力はパルス計数器12に与えら
れる。

パルス計数器12は各シフトレジスタから並列に出力され
るパルスの総数をカウントし、そのカウントを２進デー
タに変換して比較器13に出力する。このパルス計数器12
は例えば、第６図に示すように複数の半加算器14及び全
加算器15から成る。

上記各シフトレジスタの並列出力は２個１組として各半
加算器14に入力され、半加算が行われる。その結果得ら
れた加算出力は2⁰位に、またキャリー出力は2¹位に割り
当てることにより２進データに変換する。

更に２進データに変換した各々を全加算器15に入力して
加算する。このようにしてシフトレジスタ11から並列に
出力されたパルスの総数は２進データに変換される。

比較器13はパルス計数器12から出力される２進データと
外部回路により設定される閾値とを比較し、２進データ
が閾値に達した時にパルスを出力する。

上述した構成の第１の整合フィルタ３において、例えば
送信されてくる初期同期のためのデータのパターンが全
て“1"の場合、第12図（ａ）に示す場合であっても相関
スパイクは発生する。すなわち正側の相関スパイクは相
関器１の積分区間に相当する時間（以下遅延時間と称す
る）Ｔの1/2の周期で発生し、負側の相関スパイクは発
生しない。従って２値化回路２によって相関スパイクと
同一周期で正側の相関スパイクが生成されるが、負側の
相関パルスは生成されない。

この相関パルスはシフトレジスタ11に入力されるが、こ
のシフトレジスタ11には第５図に示すように遅延時間Ｔ
の1/2毎に出力端子が設定されている。従って正常に信
号が受信されているなら、シフトレジスタ11から遅延時
間Ｔの1/2毎にパルスが増加しながら並列に出力されて
行き、パルス計数器12によって前述の如く２進データに
変換され、その後比較器13に外部回路から設定された閾
値に達すると、比較器13はパルスを出力する。

第１の整合フィルタ３の上述した構成によれば、雑音等
により相関器１の出力に異常が生じても正常な相関パル
スのみに整合をとることが可能である。

なおシフトレジスタ11を構成する複数のシフトレジスタ
SR₁〜SR_nに設定する出力端子の間隔は送信されてくる初
期同期のためのデータのパターンに対応して変形され
る。

第７図及び第８図は第２の整合フィルタ10の一構成例を
示す。第７図において、21はシフトレジスタ、22はパル
ス計数器、23は比較器である。

シフトレジスタ21は第８図に示すように、複数のシフト
レジスタSR′_１〜SR′_ｎが直列に接続されて成り、１デ
ータビットの長さに等しい周期のクロックにより駆動さ
れ、各シフトレジスタには出力端子が設定されている。

シフトレジスタ21には復調データが入力され、第14図
（ｂ）に示すように送信されてくるプリアンブルデータ
に含まれている情報データのスタート・タイミングを検
出するための設定されたパターンに上記復調データが一
致した時、全てのシフトレジスタSR′_１〜SR′_ｎからパ
ルスが出力されるように、各シフトレジスタの出力には
インバータINVが適宜接続されるようになっており、各
シフトレジスタの出力はパルス計数器22に出力される。

パルス計数器22及び比較器23は前記のものと同様に構成
されており、パルス計数器22はシフトレジスタ21から出
力されるパルスの総数をカウントして２進データに変換
し比較器23に出力する。比較器23はこの２進データと外
部回路から設定される閾値との比較を行い、該２進デー
タが閾値に達した時にパルスを出力する。

次にアップダウンカウンタ４のオフセット値（イ）の設
定方法を説明する。上記オフセット値は相関スパイクか
ら相関パルスを生成する際の信号処理に要する遅延量に
対応するものである。

例えば第13図（ａ）に示すように、相関器１上の受信PN
符号と基準PN符号（チ）の位相差量をＴとする。基準PN
符号（チ）の先頭ビットを示すストローブパルス（リ）
が発生してから、両符号が一致し相関スパイク（ニ）が
発生するのは第13図（ｂ）に示すようにT/2後である。

理想的には相関スパイク（ニ）が発生した時にアップダ
ウンカウンタ４はアップカウントからダウンカウントに
切り換るのが好ましい。しかし第13図（ｂ）に示すよう
に、相関スパイク（ニ）から相関パルス（ホ）を生成す
る際の信号処理に要する遅延量τ後に、アップダウンカ
ウンタ４はアップカウントからダウンカウントに切り換
るため、正常な初期同期が行われない。

そこで、アップダウンカウンタ４には、アップカウント
を行う時間Tupとダウンカウントを行う時間Tdownを等し
くするためのオフセット値ｔを設定しておく。但しこの
オフセット値ｔは である。

上記オフセット値ｔをアップダウンカウンタ４に設定す
れば、常時安定な初期同期を行うことができる。

［発明の効果］ 以上説明した所から明らかなように本発明によれば、相
関器における両PN符号の同期化手段に含まれるアップダ
ウンカウンタのオフセット値が前記遅延量に対応するよ
うに設定されるので、常時安定した初期同期を行うこと
ができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
上記実施例における２値化回路の動作説明用タイミング
チャート、第３図は上記実施例の初期同期動作説明用タ
イミングチャート、第４図，第５図及び第６図は上記実
施例における第１の整合フィルタの一構成例を示すブロ
ック図、第７図及び第８図は上記実施例における第２の
整合フィルタの一構成例を示すブロック図、第９図は従
来のスペクトラム拡散送信機（ａ）及び受信機（ｂ）の
構成を示すブロック図、第10図はコンボルバの構造の一
例を示す断面図、第11図はデータ・ビット及びPN符号の
配列とゲート電極の関係を示す図、第12図（ａ）及び
（ｂ）は受信PN符号と基準PN符号との正しい配列が必要
であることを示す図及び第13図は上記実施例におけるア
ップダウンカウンタのオフセット値の設定を説明するた
めの波形図、第14図は送信データの構成を示す図であ
る。 １……相関器、２……２値化回路、３……第１の整合フ
ィルタ、４……アップダウンカウンタ、５……基準PN符
号発生器、６……サンプリングパルス及びウインドパル
ス発生器、７……ディジタル位相ロックループ回路、８
……PN符号位相制御パルス生成回路、９……２値データ
復調回路、10……第２の整合フィルタ。

Claims (1)

【特許請求の範囲】
1. 【請求項１】受信信号に含まれる受信PN符号と、受信側
   で発生される基準信号に含まれる基準PN符号との相関を
   とる相関器により上記受信信号から所望の情報を復調す
   るスペクトラム拡散受信機において、上記基準PN符号の
   先頭ビットのタイミングで順方向の計数を開始し、上記
   相関器から出力される相関スパイクから生成される相関
   パルスによって逆方向の計数に切り換え、その計数値が
   所定値に達した時に出力信号を発生する可逆計数手段を
   有し、該出力信号に応答して上記基準PN符号を先頭ビッ
   トから上記相関器への入力を開始するように制御するこ
   とにより該相関器における受信PN符号と基準PN符号との
   同期をとるように構成され、上記相関スパイクを信号処
   理して上記相関パルスを生成する際の遅延量に応じて上
   記計数手段にオフセット値を設定するようにしたことを
   特徴とするスペクトラム拡散受信機。