JPH0198339A - スペクトラム拡散受信機 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はスペクトラム拡散受信機に係り、特に該受信機
に用いられる相関器における受信擬似雑音符号（Ｐ　５
ｅｕｄｏ　Ｎ　ｏｉｓｅ　Ｃｏｄｅ　　以下ＰＮ符号と
称する）と基準ＰＮ符号との初期同期の動作を安定化す
るための改良に関する。

［発明の概要］ 受信符号に含まれる受信ＰＮ符号と受信側で発生される
基準信号に含まれる基準ＰＮ符号との相関をとる相関器
を備え、上記両符号の同期化手段に含まれる可逆カウン
タに相関スパイクから相関パルスを生成する時の遅延量
に応じたオフセット値が設定されているスペクトラム拡
散受信機である。

［従来の技術］ スペクトラム拡散通信では、第９図（ａ）に示すように
、データで２進符号の−っである擬似雑音符号を変調し
、変調されたＰＮ符号で搬送波を変調して送信する。図
中３１はデータ、３２は変調器、３３はＰＮ符号発生器
、３４は搬送波発生器、３５は変調器、３６はアンテナ
を意味する。

受信側では、第９図（ｂ）に示すように、その信号を受
信し、整合フィルタにおいて、基準となるＰＮ符号との
相関をとり１両符号が一致した時及びその近傍に現われ
る相対的に大きな振幅の自己相関波形（以下本明細書に
おいては、相関スパイク波形と称する）を処理してデー
タを復元する。

図中３７はアンテナ、３８は相関器、３９は基準ＰＮ符
号発生器、４０はデータ復調器、４１はデータを表わす
。

整合フィルタの一つとしてコンボルバがある。

コンボルバは畳込み積分を行う機能素子であるが、基準
となる２通性号（以下本明細書においては、基準符号と
称する）が受信符号と時間反転した関係にあれば、相関
演算を行う整合フィルタとなる。

コンボルバの一例として、ＳＡＷコンボルバがある。Ｓ
ＡＷコンボルバには、構造的に（１）圧電体とシリコン
の間に空隙を設けたもの、（２）圧電体とシリコンを酸
化膜を介して一体化したもの、（３）圧電体のみのもの
、等がありいずれも非線形特性を利用して、２信号の相
互作用によって積演算を行い、その結果を相互作用領域
上に設けられたゲートと呼ばれる電極において積分する
。

第１０図はＳＡＷコンボルバの構造を示す例で、図中４
２．４３はトランスデユーサ、４４は圧電体、４５は酸
化膜、４６はシリコン、４７はゲート電極を示す。トラ
ンスデユーサ４２より入力した信号５（ｔ）は図の右方
向へ、トランスデユーサ４３より入力した信号は左方向
へ伝播する。圧電体−酸化膜−シリコン構造が有する非
線形特性により５（ｔ）とｒ（ｔ）の間に相互作用が生
じ、積演算が行われ、その結果がゲート電極４７により
積分される。

ゲート電極１７から出力される信号ｃ（ｔ）は、次式で
表わされる。

但し、Ａは定数、Ｔはゲート電極下を音波が通過するに
要する時間（以下本明細書においてはゲート内遅延時間
と称する）、ｘは５（ｔ）の伝播方向に測った距離、■
は音速である。

一般にＰＮ符号は一定の周期を有している。送信側の作
り出す波形において、ＰＮ符号の１周期とデータ１ビツ
トの長さにある関係を持たせることが多い。ここでは説
明の容易さから、ＰＮ符号１周期と１データ・ビットの
長さが等しい場合を例にとる。

一方、ゲート内遅延時間とＰＮ符号の関係も適宜選択で
きる。すなわちＰＮ符号１周期に対して、ゲート内遅延
時間を短くする、等しくする、あるいは長くすることが
できる。ゲート内遅延時間は、相関演算において、積分
区間を意味している。ＰＮ符号の相関特性上、積分区間
がちょうど１周期に亘るのが好ましい。そこで、本説明
においては。

ゲート内遅延時間とＰＮ符号１周期が等しい場合を例に
とることにする。

以上の関係を第１１図（ａ）、（ｂ）及び（ｃ）に示す
。（ａ）はデータ、（ｂ）はＰＮ符号の配列を表わし、
以上の例においては１データ・ビットの長さとＰＮ符号
１周期は同じで、Ωに等しい。（ｃ）はコンボルバの図
式的な断面図で、ゲート電極の長さＬ内の遅延時間はΩ
に等しい０以上は説明のための例であって、１データ・
ビットとＰＮ符号１周期とゲート内遅延時間の関係は適
宜選択できる。

さて、実際の通信においては、受信側ではいつ送信され
た信号を受信するか不明であるから、−方のトランスデ
ユーサに基準信号を入力して信号の受信を待機している
。信号が受信されると、他方のトランスデユーサより、
コンボルバに供給される。受信信号と基準信号に含まれ
るそれぞれのＰＮ符号が一致すると、コンボルバのゲー
ト電極より相関スパイク波形が得られる。しかし、両符
号がどのような位置で一致しているかは全く不明である
。両符号の一致する位置が正しく設定されなければ、デ
ータを正しく復元することはできない。例えば、第１２
図（、）のような形で、両符号が一致した場合、受信符
号の半分にはデータ・ビットＡが、残りの半分にはデー
タ・ビットＢがのっている。図は上からデータ・ビット
、受信ＰＮ符号及び基準ＰＮの配列を表わし、Ｌで示し
た領域はゲート電極下の相互作用領域を表わす。ＰＮＮ
符号はＰＮＮ符号を時間反転したものである。

以上説明したように、受信符号と基準符号が、最初にど
の位置で一致しようとも、最終的には第１２図（ｂ）の
ような位置で一致するように、何らかの手段を講じなく
てはならない。このように、信号を受信してから符号同
志が第１２図（ｂ）の位置で一致するまでを初期同期と
呼ぶことにする。

初期同期が成立し、第１２図（ｂ）のような配置になっ
た後、受信ＰＮ符号のクロック周波数と基準ＰＮ符号の
クロック周波数に差がある場合には、第１２図（ｂ）の
配置から徐々に一致する位置がずれていく。そのずれは
、受信ＰＮ符号と基準ＰＮ符号の先頭が出会うたびに、 と表わされる。但し、式中ｆｒは基準ＰＮ符号のクロッ
ク周波数、ｆｔは受信ＰＮ符号のクロック周波数、Ｎは
ＰＮ符号１周期を構成するチップ数である。

すなわち、初期同期が成立しても、符号のクロック周波
数が異なると、一致する位置は正しい位置から徐々にず
れて、データが復調できなくなってしまう。このことは
″ずれ″を無くすためには、送信側と受信側に全く同一
のクロック周波数を用意しなくてはならないことを意味
する。クロック発振器としては、水晶発振器を基準とす
るのが一般的であるが、全く同一の周波数で発振する水
晶を複数個製造することは極めて困難であるばかりでな
く、温度や湿度等の環境を極めて正確に制御しなければ
ならない等の欠点がある。

このため上記欠点を改良すべく、前記相関スパイクを信
号処理してパルス（以下相関パルスと称する）を生成し
、この相関パルスによって基準ＰＮ符号を初期化（リセ
ット）することにより両ＰＮ符号の一周期におけるパタ
ーンを相関器上で一致させて前記初期同期を行う方法も
１例えば特願昭５９−７７７８９号に提案されている。

［発明が解決しようとする問題点］ しかしかかる方法においても、相関スパイクから相関パ
ルスを生成する際の信号処理に要する遅延量に応じた両
ＰＮ符号の同期化が考慮されておらず、正常な初期同期
の動作を行う点で問題があった・ 従って本発明の目的は上記遅延量の設定方法及び設定箇
所を確立して該遅延量に応じた両ＰＮ符号の同期化を図
ることにより常時安定な相関器における初期同期の動作
を可能ならしめたスペクトラム拡散受信機を提供するに
ある。

［問題点を解決するための手段］ 本発明は上記目的を達成するため、受信信号に含まれる
受信ＰＮ符号と、受信側で発生される基準信号に含まれ
る基準ＰＮ符号との相関をとる相関器により上記受信信
号から所望の情報を復調するスペクトラム拡散受信機に
おいて、上記基準ＰＮ符号の先頭ビットのタイミングで
順方向の計数を開始し、上記相関器から出力される相関
スパイクから生成される相関パルスによって逆方向の計
数に切り換る可逆計数手段を有し、該計数手段の計数値
が所定値に達した時に上記基準ＰＮ符号を先頭ビットか
ら上記相関器への入力を開始するように制御して該相関
器における受信ＰＮ符号と基準ＰＮ符号との同期をとる
ように構成され、上記相関スパイクを信号処理して上記
相関パルスを生成する際の遅延量に応じて上記計数手段
にオフセット値を設定するようにしたことを特徴とする
。

［作用］ 上述した構成により相関器における両符号の同期化手段
に含まれる可逆計数手段に、相関スパイクから相関パル
スを生成する際の信号処理に要する遅延量に対応するオ
フセット値が設定されるので、常時安定な初期同期が行
われる。

［実施例］ 以下図面に示す実施例を参照して本発明を説明すると、
第１図は本発明によるスペクトラム拡散受信機の一実施
例で、１は相関器、２は２値化回路、３は第１の整合フ
ィルタ、４はアップダウンカウンタ、５は基準ＰＮ符号
発生器、６はサンプリングパルス及びウィンドパルス発
生器、７はディジタル位相ロックループ回路、８はＰＮ
符号位相制御パルス生成回路、９は２値データ復調回路
、１０は第２の整合フィルタである。

第１図において、２値化回路２は受信ＰＮ符号と基準Ｐ
Ｎ符号（チ）が相関器１において一致した時及びその近
傍に現われる相関スパイク（ニ）を、その極性の正側及
び負側に分離した相関パルス（ホ）を生成する。第１の
整合フィルタ３は２値化回路２から出力される相関パル
ス（ホ）のパターンが所定の判定パターンに一致した時
、パルス（へ）（初期同期検出信号）を出力する。

アップダウンカウンタ４は基準ＰＮ符号発生器５から出
力されるストローブパルスによって初期化され、例えば
マイクロプロセッサ等の外部回路から設定されるオフセ
ット値（イ）よりアップカウントを行うが、第１の整合
フィルタ３からパルス（へ）が出力されると、これによ
りトリガされてダウンカウントを行いボローパルス（ト
）を発生する。

基ＩＰＮ符号発生器５は外部回路から設定される基準Ｐ
Ｎ符号の初期情報（ハ）に基づいて基準ＰＮ符号（チ）
及びその先頭ビットを示すストローブパルス（す）を出
力する。

サンプリング及びウィンドパルス発生器６は２値化回路
２から出力される相関パルス（ホ）をサンプリングしか
つ抽出するためのパルスを出力するサンプリングパルス
（ヌ）及びウィンドパルス（ル）を発生する。ディジタ
ル位相ロックループ回路７は相関器１に入力される受信
信号（ロ）に含まれる受信ＰＮ符号と基準信号に含まれ
基準ＰＮ符号（チ）の同期保持を行う。

ＰＮ符号位相制御パルス生成回路８はアップダウンカウ
ンタ４及びディジタル位相ロックループ７から出力され
るパルス（ト）及び（ヲ）によりトリガされて、基準Ｐ
Ｎ符号（チ）の位相制御パルス（ヨ）を出力する。２値
データ復調回路９は２値化回路２から出力される相関パ
ルス（ホ）及びサンプリング及びウィンドパルス発生器
６から出力されるウィンドパルス（ル）によって２値デ
ータの復調を行う。第２の整合フィルタ１０は２値デー
タ復調回路９から出力される２値データ（ヌ）が所定の
パターンに一致した時にパルス（し）を出力する。

なお上記各回路は図示していない外部回路から出力され
る受信動作起動パルスによりトリガされてそれぞれの動
作を開始する。

次に上述した本発明の実施例の動作をより詳細に説明す
るが、その説明を容易にするため、ＰＮ符号の１周期と
データ・ビットの長さが等しく、相関器１による積分区
間とＰＮ符号１周期が等しい場合を例にとる。

外部回路から受信動作起動パルスが出力されると、基準
ＰＮ符号発生器５は外部回路により設定されたＰＮ符号
の初期情報（ハ）に基づいて基準信号に含まれる基準Ｐ
Ｎ符号（チ）を相関器１に与える。スペクトラム拡散信
号が受信されると。

受信信号（ロ）に含まれる受信ＰＮ符号と基準ＰＮ符号
（チ）が一致すると、相関器１から相関スパイク（ニ）
が２値化回路２に出力される。２値化回路２は第２図に
示すように相関スパイク（ニ）を正側と負側に分離し相
関パルス（ホ）を生成し、第１の整合フィルタ３、ディ
ジタル位相ロックループ７及び２値データ復調回路９に
与える。

さて、前述したように相関器１において前記両ＰＮ符号
がどのような位置で一致しているか不明であり１両性号
の一致する位置が正しく設定されなければ受信データを
正しく復調することができないので、最終的には第１２
図（ｂ）に示すような位置で一致するように初期同期を
行う必要があり、本発明では下記のようにしてこの初期
同期の動作を行う。

送信されてくるデータは第１４図（ａ）に示すようにプ
リアンプルデータ及び情報データから成り、更にプリア
ンプルデータは同図（ｂ）に示す如く、初期同期パター
ン及び情報データスタートタイミング検出用パターンを
有していて、２値化回路２から出力される相関パルス（
ホ）は第１の整合フィルタ３に入力される。第１の整合
フィルタ３は相関パルス（ホ）のパターンが設定されて
いる所定のパターンに一致した時パルス（へ）をアップ
ダウンカウンタ４に出力する。

アップダウンカウンタ４は第３図に示すように第１の整
合フィルタ３からパルス（へ）が出力されるまで、基準
ＰＮ符号発生器５から出力される基準ＰＮ符号（チ）の
先頭ビットを示すストローブパルス（す）によって初期
化され、外部回路から設定されるオフセット値（イ）よ
りアップカウントを繰り返す、第１の整合フィルタ３か
らパルス（へ）が出力されると、アップダウンカウンタ
４は該パルスのタイミングでアップカウントからダウン
カウントに切り換り、カウンタ４のカウント値がＯにな
った時、ボローパルス（ト）をＰＮ符号位相制御パルス
生成回路８に出力する。

ＰＮ符号位相制御パルス生成回路８は上記ボローパルス
によりトリガされて基準Ｐ−Ｎ符号（チ）の位相制御パ
ルス（ヨ）を基準ＰＮ符号発生器５、サンプリングパル
ス及びウィンドパルス発生器６及びディジタル位相ロッ
クループ回路に出力する。

上述した一連の動作により受信ＰＮ符号と基準ＰＮ符号
（チ）が一致するに至る。

第４図、第５図及び第６図は第１の整合フィルタ３の一
構成例を示す。

第４図において、１１はシフトレジスタ、１２はパルス
計数器、１３は比較器である。

シフトレジスタ１は第５図に示すように複数のシフトレ
ジスタＳＲ，〜ＳＲｎが直列に接続されており、各々は
符号クロックにより駆動され、一定の長さ毎に出力端子
が設定されており、それぞれの出力はパルス計数器１２
に与えられる。

パルス計数器１２は各シフトレジスタから並列に出力さ
れるパルスの総数をカウントし、そのカウントを２進デ
ータに変換して比較器１３に出力する。このパルス計数
器１２は例えば、第６図に示すように複数の半加算器１
４及び全加算器１５から成る。

上記各シフトレジスタの並列出力は２個１組として各半
加算器１４に入力され、半加算が行われる。その結果得
られた加算出力は２°位に、またキャリー出力は２′位
に割り当てることにより２進データに変換する。

更に２進データに変換した各々を全加算器１５に入力し
て加算する。このようにしてシフトレジスタ１１から並
列に出力されたパルスの総数は２進データに変換される
。

比較器１３はパルス計数器１２から出力される２進デー
タと外部回路により設定される閾値とを比較し、２進デ
ータが閾値に達した時にパルスを出力する。

上述した構成の第１の整合フィルタ３において、例えば
送信されてくる初期同期のためのデータのパターンが全
て＃＃　Ｉ　Ｉｔの場合、第１２図（ａ）に示す場合で
あっても相関スパイクは発生する。すなわち正側の相関
スパイクは相関器１の積分区間に相当する時間（以下遅
延時間と称する）Ｔの１／２の周期で発生し、負側の相
関スパイクは発生しない、従って２値化回路２によって
相関スパイクと同一周期で正側の相関スパイクが生成さ
れるが、負側の相関パルスは生成されない。

この相関パルスはシフトレジスタ１１に入力されるが、
このシフトレジスタ１１には第５図に示すように遅延時
間Ｔの１／２毎に出力端子が設定されている。従って正
常に信号が受信されているなら、シフトレジスタ１１か
ら遅延時間Ｔの１７２毎にパルスが増加しながら並列に
出力されて行き、パルス計数器１２によって前述の如く
２進データに変換され、その後比較器１３に外部回路か
ら設定された閾値に達すると、比較器１３はパルスを出
力する。

第１の整合フィルタ３の上述した構成によれば、雑音等
により相関器１の出力に異常が生じても正常な相関パル
スのみに整合をとることが可能である。

なおシフトレジスタ１１を構成する複数のシフトレジス
タＳＲ１〜ＳＲｎに設定する出力端子の間隔は送信され
てくる初期同期のためのデータのパターンに対応して変
形される。

第７図及び第８図は第２の整合フィルタ１０の一構成例
を示す。第７図において、２１はシフトレジスタ、２２
はパルス計数器、２３は比較器である。

シフトレジスタ２１は第８図に示すように、複数のシフ
トレジスタＳＲ’□〜ＳＲ’ｎが直列に接続されて成り
、１データビツトの長さに等しい周期のクロックにより
駆動され、各シフトレジスタには出力端子が設定されて
いる。

シフトレジスタ２１には復調データが入力され、第１４
図（ｂ）に示すように送信されてくるプリアンプルデー
タに含まれている情報データのスタート・タイミングを
検出するために設定されたパターンに上記復調データが
一致した時、全てのシフトレジスタＳＲ’１〜Ｓ　Ｒ’
ｎからパルスが出力されるように、各シフトレジスタの
出力にはインバータＩＮＶが適宜接続されるようになっ
ており。

各シフトレジスタの出力はパルス計数器２２に出力され
る。

パルス計数器２２及び比較器２３は前記のものと同様に
構成されており、パルス計数器２２はシフトレジスタ２
１から出力されるパルスの総数をカウントして２進デー
タに変換し比較器２３に出力する。比較器２３はこの２
進データと外部回路から設定される閾値との比較を行い
、該２進データが閾値に達した時にパルスを出力する。

次にアップダウンカウンタ４のオフセット値（イ）の設
定方法を説明する。上記オフセット値は相関スパイクか
ら相関パルスを生成する際の信号処理に要する遅延量に
対応するものである。

例えば第１３図（ａ、）に示すように、相関器１上の受
信ＰＮ符号と基準ＰＮ符号（チ）の位相差量をＴとする
。基準ＰＮ符号（チ）の先頭ビットを示すストローブパ
ルス（す）が発生してから、両性号が一致し相関スパイ
ク（ニ）が発生するのは第１３図（ｂ）に示すようにＴ
／２後である。

理想的には相関スパイク（ニ）が発生した時にアップダ
ウンカウンタ４はアップカウントからダウンカウントに
切り換るのが好ましい。しかし第１３図（ｂ）に示すよ
うに、相関スパイク（ニ）から相関パルス（ホ）を生成
する際の信号処理に要する遅延量τ後に、アップダウン
カウンタ４はアップカウントからダウンカウントに切り
換るため、正常な初期同期が行われない。

そこで、アップダウンカウンタ４には、アップカウント
を行う時間Ｔｕｐとダウンカウントを行う時間Ｔ　ｄｏ
ｗｎを等しくするためのオフセット値ｔを設定しておく
。但しこのオフセット値しはＴｕｐ＝　−＋τ Ｔ　ｄｏｗｎ　＝　−一τ ｔ　＝　Ｔ　ｕｐ　−Ｔ　ｄｏｗｎ　＝　２　？である
。

上記オフセット値ｔをアップダウンカウンタ４に設定す
れば、常時安定な初期同期を行うことができる。

［発明の効果］ 以上説明した所から明らかなように本発明によれば、相
関器における両ＰＮ符号の同期化手段に含まれるアップ
ダウンカウンタのオフセット値が前記遅延量に対応する
ように設定されるので、常時安定した初期同期を行うこ
とができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
上記実施例における２値化回路の動作説明用タイミング
チャート、第３図は上記実施例の初期同期動作説明用タ
イミングチャート、第４図。 第５図及び第６図は上記実施例における第１の整合フィ
ルタの一構成例を示すブロック図、第７図及び第８図は
上記実施例における第２の整合フィルタの一構成例を示
すブロック図、第９図は従来のスペクトラム拡散送信機
（ａ）及び受信機（ｂ）の構成を示すブロック図、第１
０図はコンボルバの構造の一例を示す断面図、第１１図
はデータ・ビット及びＰＮ符号の配列とゲート電極の関
係を示す図、第１２図（ａ）及び（ｂ）は受信ＰＮ符号
と基準ＰＮ符号との正しい配列が必要であることを示す
図及び第１３図は上記実施例におけるアップダウンカウ
ンタのオフセット値の設定を説明するための波形図、第
１４図は送信データの構成を示す図である。 １・・・・・・・・・相関器、２・・・・・・・・・２
値化回路、３・・・・・・・・・第１の整合フィルタ、
４・・・・・・・・・アップダウンカウンタ、５・・・
・・・・・・基準ＰＮ符号発生器、６・・・・・・・・
・サンプリングパルス及びウィンドパルス発生器。 ７・・・・・・・・・ディジタル位相ロックループ回路
、８・・・・・・・・・ＰＮ符号位相制御パルス生成回
路、９・・・・・・・・・２値データ復調回路、１０・
・・・・・・・・第２の整合フィルタ。 特許出願人　　　　　クラリオン株式会社代理人　　弁
理士　　永　１）武　三　部第４図 第５図 第６図 第７図 第８図 第１０図 第目図 第１２図 λ 第１３図 第１４図 手続補正書 １、事件の表示 昭和６２年特許願第２５５６９４号 ２、発明の名称 −スペクトラム拡散受信機 ３、補正をする者 事件との関係　　特許出願人 住所 名　称　（１４８）クラリオン株式会社４、代理人〒１
０５ 住　所　　東京都港区芝３丁目２番１４号芝三丁目ビル
げ） ５゛Ｄ 明細書の発明の詳細な説明の欄及び図面（１）本願明細
書を下記の通り補正する。 頁　　行　　　補正前　　　　　　補正後１１１４　　
パルス　　　　　　パルス（す）１２　７　　　ための
パルスを　　ための出力す １２　８　　　るサン　　　　　　サン１２　９　　発
生　　　　　　　出力 １２１１　　含まれ　　　　　含まれる１３　　３　　
　　ヌ　　　　　　　　　　　　　タ１３１７　　　さ
れると　　　　　され１５１６　　パルス　　　　　　
パルス（ト）１６１９２’　　　　　　　　２゜ １６２０　　　２’　　　　　　　　　２１（２）第１
図、第２図、第３図、第８図及び第１３図を別紙の通り
補正する（第７図及び第１４図は補正しない）。 図面　　　第７図 第８図 ÷コ正二面 第４図 闘溺　１工＝二二 第１４図

Claims (1)

【特許請求の範囲】
1. 受信信号に含まれる受信ＰＮ符号と、受信側で発生され
   る基準信号に含まれる基準ＰＮ符号との相関をとる相関
   器により上記受信信号から所望の情報を復調するスペク
   トラム拡散受信機において、上記基準ＰＮ符号の先頭ビ
   ットのタイミングで順方向の計数を開始し、上記相関器
   から出力される相関スパイクから生成される相関パルス
   によって逆方向の計数に切り換る可逆計数手段を有し、
   該計数手段の計数値が所定値に達した時に上記基準ＰＮ
   符号を先頭ビットから上記相関器への入力を開始するよ
   うに制御して該相関器における受信ＰＮ符号と基準ＰＮ
   符号との同期をとるように構成され、上記相関スパイク
   を信号処理して上記相関パルスを生成する際の遅延量に
   応じて上記計数手段にオフセット値を設定するようにし
   たことを特徴とするスペクトラム拡散受信機。