SU1241517A1 - Когерентный приемник частотноманипулированного сигнала - Google Patents
Когерентный приемник частотноманипулированного сигнала Download PDFInfo
- Publication number
- SU1241517A1 SU1241517A1 SU843760110A SU3760110A SU1241517A1 SU 1241517 A1 SU1241517 A1 SU 1241517A1 SU 843760110 A SU843760110 A SU 843760110A SU 3760110 A SU3760110 A SU 3760110A SU 1241517 A1 SU1241517 A1 SU 1241517A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- quadrature
- block
- inputs
- Prior art date
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Изобретение относитс к технике св зи. Увеличиваетс объем принимаемой информации за счет уменьшени времени установлени синхронизма. Устр-во содержит квадратурный преобразователь 1, блок тактовой синхронизации 2, блок перемножени 3, блок квадратурной обработки сигнала (BKOCJ 4, фильтр нижних частот СФНЧ) 5, управл емый г-р 6, формирователь опорных сигналов 7. Цель достигаетс введением ФНЧ 10, БКОС 9, реверсивного счетчика 11, двух ключей 12 и 14, накопительного сумматора 13, блока дельта-модул торов 8, сдвигового регистра 15, порогового блока 17, блока сравнени 16, эл-та пам ти 18, формировател управл ющих сигналов 19, Уменьшение времени синхронизма в устр-ве осуществл етс за счет форми- .ровани дополнительного сигнала рас- согласованр в петле синхронизации несущей, не завис щего от ошибок тактовой синхронизации, и установлени начальной синхронизации по задержке .-InЛ. СО .U сл
Description
Изобретение относитс к технике в зи и может быть использовано дл риема сигналов с частотной манипу цией .
Целью изобретени вл етс увеичение объема принимаемой информации а счет уменьшени времени установени синхронизма.
На чертеже изображена структура электрическа схема предлагаемоо приемника.
Когерентный приемник частотнома- ипулированного сигнала СЧМС содержит квадратурньш преобразователь 1, блок 2 тактовой синхронизации, блок 3 перемножени , первый блок 4 квад- ратурной обработки сигнала, первый фильтр 5 нижних частот, управл емый генератор 6, формирователь 7 опорных сигналов, блок 8 дельта-модул торов , второй блок 9 квадратурной обработки сигнала, второй фильтр 10 нижних частот, реверсивный счетчик 11, первый ключ 12, накопительньй сумматор 13, второй ключ 14, сдвиговый регистр 15, блок 16 сравнени пороговьм блок 17, элемент 18 пам ти , формирователь 19 управл ющих сигналов,
Когерентный приемник ЧМС работа - ет следующим образом.
Входной сигнал, представл югций собой узкополосньм процесс, поступает на квадратурный преобразователь 1 , в котором преобразуетс в кзадратург ные составл ющие, а также поступает в блок 2 тактовой-синхронизации, вьфабатывающий тактовые сигналы. При аналоговой обработке сигналов квад- . ратурные составл ющие формируютс в виде сигналов разностной частоты, выдел емых с помощью синхронного и фазового детекторов квадратурного - преобразовател I, При цифровой обработке сигналов квадратурные составл ющие формируютс в виде отсчетов . входного сигнала в моменты времени tj и t, отсто щие на ,
где - tiacTOTa несущей (централь- нал частота МН-сигнала).
Квадратурные составл ющие с выходов квадратурного преобразовател I поступают в блок 3 перемножени и в первый блок 4 квадратурной обработки сигнала. В блоке 3 перемножени отсчеты квадратурных составл ющих, отсто щие на врем Т (Т - длительность информационного символа, пе1517
5
0
5
0
5
5
50
55
ремножаютс меж,а,у собой и умножаютс на сигнал (меандр)) тактовой частоты, В первом блоке 4 квадратурной обработки сигнала квадратурные составл ющие перемножаютс между собой и умножаютс на меандр тактовой частоты. Вь ходной сигнал первого блока 4 квадратурной обработки сигнала, пропорциональный разности фаз между прини- маем1)11У1 и опорным сигналами несущей, сглаживаетс с помощью первого фильтра 5 нижних частот и используетс управлени частотой управл емого генератора 6, выходной сигнал которого в формирователе 7 опорных сигналов преобразуетс в опорные сигналы, которые поступают с формировател 7 опорных сигналов на второй и третий входы квадратурного преобразовател 1 и первый и второй входы блока 2 тактовой синхронизации.
Уменьшение времени установлени синхронизма в когерентном при емнике ЧМС осуществл етс за счет формировани дополнительного сигнала рассогласовани в петле синхронизации несущей, не завис щего от ошибок тактовой синхронизации-, и установлени начапьной синхронизации по, задержке с помощью разо -1кнутого (не след щего) измерител задержки.
В блоке 8 д(2льта-модул торов осуществл етс преобразование входного сигнала з последовательность положительных или отрицательных импульсов. Отсчеты входного сигнала, соответст- ByTonajie квадратурным составл ющим, в блоке 3 дельта-модул торов сравниваютс с порогами, и на выходы блока 8 дельта-модул торов поступают положительные (отрицательные) импульсы , есу7и соответствующий отсчет превышает (не превьшает) порог. При положительных (отрицательных.) выходных сигнахЕах величина порогов увеличиваетс (;тУ1еньиаетс ), что обеспечивает предсказание значений следующих отсчетов „
Вькодные сигналы блока 8 дельта- модул торов, а также квадратурные составл ющие с выходов квадратурного , преобразовател 1 поступают во второй блок 9 квадратурной обработки сигнала, в котором формируетс разность попарных произведений выходных сигналов блока 8 дельта-модул торов и квадратурнь1х составл ющих
с выхода квадратурного преобразовател 1 .
Выходной сигнал второго блока 9 квадратурной обработки сигнала,сгла- женньй вторым фильтром 10 нижних частот, поступает в первьм фильтр 5 нижних частот, в котором складываетс с выходным сигналом первого блока 4 квадратурной обработки сигнала,что ускор ет вхождение в синхронизм по несущей при наличии ошибок синхронизации тактов, а также поступает в реверсивный счетчик 11, который осуществл ет накопление п , отсчетов (п п , где п - число отсчетов квадратурных составл ющих, приход щихс на один информационный символ). Накопленное в реверсивном счетчике 11 число через первьм ключ 12 поступает в накопительный сумматор 13, выходной сигнал которого через второй клю
14поступает в сдвиговый регистр 15. После записи числа с выхода реверсивного счетчика 11 в накопительном сумматоре 13 первый ключ 12 переводитс в другое состо ние, и на вход накопительного сумматора 13 поступает число с выхода сдвигового регистра 15. Это число складываетс с содержимым накопительного сумматора 13, а результат записываетс .
в сдвиговый регистр 15, пройд через второй ключ 14. Число чеек в сдвиговом регистре 15 равно п/п. В процессе работы в сдвиговом регистре 15 который совместно с накопительным сумматором 13 выполн ет функции ре- циркул тора, накапливаетс входной сигнал.
В течение k, тактов после включени выполн ютс суммирование числа с выхода реверсивного счетчика 1I с выходным числом сдвигового регистра
15и запись суммы в сдвиговый регистр 15.
В (k+l)-oM такте, после завершени перечисленных операций, первый и второй ключи 12 и 14 устанавливаютс в такое положение, при котором числа с выхода сдвигового регистра 15 поступают в накопительный сумматор 13 и на вход сдвигового регистра 15, и, за врем накоплени отсчетов в реверсивном счетчике I 1 , осуществл етс п/п сдвигов содержимого сдвигового регистра 15 и п/п сложений в накопительном сумматоре 13. В результате на выходе накопи0
5
0
5
0
5
0
5
тельного сумматора 13 получаетс чис-.. .rio Л (Т), величина которого пропорциональна логарифму апостериорной веро тности задержки принимаемых информационных сигналов. Это число 7 () поступает одновременно в блок 16 , сравнени и пороговый блок 17 и элемент 18 пам ти. В блоке 16 сравнени число Л( сравниваетс с числом , хран щимс в элементе 18 пам ти , а также сравниваетс с порогом в пороговом блоке 17. Результаты сравнени с выходов блока 16 сравнени и, порогового блока 17 поступают в формирователь 19 управл юш гх сигналов, который обеспечивает запись числа Л (Ту в элемент 18 пам ти, если 7l fQ больше числа хран щегос в элементе 18 пам ти. Каждый раз, когда осуществл етс перезапись числа 1( , формирователь 19 управл ющих сигналов устанавливает в исходное состо ние блок 2 тактовой синхронизации , если л (1) превьш1ает порог в пороговом блоке 17. Превьшение порога означает, что на входе присутствует сигнал, причем максимальное значение fl (v соответствует правильной установке задержки опорных сигналов в блоке 2 тактовой синхронизации.Если в (k+l)-oM такте числа УГ() превышают порог в пороговом блоке 17, то блок 2 тактовой синхронизации оказываетс правильно сфазированным относительно входного сигнала, и процесс установлени синхронизма заканчиваетс . Если же в (k+)-oM такте не произошло ни одного превьшге- ни порога, что может быть в случае отсутстви полезного сигнала на входе когерентного приемника ЧМС, то процедура установлени синхронизма повтор етс .
Ф о р м .у л а изо б р е т е н и
Когерентный приемник частотнома- нипулированного сигнала, содержащий квадратурный преобразователь, первый и второй выходы которого соединены соответственно с первым и вторым входами блока перемножени и с первым и- вторым входами первого блока квадратурной обработки сигнала, выход которого соединен с первым входом первого фильтра нижних частот, выход которого подключен к входу управл емого генератора, выход которого соединен с входом формировател опорных
сигналов, первьи и второй выходы которого соединены соответственно с первым и вторым входами блока тактовой синхронизации, третий вход которого подключен к первому входу квадратурного преобразовател , второй и третий входы которого подключены соответственно к третьему и четвертому выходам формировател опорных сигналов , при этом третий вход первого блока квадратурной обработки сигнала соединен с первым выходом блока тактовой синхронизации, второй выход которого соединен с третьим входом блока перемножени , о т л к ч а - ю щ и и с тем, что, с целью увеличени объема принимаемой информации за счет уменьшени времени установлени синхронизма, введены второй фильтр нижних частот, второй блок квадратурной обработки сигнала, реверсивный счетчик, два ключа, накопительный сумматор, блок дельта-модул торов , сдвиговый регистр, пороговый блок, блок сравнени , блок пам ти и- формирователь управл ющих сигналов , первый выход которого соединен с- четвертым входом блока тактовой синхронизации, третий выход которого подключен к первому входу формировател .управл ющих сигналов, второй выход которого соединен с первым входом реверсивного счетчика, выход которого подключен к первому входу первого ключа, выход которого соединен с первым входом накопительного сумматора , выход которого соединен с первым входом блока пам ти, с первым входом блока сравнени , с первым входом порогового блока и с первым входом второго ключа, выход которого
Составитель В,Чибисов Редактор Т.Парфенова Текред О.Гортвай
Заказ 3616/58 Тираж 624Подписное
ВНИИПК Государственного комитета СССР
по делам изобретений и открытий 113035, Москва, Ж-35, Раушска наб., д. 4/5
.Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4
0
5
0
подключен к первому входу сдвигового регистра, выход которого соединен с вторыми входами; первого и второго ключей, третьи входы которых подключены соответственно к третьему и четвертому выходам формировател управл ющих сигналов-, п тый выход которого соединен с вторым входом блока пам ти , .выход которого подключен к второму входу блока сравнени , выходы которого соединены с.вторым входом формировател управл ющих сигналов, третий вход которого подключен к выходу порогового блока, при этом первый и второй выходы блока дельта-модул торов соединены соответственно с вторым и третьим входами квадратурного преобразовател , первый вход которого соединен с входом блока дельта-модул торов , третий и четвертый выходы которого соединены соответственно с первым и вторым входами второго блока квадратурной обработки 5 сигнала, выход которого соединен с вторым входом реверсивного счетчика и с входом второго фильтра нилших частот, выход которого.соединен с вторым входом первого фильтра нижних частот, третий вход которого подключен к шестому выходу формировател управл ющих сигналов, седьмой выход которого соединен с вторым входом сдвигового регистра, первьи и второй выходы квадратурного преобразовател соединены соответственно с третьим и четвертым входами второго блока квадратурной обработки сигнала, а восьмой и дев тый выходы формировател управл ющих сигналов подключены соответственно к второму и третьему входам накопительного сумматора.
Корректор Т. Колб
Claims (1)
- Ф о р м.у ла изо б р е т е н и яВ (к+1)-ом такте, после завершения перечисленных операций, первый и второй ключи 12 и 14 устанавливаются в такое положение, при котором числа с выхода сдвигового регистра 15 поступают в накопительный сумматор 13 и на вход сдвигового регистра 15, и, за время накопления отсчетов в реверсивном счетчике 11, осуществляется п/п4 сдвигов содержимого сдвигового регистра 15 и п/п4 сложений в накопительном сумматоре 13. В результате на выходе накопиКогерентный приемник частотноманипулированного сигнала, содержащий квадратурный преобразователь, первый и второй выходы которого соединены соответственно с первым и вторым входами блока перемножения и с первым и- вторым входами первого блока квадратурной обработки сигнала, выход .которого соединен с первым входом 55 первого фильтра нижних частот, выход которого подключен к входу управляемого генератора, выход которого соединен с входом формирователя опорных сигналов, первый и второй выходы которого соединены соответственно с первым и вторым входами блока тактовой синхронизации, третий вход которого $ подключен к первому входу квадратурного преобразователя, второй и третий входы которого подключены соответственно к третьему и четвертому выходам формирователя опорных сигна- ю лов, при этом третий вход первого блока квадратурной обработки сигнала соединен с первым выходом блока тактовой синхронизации, второй выход которого соединен с третьим входом 15 блока перемножения, о т л и ч а ю щ и й с я тем, что, с целью увеличения объема принимаемой информации за счет уменьшения времени установления синхронизма, введены второй 20 фильтр нижних частот, второй блок квадратурной обработки сигнала, реверсивный счетчик, два ключа., накопительный сумматор, блок дельта-модуляторов, сдвиговый регистр, порого- 25 вый блок, блок сравнения, блок памяти и- формирователь управляющих сигналов , первый выход которого соединен с- четвертым входом блока тактовой синхронизации, третий выход которого '30 подключен к первому входу формирователя .управляющих сигналов, второй выход которого соединен с первым входом реверсивного счетчика, выход которого подключен к первому входу пер~35 вого ключа, выход которого соединен с первым входом накопительного сумматора, выход которого соединен с первым входом блока памяти, с первым входом блока сравнения, с первым входом порогового блока и с первым входом второго ключа, выход которого подключен к первому входу сдвигового регистра, выход которого соединен с вторыми входами: первого и второго ключей, третьи входы которых подключены соответственно к третьему и четвертому выходам формирователя управляющих сигналов·, пятый выход которого соединен с вторым входом блока памяти, .выход которого подключен к второму входу блока сравнения, выходы которого соединены с.вторым входом формирователя управляющих сигналов, третий вход которого подключен к выходу порогового блока, при этом первый и второй выходы блока дельта-модуляторов соединены соответственно с вторым и третьим входами квадратурного преобразователя, первый вход которого соединен с входом блока дельта-модуляторов , третий и четвертый выходы которого соединены соответственно с первым и вторым входами второго блока квадратурной обработки сигнала, выход которого соединен с вторым входом реверсивного счетчика и с входом второго фильтра нижних частот, выход которого.соединен с вторым входом первого фильтра нижних частот, третий вход которого подключен к шестому выходу формирователя управляющих сигналов, седьмой выход которого соединен с вторым входом сдвигового регистра, первый и второй выходы квадратурного преобразователя соединены соответственно с третьим и четвертым входами второго блока квадратурной обработки сигнала, а восьмой и девятый выходы формирователя управляющих сигналов подключены соответственно к второму и третьему входам накопительного сумматора.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU843760110A SU1241517A1 (ru) | 1984-07-04 | 1984-07-04 | Когерентный приемник частотноманипулированного сигнала |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU843760110A SU1241517A1 (ru) | 1984-07-04 | 1984-07-04 | Когерентный приемник частотноманипулированного сигнала |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU1241517A1 true SU1241517A1 (ru) | 1986-06-30 |
Family
ID=21126485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU843760110A SU1241517A1 (ru) | 1984-07-04 | 1984-07-04 | Когерентный приемник частотноманипулированного сигнала |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU1241517A1 (ru) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2513727C1 (ru) * | 2013-05-08 | 2014-04-20 | Открытое акционерное общество "Научно-исследовательский и проектно-конструкторский институт информатизации, автоматизации и связи на железнодорожном транспорте" (ОАО "НИИАС") | Приемник частотного сигнала |
-
1984
- 1984-07-04 SU SU843760110A patent/SU1241517A1/ru active
Non-Patent Citations (1)
| Title |
|---|
| Suzuci Н., Yaraao Y., Kicuchi Н. .Sing e-chip С MOS MSK coherent demodulator . Electronics letters 24-th June 1982, vol. 18, № 13, p.p. 581- 582. Hirade K., Murota K. Astudy of Modulation for digital mobile Telephone IEEE 29-th Vehicylar Technic Conference 1979, p. 16. * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2513727C1 (ru) * | 2013-05-08 | 2014-04-20 | Открытое акционерное общество "Научно-исследовательский и проектно-конструкторский институт информатизации, автоматизации и связи на железнодорожном транспорте" (ОАО "НИИАС") | Приемник частотного сигнала |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1210445A (en) | Device for the transmission of synchronous pulse signals | |
| EP0199448A2 (en) | Frequency and phase error determination apparatus | |
| US3485949A (en) | Differential phase shift keying receiver with information modulated on a plurality of tones | |
| US3654564A (en) | Receiver including an n-phase demodulator | |
| US6072370A (en) | Clock extraction circuit | |
| US3959637A (en) | Digital filter | |
| JPS5915231B2 (ja) | 同期デ−タ伝送システムにおける初期位相測定方法 | |
| SU1241517A1 (ru) | Когерентный приемник частотноманипулированного сигнала | |
| US3908896A (en) | Digital resolver filter and receiver using same | |
| EP0094956B1 (en) | A method of bringing an oscillator into phase with an incoming signal and an apparatus for carrying out the method | |
| US3003030A (en) | Transmission characteristic compensation system | |
| GB977474A (en) | Tone frequency control means for keyed filtered systems | |
| US3671670A (en) | Digital filter frequency-shift modulator | |
| US4352192A (en) | Timing signal synchronization device | |
| US5712878A (en) | Digital FSK modulator | |
| SU1197129A1 (ru) | Устройство дл приема частотно-манипулированных сигналов | |
| SU1356253A1 (ru) | Устройство дл приема сигналов с относительной фазовой модул цией | |
| SU489254A1 (ru) | Радиолини с шумоподобными сигналами с совмещением каналов синхронизации и информации | |
| SU511714A1 (ru) | Система передачи синхронных двоичных по кабельным лини м св зи | |
| SU455358A1 (ru) | Способ передачи информации двоичными импульсами по синхронному цифровому тракту | |
| JPH0748703B2 (ja) | スペクトラム拡散受信機 | |
| SU1356248A1 (ru) | Устройство тактовой синхронизации | |
| SU1555892A1 (ru) | Устройство тактовой синхронизации | |
| SU1119184A1 (ru) | Система передачи и приема дискретной информации | |
| SU843271A1 (ru) | Устройство тактовой синхронизации |