SU1356248A1 - Устройство тактовой синхронизации - Google Patents
Устройство тактовой синхронизации Download PDFInfo
- Publication number
- SU1356248A1 SU1356248A1 SU843787109A SU3787109A SU1356248A1 SU 1356248 A1 SU1356248 A1 SU 1356248A1 SU 843787109 A SU843787109 A SU 843787109A SU 3787109 A SU3787109 A SU 3787109A SU 1356248 A1 SU1356248 A1 SU 1356248A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- frequency divider
- whose
- signal
- Prior art date
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Изобретение относитс к технике передачи цифровой информации и уменьшает врем вхождени в синхронизм . Устр-во содержит задающий г-р I, делители частоты (ДЧ) 2-4, блок 5 вьщелени значащих моментов входного сигнала, эл-ты ИЛИ 6 и 7, эл-т И 8. Блок 5 содержит регистр 9 сдвига , полусумматор 10. При отсутствии входного сигнала на выходе полусумматора устанавливаетс состо ние ло- гич.О, что обеспечивает формирование сигнала, соответствующего ло- гич.1 на выходе эл-та ИЛИ 7, и разрешает прохождение импульса с выхода ДЧ 4 через эл-т И 8. При по влении информац. сигнала на Ьыходе полусумматора 10 формируютс импульсы, к-рые, поступа на вход эл-та РШИ 6, не разрешают прохождение, в эти моменты импульсов с ДЧ 4. 2 ил. СО САЭ СП о: го 4 00
Description
1
Изобретение относитс к технике передачи цифровой информации и может быть использовано дл тактовой синхронизации приемных схем.
Целью изобретени вл етс уменьшение времени вхождени в синхронизм.
На фиг.1 представлена функциональна схема устройства тактовой синхронизации; на фиг. 2 - временные диаграммы работы устройства.
Устройство тактовой синхронизации содержит задающий генератор 1, первый , второй и третий делители 2,3, и 4 частоты, блок 5 выделени значащих моментов входного сигнала, первый и второй элементы ИЛИ 6 и 7,элемент И 8, причем блок 5 выделени значащих моментов входного сигнала содержит регистр 9 сдвига и полусумматор 10.
Устройство работает следующим образом .
Задающий генератор 1 вырабатывает импульсы произвольной скважности (фиг.2а), которые поступают на вход первого делител 2 частоты с частотой F. Первый делитель 2 частоты обеспечивает деление исходной частоты до величины F/2 (фиг,2б), а третий делитель частоты - до величины F/4 (фиг.2в).
Информаци , поступающа из канала св зи (фиг.2ж) на вход регистра 9 сдвига блока 5 выделени , записываетс импульсами с частотой F/4 и поступает на вход полусумматора 10. При этом начало и конец информационного
13562482
импульсы (фиг,2з),которые, поступа на вход первого элемента ИЛИ 6, не разрешают прохождение в эти моменты импульсов с выхода третьего делител 4 частоты (фиг.2и).
Работа второго элемента ИЛИ 7 определ етс обратной св зью элемента ИЛИ 7. Сигнал в цепи обратной св зи
Q определ ет направление си-нхрониза- ции.
в случае, если входна информаци опережает по фазе тактовую последовательность , то во врем действи
15 сигнала с выхода полусумматора 10 на выходе второго элемента ИЛИ 7 формируютс два импульса (фиг.2к).При этом выходной сигнал элемента И 8 содержит на один импульс больше, чем
2д сигнал частоты F/4 (фиг,2к), что определ ет изменение фазы тактовой последовательности (фиг.2м),
В случае, если входна информаци отстает по фазе от тактовой последо25 вательности., то во врем действи сигнала с выхода полусумматора 10 на вход второго делител частоты 3 поступает на один импульс меньше (фиг, 2л), что определ ет изменение фазы
30 тактовой последовательности (фиг.
35
2н
Claims (1)
- Формула изобретениУстройство тактовой синхронизации, содержащее соединенные последовательно задающий генератор и первый делитель частоты, элемент И и второй делитель частоты, выход которого вл Устройство тактовой синхрониз содержащее соединенные последова но задающий генератор и первый д тель частоты, элемент И и второй литель частоты, выход которогоимпульса фиксируютс на выходе .полусумматора 10 импульсами длительностью до тс выходом устройства, а также Т 4/F (фиг.2з).блок выделени значащих моментовПри отсутствии входного сигналавходного сигнала, вход которого л етс входом устройства, отл чающеес тем, что, с цел уменьшени времени вхождени в си ронизм, введены первый и второй менты ИЛИ и третий делитель част при этом вход третьего делител ч тоты объединен с первым входом в го элемента ИЛИ и подключен к вы ду первого делител частоты, вых третьего делител частоты подключ к второму входу блока выделени чащих моментов входного сигнала первому входу первого элемента ИЛ второй вход которого объединен с инверсным входом второго элемента ИЛИ и подключен к- выходу блока вы лени значащих моментов входногона выходе полусумматора устанавливаетс состо ние логического О (фиг,2г), что обеспечивает формирова- ние сигнала, соответствующего логической 1 на выходе второго элемента ИЛИ 7, и разрешает прохождение импульсов.с выхода третьего делител 4 частоты (фиг.2в) через элементы И 8, Второй делитель 3 частоты при этом формирует выходные тактовые импульсы путем делени импульсов частоты F/4 (фиг,2д) на п, которые выдает на выходе устройства (фиг,2е, дл случа ),При по влении на входе устройства информационного сигнала (фиг,2ж) на выходе полусумматора 10 формируютсФормула изобретениУстройство тактовой синхронизации, содержащее соединенные последовательно задающий генератор и первый делитель частоты, элемент И и второй делитель частоты, выход которого вл тс выходом устройства, а также блок выделени значащих моментов055входного сигнала, вход которого вл етс входом устройства, отличающеес тем, что, с целью уменьшени времени вхождени в синхронизм , введены первый и второй элементы ИЛИ и третий делитель частоты, при этом вход третьего делител частоты объединен с первым входом второ-- го элемента ИЛИ и подключен к выходу первого делител частоты, выход третьего делител частоты подключен к второму входу блока выделени значащих моментов входного сигнала и первому входу первого элемента ИЛИ, второй вход которого объединен с инверсным входом второго элемента ИЛИ и подключен к- выходу блока выделени значащих моментов входного сиг313562484нала, выход rtepsoro элемента ИЛИ под- ходу второго элемента ИЛИ, второй ключей к первому входу элемента И, вход которого подключен к выходу вто- второй вход которого подключен к вы- рого делител частоты.Редактор М.БандураСоставитель А.Андрианов Техред М.ХоданичЗаказ 5814/56 Тираж 636ПодписноеВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж-35, Раушска наб., д.4/5Производственно-полиграфическое предпри тие, г.Ужгород, ул.Проектна , 4аг.гКорректор Л.Пилипенко
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843787109A SU1356248A1 (ru) | 1984-08-31 | 1984-08-31 | Устройство тактовой синхронизации |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843787109A SU1356248A1 (ru) | 1984-08-31 | 1984-08-31 | Устройство тактовой синхронизации |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1356248A1 true SU1356248A1 (ru) | 1987-11-30 |
Family
ID=21137159
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843787109A SU1356248A1 (ru) | 1984-08-31 | 1984-08-31 | Устройство тактовой синхронизации |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1356248A1 (ru) |
-
1984
- 1984-08-31 SU SU843787109A patent/SU1356248A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 636813, кл. Н 04 L 7/04, 1976. Авторское свидетельство СССР № 661833, кл. Н 04 L 7/02, 1977. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3731219A (en) | Phase locked loop | |
SU1356248A1 (ru) | Устройство тактовой синхронизации | |
US4034302A (en) | Smooth sequence generator for fractional division purposes | |
US3484555A (en) | Time-division multiplex with synchronization system | |
SU1215185A1 (ru) | Устройство синхронизации с фазовой автоподстройкой частоты | |
SU563736A1 (ru) | Устройство дл синхронизации равнодоступных многоканальных систем св зи | |
SU1506561A1 (ru) | Устройство приема пакетной информации системы спутниковой св зи | |
JPH02203622A (ja) | 多元周波数位相同期回路 | |
JPH0669914A (ja) | クロック抽出回路 | |
SU1527718A1 (ru) | Устройство автоподстройки фазы тактовых импульсов | |
SU1293848A1 (ru) | Устройство тактовой синхронизации приемника сигналов @ - @ | |
SU1376260A1 (ru) | Устройство дл приема относительного биимпульсного сигнала | |
SU1149425A2 (ru) | Устройство дл фазовой синхронизации | |
SU684758A1 (ru) | Устройство синхронизации по циклам | |
SU566386A1 (ru) | Устройство дл передачи сигналов с дельта-модул цией | |
JP2703277B2 (ja) | データプロセツサの同期回路装置 | |
SU1425864A2 (ru) | Устройство выделени тактовых импульсов | |
SU1261110A1 (ru) | Умножитель частоты следовани импульсов | |
SU1325454A1 (ru) | Многоканальное устройство дл сдвига во времени совпадающих импульсов | |
SU1160551A2 (ru) | Устройство дл синхронизации импульсных последовательностей | |
SU886254A2 (ru) | Синтезатор частот | |
JPH02170720A (ja) | 可変分周器 | |
SU1343558A1 (ru) | Устройство дл выделени тактового колебани в автокоррел ционном приемнике | |
SU1288928A1 (ru) | Устройство дл передачи фазоманипулированного сигнала | |
SU1172044A1 (ru) | Преобразователь двоичного сигнала в п тиуровневый сигнал |