SU1356253A1

SU1356253A1 - Устройство дл приема сигналов с относительной фазовой модул цией

Info

Publication number: SU1356253A1
Application number: SU864031483A
Authority: SU
Inventors: Борис Павлович Новиков; Вячеслав Владимирович Зубарев; Вячеслав Александрович Светличный; Михаил Ефимович Макаренко; Юрий Владимирович Комаров
Original assignee: Предприятие П/Я А-3327
Priority date: 1986-03-03
Filing date: 1986-03-03
Publication date: 1987-11-30

Abstract

Изобретение относитс к радиосв зи и обеспечивает повышение помехоустойчивости . Устр-во содержит генератор импульсов 1, усилитель-ограничитель 2, интегратор 3, блок 4 фазовой АПЧ, формирователь 5 тактовых интервалов и регенератор 6. Выделение информации основано на определении характерных участков (11) или (ОО) клиппированного фазомодулированфаз . 1 ного сигнала, соотв. единичным посылкам , формировании последовательности тактовых интервалов и определении участков нулевых посылок путем исключени из тактовой последовательности участков передачи единичных посьшок. Определение характерных участков осуществл етс с помощью интегратора 3. Формирование последовательности тактовых интервалов осуществл етс путем выделени удвоенной тактовой частоты блоком 4 фазовой АПЧ, делени ее на два и определени истинных положений тактовых интервалов входного сигнала формирователем 5 тактовьгк интервалов. Процесс регенерации информационной последовательности осуществл етс в регенераторе 6. По сн етс работа блоков 3-6. Введен формирователь 5 тактовых интервалов. 6 ил. (Л С ОО ел О5 Ю ел со

Description

Изобретение относитс к радиосв зи и может найти применение в аппара™ туре передачи данных.

Цель изобретени - повышение помехоустойчивости .

На фиг. I изображена структурно- электрическа схема предлагаемого устройства; на фиг. 2 - структурно- электрическа схема интегратора; на фиг. 3 структурно-электрическа схема блока фазовой автоподстройки частоты; на фиг, 4 - структурно- электрическа схема формировател тактовых интервалов; на фиг, 5 - структурно-электрическа схема регенератора; на фиг, 6 - эпюры напр жений , по сн ющие работу устройства. Устройство содержит генератор 1

импульсов, усилитель-ограничитель 2, интегратор 3, блок 4 фазовой автопод- .стройки .частоты, формирователь 5 тактовых интервалов и регенератор 6, причем интегратор 3 содержит инвер-

тор 7, первый и второй ключи ff и 9,. первый и второй регистры 10-и 1 сдвига, первьй и второй элементы И 12 и 13, первый и второй счетчики 14 и 15, первый и второй дешифраторы 16 и 17, элемент ИЛИ 18, блок 4 фазовой

автоподстройки частоты содержит первый элемент 19 задержки, опорный ге нератор 20, первый перемножитель 21, :второй элемент 22 задержки, первый сумматор 23 по модулю два, второй перемножитель 24, третий элемент 25 задержки, второй сумматор 26 по мо дулю два, элемент И 27, дел итель 28 частоты, реверсивный счетчик 29 ,и управл нлций элемент 30. Формирователь 5 тактовых интервалов содержит делитель 31 частоты, первый и второй перемножители 32 и 33, первый и второй элементы И 34 и 35, первый и второй счетчики 36 и 37, триггер 38, первый ключ 39, второй счетчик 40 и

элемент ИЛИ 41; регенератор 6 содер жит первый триггер 42, первый инвертор 43, первый и второй регистры 44 Н 45 сдвига, первый элемент И 46, второй инвертор 47, второй и третий элементы И 48 и 49, второй триггер

50, перемножитель 51 и третий триггер 52,

Устройство работает следующим об- сигнал (пачка импульсов), свидетельстразом ,

Вьщеление информации (фиг, 6а) основано на определении характерных участков {П или {00 клиппирован-

вующии о наличии единичной посылки в принимаемом сигнале. После объединени сигналов дешифраторов 16 и 17 в элементе ИЛИ 18 выходной сигнал по-

ного фазомодули рованного сигнала, соответствующих единичным посылкам, формировании последовательности тактовых интервалов и определении участков нулевых посылок путем исключени из тактовой последовательности участков передачи единичных посылок. Определение характерных участков осуществл етс с помощью интегра.тора 3,

Входной сигнал (фиг, 66) с выхода усилител -ограничител 2 (фиг, 6в) поступает на вход интегратора 3, выполненного в виде двухпол рного интегратора со сжатием. Выборки входной последовательности с частотой

f.

п

через первый ключ 8, инвертор

0

5

0

5

7 и второй ключ 9 записываютс в первые разр ды регистров 10 и II сдвига, в которых производитс их

п

2 о Разсдвига

п

2

рециркул ци с частотой f,. р дность регистров 10 и 11 равна п.

Импульсы с частотой f п иГ 5 вырабатываютс генератором 1 импульсов ,

Во врем рециркул ции ключи 8 и 9 пропускают выходные сигналы регистров 10 и 11 сдвига на их входы, К моменту записи последующей выборки входной последовательности состо ние регистров 10 и 11 сдвига соответствует состо нию , с которого началась предыдуща рециркул ци . Поэтому при поступлении последующего продвигающего импульса предыдуща выборка записываетс во второй разр д регистров 10 и 11 сдвига, а насто ща - в первый и т,д.

Таким о,бразом входной сигнал компрессируетс (сжимаетс ) в п раз (фиг, 6г)о Компрессированный сигнал интегрируетс с помощью счетчиков 14 и 15, на счетный вход которых через элементы И 12 и 13 поступают импульсы заполнени с частотой f - п с генератора 1 импульсов.

Б случае поступлени пр мого {1I} gQ или инверсного {ОО характерного участка в одном из счетчиков 14, 15 происходит превьшение порогового уровн (фиг, 6д), На выходе одного из дешифраторов 16 и 17 формируетс

ступает на вход регенератора 6 (фиг. бе),

Формирование последовательности тактовых интервалов осуществл етс путем выделени удвоенной тактовой частоты блоком 4 фазовой автоподстрой ки частоты (фиг. 6ж), делени ее на два и определени истинных положений тактовых интервалов входного сигнала формирователем 5 тактовых интервалов

Входной сигнал блока 4 фазовой ав- топодстройки частоты (с выхода усилител -ограничител 2) поступает на . входы перемножителей 21 и 24 через первый элемент 19 задержки и на вход опорного reHejiaTopa 20. На выходах элементов 22 и 25 задержки вырабатываютс сигналы со сдвигом на незначительные части С (где D - длительность элемента последовательности) относительно выходного сигнала опорного генератора 20,

На перемножител х 21 и 24 производитс перемножение входного сигнала с синхронизированным опорным сигналом , сформированных на выходах третье го элемента 25 задержки и опорного генератора 20 соответственно.

Сигналы с выходов перемножителей 21 и 24 управл ют режимом работы реверсивного счетчика 29, на счетный вход которого через элемент И 27 поступает последовательность импульсов с генератора 1 импульсов. Разрешение на элемент И 27 подаетс с второго сумматора 26 по модулю два только в те моменты, когда на выходах перемножителей 21 и 24 присутствуют сигналы разных уровней, а также значе-- ни входного и опорного сигналов на входах первого сумматора 23 по модулю два совпадают. Эта операци , тождественна операции вычитани , обеспечивает работоспособность реверсивного счетчика 29, которьш осуществл ет интегрирование разности на входах перемножителей 21 и 24 в моменты несовпадени входного и опорного сигналов .

В , управл ющем элементе 30 в зависимости от знака рассогласовани осуществл етс операци добавлени импульсов в последовательность с генератора 1 импульсов или операци исключени .

С помощью делител 28 частоты формируетс опорный сигнал кольца слежени за удвоенной тактовой частотой

5

0

5

поступает на вход опорного генератора 20, синхронизиру его работу, а также на вход формировател 5 тактовых интервалов.

Сигнал удвоенной тактовой частоты поступает на делитель 31 частоты, на входах которого формируютс последовательности тактовой частоты, сдвинутые одна относительно другой на л. Одна из этих последовательностей вл етс истинной (фиг. 6з). С помощью перемножителей 32 и 33 осуществл етс сдвиг обеих последовательностей на Л /4. Операци обеспечиваетс путем перемножени обеих последовательностей на сигнал удвоенной тактовой частоты . Затем производитс усреднение пачек импульсов с выхода интегратора 3. Усреднение осуществл етс счетчиками 36 и 37 с перекрестным сбросом, на счетные входы которых через элементы И 34 и 35 подаютс пачки импульсов с выхода интегратора 3.

Сигнал переполнени одного из счетчиков устанавливает триггер 38 в соответствующее состо ние и с помощью ключей 39 и 40 и элемента ИЛИ 41 обеспечивает прохождение на выход Q формировател 5 тактовых интервалов истинной тактовой последовательности.

Процесс регенерации информационной последовательности осуществл етс следующим образом.

С помощью первого триггера 42 осуществл етс определение тактовых интервалов (фиг. 6к), в которых присутствуют сигналы с выхода интегратора 3, соответствующие передаче единичных посьшок. С помощью второго регистра 45 сдвига и второго элемента И 48 формируетс последовательность коротких импульсов (фиг. 6л), положение которых определено полутактовыми моментами тактовой частоты. С помощью второго триггера 50 формируютс тактовые интервалы (фиг. 6н), обозначающие наличие единичной посылки информационной последовательности. На пе- ремножителе 51 производитс исключение сформированных интервалов из тактовой последовательности (фиг. 6о) и вьщеление участков нулевых посылок (фиг. 6п). Восстановление информации (фиг. 6р) производитс с помощью третьего триггера 52, выход которого вл етс выходом устройства.

.Сигнал тактовой частоты с выхода формировател 5 тактовых интервалов

5

0

5

0

5

подвергаетс рперации конечной разности с помощью первого регистра 44 сдвига, первого инвертора 43 и первого элемента И 46. В результате формируетс полутактова последовательность коротких импульсов (фиг. 6и). С помощью второго инвертора 47 и третьего элемента И 49 формируетс тактова последовательность коротких нмпульсов (фиг. 6м). Эти последовательности (с выходов элементов И 46 и 49), а также инверсный сигнал тактовой частоты (с выхода первого .инвертора 43) используетс дл обеспечени работоспособности регенератора 6.

ф. ормула из обретени

Устройство дл приема сигналов с относительной фазовой манипул цией, содержащее последовательно соединенные усилитель-ограничитель и блок фа

5

0

зоной автоподстройки частоты, последовательно соединенные интегратор и регенератор, а также генератор импульсов , выход которого подключен к первому входу интегратора и к второму входу блока фазовой автоподстройки частоты, выход регенератора вл етс выходом устройства, входом которого вл етс вход усш1ител -огра ничител , отличающеес тем, что, с целью повышени помехоустойчивости , в него введен формирователь тактовых интервалов, первый вход, второй вход и выход которого соединены соответственно с выходом интегратора, выходом блока фазовой автоподстройки частоты и вторым входом регенератора, третий вход которого соединен с выходом генератора импульсов , а выход усилител -ограничител подключен к второму входу интегратора .

/Г Я /Г Я.

Фие,2

Ш.

.3

Фиа. li

/Г ./7

а

S

ffГТ 1 о ГТ Г

г ЛШШ1Л ШШШШШ1ДЛЛГ1Г1ЛП ШЛЛЛЛ

.-

ff I I I I I I I I I I I I I ) I I I I TTTlTl

I r I I I I 1 I I I I I I I 1

Фиг, 5

I r I I I I 1 I I I I I I I 1

(ро.б

Составитель 0. Андрушко Редактор М. Андрушенко Техред М.Ходанич Корректор М. Макс1мишинец

5814/56

Тираж 636 Подписное ВРШИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушска наб., д. 4/5

Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4

Claims

•Формула из обр ет ения Устройство для приема сигналов с относительной фазовой манипуляцией, содержащее последовательно соединенные усилитель-ограничитель и блок фа

1356253 е зовой автоподстройки частоты, последовательно соединенные интегратор и регенератор, а также генератор импульсов, выход которого подключен к ⁵ первому входу интегратора и к второму входу блока фазовой автоподстройки частоты, выход регенератора является выходом устройства, входом ко₁₀ торого является вход усилителя—ограничителя , отличающееся тем, что, с целью повышения помехоустойчивости, в него введен формирователь тактовых интервалов, первый ₁₅ вход, второй вход и выход которого соединены соответственно с выходом интегратора, выходом блока фазовой . автоподстройки частоты и вторым входом регенератора, третий вход которо 20 го соединен с выходом генератора импульсов, а выход усилителя-ограничителя подключен к второму входу интег ратора.