SU1301326A3 - Устройство дл информации с магнитной ленты (его варианты) - Google Patents

Abstract

Изобретение относитс  к автоматике и вычислительной технике. Цель изобретени  - повышение помехозащит- ности устройства. В первом варианте изобретени  цель достигаетс  введением двух триггеров, элемента ИСКПЮ- ЧАНЩЕЕ ИЛИ, счетчика импульсов. Во втором варианте цель достигаетс  введением BTopdro аналогового компаратора , элемента ИЛИ, второго и третьего D-триггеров, элемента И и счетчика импульсов. В третьем варианте изобретени  его цель достигаетс  введением второго аналогового компаратора элемента ИЛИ, двух D-триггеров , двух элементов И счетчика импульсов . Во всех трех вариантах цель достигаетс  за счет коррекции фазы частоты синхронизации. 3 с..п. ф-лы, 1 з.п. ф-лы, 9 ил. I О) ы

Description

11301326

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано дл  ввода инфор- MamiH с магнитной ленты в ЭВМ.

5 с

Цель изобретени  - повышение помехозащищенности устройства за счет коррекции фазы частоты синхронизации

На фи1 .1-9 приведены схемы устройства (варианты) и временные диаграммы .

На фиг,1-3 обозначены пороговый элемента 1, с первого по третий триггеры 2-4, элемент ИСКЛЮЧАЮЩЕЕ ИЖ 5, генератор 6 тактовых импульсов, делитель 7 частоты на дес ть, дешифратор 8, три инвертора 9-11, элемент И 12, счетчик 13 импульсов, информаНа фиг.1 входной сигнал 14, форм IQ которого показана на фиг.2, подаетс  на пороговый элемент 1. В элемен те 1 уровень входного сигнала сравниваетс  с эталонным уровнем (пунктирна  лини  на фиг.2). В данном сл },5 чае входной сигнал  вл етс  сигнало полученным путем пропускани  цифровой сигнальной последовательности через передающий тракт. В результате сравнени  по уровн м пороговый

ционный вход 14, выходы данных и служебной информации устройства 15 и 16.20 элемент 1 вырабатывает двузначный Диаграммы сигналов на входах-выходах цифровой сигнал, показанный на фиг.2 {элементов устройства обозначены в со- )этветствии с номерами этих элементов.

Этот сигнал поступает на соответствующие входы триггеров 2 и 3. С выхода триггера 3 сигнал подаетс  25 на информационный вход триггера 4. От генератора 6 тактовых импульсов эт лонные тактовые импульсы (см. фиг. 2) поступают на соответствующие такто- вые входы триггеров 3 и 4, на делиНа фиг.4 и 5 обозначены первый 17 и второй 18 аналоговые компараторы, элемент ИЛИ 19, с первого по третий D-триггеры 20-22, элемент И 23, генератор 24 тактовых импульсов, делитель 25 частоты на шестнадцать, деЭтот сигнал поступает на соответствующие входы триггеров 2 и 3. С выхода триггера 3 сигнал подаетс  25 на информационный вход триггера 4. От генератора 6 тактовых импульсов эталонные тактовые импульсы (см. фиг. 2) поступают на соответствующие такто- вые входы триггеров 3 и 4, на делишифратор 26 (который содержит инвер- 30 .ь 7 частоты и счетчик 13. Эталон- тор 27 и элемент И 28), счетчик 29, ные тактовые импульсы  вл ютс  пр - первый 30 и второй 31 входы эталон- . моугольными импульсами, период кото- ного напр жени  устройства, инфор- рых равен 1/10 цифрового периода (на- мационньш вход 32 устройства, выход зываемого далее периодом битов) Т 33 данных устройства, вход 34 сброса з и выход 35 служебной информации устройства . Сигналы на входах и выходах элементов устройства обозначены пор дковыми номерами этих элементов.

40

На фиг.6 обозначены первый 36 и второй 37 аналоговые компараторы, элемент ШШ 38, с первого по третий D-триггеры 39-41, элемент И 42, дополнительный элемент И 43, генератор 44 тактовых импульсов, делитель 45 частоты на шестнадцать, декодер 46, счетчик 47 импульсов, первый 48 и второй 49 входы эталонного напр жени  устройства, информационный вход 50 устройства, вход 51 сброса устройства , выход 52 данных устройства , выход 53 служебной информации устройства, синхровход 54 устройства.

На схеме декодера 46 (фиг.7) обозначено инвертор 55, первьм 56 и второй 57 IK триггеры, счетчик 58, установочный вход 59 декодера, первый 60 и второй 61 выходы декоде ра, тактовьш вход 62 декодера.

входного сигнала 14, что показано на фиг.2.

Триггер 3 создает импульс, показанный на фиг.2, фиксиру  вы вленньй цифровой сигнал в момент нарастани  фронта входного эталонного тактового импульса, и подает импульс на инфор- мационньй вход триггера 4 и на вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 5. Согласование во времени нарастани  импуль J5 са на выходе триггера 3 не  вл етс  неизменным по отношению к согласованию времени нарастани  цифрового сигнала на выходе элемента 1, его максимальна  задержка равна примерtfQ НО одному периоду эталонного тактового импульса. Триггер 4 вырабатывает на выходе О импульс, показанный на фиг.2, фиксиру  импульс с выхода триггера 3 в момент нарастани  фрон-

та эталонного тактового импульса, и подает импульс на другой вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 5. Соответственно импульс на выходе триггера 4 задерживаетс  относительно импульСигналы на временных диаграммах устройства, изображенного на фиг.6 и 7, обозначены пор дковыми номерами блоков, на выходе которых они при- сутствугот.

Устройство работает следующим образом .

На фиг.1 входной сигнал 14, форма которого показана на фиг.2, подаетс  на пороговый элемент 1. В элементе 1 уровень входного сигнала сравниваетс  с эталонным уровнем (пунктирна  лини  на фиг.2). В данном слу- чае входной сигнал  вл етс  сигналом, полученным путем пропускани  цифровой сигнальной последовательности через передающий тракт. В результате сравнени  по уровн м пороговый

элемент 1 вырабатывает двузначный цифровой сигнал, показанный на фиг.2

элемент 1 вырабатывает двузначный цифровой сигнал, показанный на фиг.2

Этот сигнал поступает на соответствующие входы триггеров 2 и 3. С выхода триггера 3 сигнал подаетс  на информационный вход триггера 4. От генератора 6 тактовых импульсов эталонные тактовые импульсы (см. фиг. 2) поступают на соответствующие такто- вые входы триггеров 3 и 4, на дели ь 7 частоты и счетчик 13. Эталон- ые тактовые импульсы  вл ютс  пр - моугольными импульсами, период кото- рых равен 1/10 цифрового периода (на- зываемого далее периодом битов) Т

входного сигнала 14, что показано на фиг.2.

Триггер 3 создает импульс, показанный на фиг.2, фиксиру  вы вленньй цифровой сигнал в момент нарастани  фронта входного эталонного тактового импульса, и подает импульс на инфор- мационньй вход триггера 4 и на вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 5. Согласование во времени нарастани  импульса на выходе триггера 3 не  вл етс  неизменным по отношению к согласованию времени нарастани  цифрового сигнала на выходе элемента 1, его максимальна  задержка равна примерНО одному периоду эталонного тактового импульса. Триггер 4 вырабатывает на выходе О импульс, показанный на фиг.2, фиксиру  импульс с выхода триггера 3 в момент нарастани  фрон-

та эталонного тактового импульса, и подает импульс на другой вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 5. Соответственно импульс на выходе триггера 4 задерживаетс  относительно импульса на выходе триггера 3 на врем  задержки , соответствующее одному периоду эталонных) тактовых импульсов. В результате элемент 5 ИСКЛЮЧАЮЩЕЕ ИЛИ вырабатывает импульс, показанный на фиг.2. Ширина этого импульса соответствует одному периоду эталонных тактовых импульсов, этот сигнал вырабатываетс  при фронте нарастани  и при фронте спада цифрового сигнала на выходе элемента 1. Так как импульс с выхода элемента 5 вьфабатываетс  в окрестност х фронтов нарастани  и спада цифрового сигнала с выхода элемента 1, то этот импульс  вл етс  импульсом вы влени  отклонени  по уровню (импульсом вы влени  фронта) цифрового сигнала с выхода элемента 1. Импульс вы влени  отклонени  по уровню с выхода элемента 5 подаетс  на вход сброса делител  7 дл  его обнулени  фронтом нарастани .

Делитель 7 частоты считает эталонные тактовые импульсы и подает ре- зультирующий выходной сигнал с выходов Q,-Q4 на декодер 8. На интервале между дев тым и дес тым эталонным тактовым импульсом после сброса делитель 7 частоты вырабатывает сигнал, пери- од повторени  которого равен упом нутому выше периоду битов Т, и подает этот сигнал с выхода переноса на вход разрешени  счетчика 13. В состав дешифратора 8 вход т инверторы 9 - 11 и элемент И-12 на четыре входа. Когда а входах Q,, Qj, Q4 делител  часто- }гы 7 существуют низкие уровни и только на выходе Q создаетс  сигнал с высоким уровнем, т.е. когда делитель 7 насчитал четыре эталонных тактовых импульса, на всех четырех входах элемента И 12 присутствует высокий уровень. Поэтому элемент И 12 вьфа- батывает сигнал высокого уровн , по- казанный на фиг.2, и подает этот сигнал на тактовьй вход схемы триггера 2 в качестве тактового импульса синхронизации считывани  данных. Фаза полученного таким образом так- тового импульса синхронизации считывани  данных соответствует центру периода битов сигнала на входе 14, показанного на фиг.2. С приходом фронта нарастани  упом нутого такто- вого импульса синхронизации считывани  данных на триггер 2 в нем фиксируетс  цифровой сигнал с выхода порогового элемента 1, поданный на информационный вход триггера 2, полученный в результате на его выходе импульс, изображенный на фиг.2, подаетс  на выход 15 устройства. Из Сравнени  сигналов 14 и 2 на фиг.2  сно видно, что импульс на выходе триггера 2  вл етс  считьшаемой информацией входного сигнала с

Кроме того, входной сигнал получаетс  следующим образом. Цифровые данные, полученные после цифровой импульсной модул ции аналогового информационного сигнала, раздел ютс  н заранее определ;енные секции, и к сигналу каждой секции добавл етс  сигнал синхронизации с фиксированной структурой, а также часто добавл етс  сигнал вы влени  ошибки в коде и сигнал исправлени  кодовой ошибки. Сам сигнал на входе получаетс  из передающего тракта с помощью последовательной во времени передачи цифрового сигнала. Поэтому фронты нарастани  и спада входного сигнала не-  вл ютс  настолько крутыми, как показано на фиг.2, из-за ослаблени  высоких частот в передающем тракте и из-за других причин. Входной сигнал передаетс  непрерывно с синхронизирующим сигналом, и синхронизирующий сигнал выдел етс  схемой вы влени  синхронизирующего сигнала (не показана), использу  фиксированную структурную характеристику синхронизирующего сигнала. Сигнал вы влени  синхронизирующего сигнала подаетс  на вход сброса счетчика 13 че-. рез соответствуюш 1й вход устройства .

На отрезке времени, когда входной сигнал на входе разрешени  счетчика (13 имеет высокий уровень, счетчик :ведет счет эталонных тактовых им- пульсов, поступающих на его тактовый ход. На выходе 16 получаетс  результирующий выходной сигнал. Отрезок времени, на котором входной сигнал на входе разрешени  счетчика 13 имеет высокий уровень, соответствует интервалу от дев того до дес того эталонного тактового импульса после обнулени  делител  7 частоты. Однако фаза эталонного тактового импульса чуть запаздывает из-за задержки, вводимой схемными элементами в делителе 7 частоты. Поэтому в момент,когда дес тый тактовый эталонный импуль подаетс  на счетчик 13, входной сигнал на его входе разрешени  счета все еще находитс  на высоком уровне. В результате счетчик 13 досчитывает в этот момент один эталонный тактовый импульс. Как следствие, подсчитанна  величина на выходе счетчика 13 указьшает на бит, от которого получаетс  считывание данньк на триггер 2, т.е. на сколько битов после синхронизирующего сигнала лежит бит, содержащий считываемые данные.

В данном варианте конструкции изо бретени  при наличии от ПОРОГОВОГО элемента 1 цифрового сигнала, изображенного на фиг.З, делитель 7 ча- стот-Ы сбрасываетс  с помощью выходного сигнала элемента 5, изображенного на фиг.З, который синхронизирован по фазе с фронтами нарастани  и спа- да цифрового сигнала с выхода элемента 1, следовательно,тактовый импульс синхронизации считывани  данных с выхода дешифратора 8 (фиг.З), полученный путем декодировани  выходного сигнала делител  7 частоты, корректируетс  по фазе вс кий раз с поступлением на Делитель 7 частоты импульса с выхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 5

Описание второго варианта конструкции предлагаемого устройства. На фиг.4 поступающий трехзначный кодовый (знаковый) сигнал, изображенньй на фиг.З, с BXOjpa 32 подаетс  на инвертирующий-вход компаратора 17 и на инвертирукмций вход компаратора 18. Трехзначный кодовый сигнал  вл етс  сигналом,, переданным в соответствии системой частичного реагировани . Система частичного реагировани  ЯВЛЯ етс  одной из известных систем цифровой передачи. Передаваемьй двузначный кодовый сигнал преобразуетс  в другой двузначный кодовый сигнал (например , в сигнал без возврата к ну- люс инверсией), преобразование идет . в соответствии с системой частичного реагировани  с учетом характеристик магнитной головки и магнитной записы шакнцей среды, образующей передающий. (тракт, после чего сигнал записывает- |с  на магнитную записывающую среду. При воспроизведении магнитной записывающей среды с помощью магнитной головки вследствие дифференцирующей характеристики обмотки магнитной головки происходит ослабление низкочастотных составл ющих, близких к составл ющей посто нного тока. Кроме то

0

5

5

Q

0

5

го, ослабл ютс  и высокочастотные составл ющие. В-результате форма воспроизводимого сигнала имеет сигнальный уровень, соответствующий уровню +1 в момент нарастани  записанного двузначного кодового .сигнала, и сигнальный уровень, соответствующий -1 в момент фройта спада записанного двузначного кодового сигнала, и сигнальный уровень О в те моменты записанного двузначного кодового сигнала, когда на интервале периода двух бит есть непрерывно уровень О или 1, следовательно, он имеет форму трехзначного кодового сигнала. Дл  создани  из воспроизводимого трехзначного кодового сигнала записанного , трехзначного кодового сигнала в соответствии с системой частичного р еагировани  в выравнивателе осуществл етс  высокочастотна  компенсаци  . Полученный на выходе выравнивател  воспроизводимый сигнал  вл етс  трехзначным кодовым сигналом, показанным на фиг.З. Позиционные обозначени  над изображенной на фиг.З формой сигнала указывают на записанное значение двузначного кодового сигнала.

На инвертирующий вход компаратора 17 с входа 30 поступает первое эталонное напр жение, обозначенное поз.30 на фиг.З. На неинвертирующий вход компаратора 18 с входа 31 поступает второе эталонное напр жение, обозначенное поз.32 на фиг.З. Уровень первого эталонного напр жени  выбираетс  промежуточным между пиковым уровнем сигнала, соответствующего уровню О трехзначного кодового сигнала, и пиковым уровнем сигнала , соответствующего уровню +1 трехзначного кодового сигнала на входе 32. Второе эталонное напр жение выбираетс  с уровнем, промежуточным между пиковым уровнем сигнала , соответствующего уровню О трехзначного кодового сигнала, и пиковым уровнем сигнала, соответствующего уровню -1 трехзначного кодового сигнала на входе 32.

Соответственно на вьшоде компаратора 17 .по вл етс  двузначный пр моугольный сигнал, показанный на фиг.З. Пр моугольный сигнал на выходе элемента 17 имеет сигнальный уровень на интервале, соответствующем .сигнальному уровню +1 трехзначно го кодового сигнала на входе 32, и имеет сигнальный уровень О на интервалах , соответствующих сигнальным уровн м -1 и О входного трехзначного кодового сигнала/ На выходе компаратора 18 получаетс , двузначный пр моугольный сигнал, показанный на фиг.5. Этот сигнал имеет сигнальный уровень +1 на интервале, соответствующем сигнальному уровню -1 трехзначного кодового сигнала на входе 32, и имеет сигнальный уровень О на-интервалах, соответствующих сигнальным уровн м +1 и О трехзначного кодового сигнала на входе 32. Элемент ИЛИ 19 вырабатывает пр моугольный сигнал, показанный на фит,5. Пр моугольный сигнал с выхода элемента ИЛИ 19 поступает на соответствующие информационные входы триггеров 20 и 21 в качестве сигналов вы влени  уровн .

Сигнал, полученный на выходе Q триггера 21, поступает на информационный вход триггера 22. От генератора . 24 тактовых импульсов на соответствующие тактовые входы триггеров 21 и 22 поступает эталонный тактовый сигнал, период которого равен 1/10 периода битов трехзначного кодового сигнала на входе 32. Сигнал с выхода Q триггера 21 и сигнал с выхода Q триггера 22 поступает соответственно на элемент И 23, который вырабатывает импульс, показанный на фиг.5. Этот импульс находитс  в синхронизме по фазе с фронтом нарастани  сигнала вы влени  уровн  на выходе элемента ИЛИ 19, что видно из фиг.5. Импульс поступает с выхода элемента И 23 на вход загрузки делител  25 частоты в качестве импульса вы влени  отклонени  по уровню. Фазова  ошибка между фронтом нарастани  импульса с выхода элемента И 23 и сигналом с .выхода элемента ИЛИ 19 непосто нна, и фронт нарастани  импульса отстает от фронта нарастани  сигнала вы влени  уровн  на величину задержки, примерно равную в максимальном случае одному периоду эталонных тактовых имПульсов.

На информационные входы предварительной установки D1-D4 делител  25 частоты (где D1  вл етс  младшим, а D4 старшим разр дом) поступает соответствующий уровень, причем на входы D1 и D2 приложено низкоуровневое напр жение . Входы D3 и D4 делител  частоты 25 подключаютс  соответственно к выходам Q и Q триггера 20. Делитель 25 частоты подсчитывает этапонные тактовые импульсы, поступающие от генератора 24 тактовых импульсов, и вырабатывает на выходах Q1-Q4 подсчи- танный выходной сигнал. Кроме того, на выходе переноса делител  25 частоты вырабатываетс  импульс с высоким уровнем, когда подсчитанное значение равн етс  15, и с низким уровнем при поступлении шестнадцатого эталонного тактового импульса, т.е. это

импульс, полученный путем частотного делени  частоты эталонного тактового импульса на 16 от исходной частоты . Импульс на выходе переноса делител  25 частоты равен 1/16 от периода битов. )

Когда сигналы на выходах Q, Q

и Q делител  25 частоты равным соответственно уровню логической 1,

а сигнал на выходе равен уровню логического О, т.е. когда подсчитанное значение равно 11, выходной сигнал с Qj подаетс  элемент И 28 через инвертор 27, тогда как сигналы

Q1 Qi Q+ непосредственно поступают на элемент И 28. Элемент И 28 вырабатывает импульс, форма которого показана на фиг.5. Этот импульс подаетс  на тактовый вход триггера 20 в качестве тактового импульса синхронизации считывани  данных. Таким образом , триггер 20 фиксирует сигнал с выхода элемента ИЛИ 19 с помощью фронта нарастани  импульса и вырабатывает на выходе Q пр мой выходной сигнал, тогда как сигнал с инвертированной фазой вырабатьшаетс  на выходе Q. Показанный на фиг.5 импульс подаетс  с выхода Q триггера 20 на выход 33 устройства в качестве сигнала считывани  информации. Сигнал считывани  информации имеет сигнальный уровень +1 по отношению к уровн м +1 и -1 трехзначного кодово

го сигнала на входе 32 и имеет уровень О по отношению к уровню О трехзначного кодового сигнала и соответственно представл ет исходную инфор.мацию.

Счетчик 29 сбрасываетс  сигналом, полученным с входа 34, и считает эталонные тактовые импульсы на интервале существовани  сигнала с высоким уровнем на его входе разрешени .Так

как на вход разрешени  счетчика 29 подаетс  импульс с периодом, равным 1/16 периода битов, то на выходе 35 счетчик 29 вырабатывает подсчитанную величину. Как и.в случае описанного выше счетчика 13, выходна  подсчитанна  величина счетчика 29 указывает бит, от которого получаетс  считывание информации на триггере 20, т.е. через сколько битов после синхронизирующего сигнала лежит бит |содержа ций считываемую информацию.

Из сравнени  трехзначного кодового информационного сигнала на входе 32, показанного на фиг.5 поз.30.31, и сигнала на выходе элемента ИЛИ 19 показанного на фиг.5, видно, что фронт нарастани  сигнала на выходе элемента MJIIi 19 приходитс  на моменты , когда сигнальньш уровень трехзначного кодового информационного сигнала становитс  равньм +1 или -1. Когда сигнальньй уровень трехзначного кодового информационного сигнала на битовом периоде, непосредственно предшествующем битовому периоду сигнала считывани  информации , полученного с клеммы Q триггера 20, равен О, фронт нарастани  сигнала на выходе элемента lilHi 19 выражаетс  резче, чем в случае, когда сигнальный уровень трехзначного кодового сигнала информационного в посредственно предшествующем битовом периоде равен -1 или +1, Так как импульс на выходе элемента И 23 также создаетс  в синхронизме с сигна- лом на выходе элемента 19, то импуль на выходе элемента И 23 создаетс  с различным временным согласованием в зависимости от того, равен ли О или -1 (или +1) сигнальный уровень трехзначного кодового сигнала информационного на непосредственно предшествующем битовом периоде.

Если на делителе 25 частоты всегда предполагаетс  одно и то же значение сброса (заранее установленна  информационна  величина) и тактовый импульс синхронизации считывани  ин- формац1-ш вырабатываетс  подсчитанным выходным сигналом делител  25 частоты , то считывание данных триггером 20 не вьтолн етс  точно по центру периода битов согласно величине бита непосредственно предшествующего данным.

5

Дл  предотвращени  этого  влени  выходной сигнал с выхода Q триггера 20 подаетс  на информационньш вход предварительной установки D4 делйтел  25 частоты в предшествующем варианте конструкции. Вместе с тем выходной сигнал с клеммы Q триггера 20 подаетс  на клемму информационного входа предварительной установки D3

О делител  частоты 25. Следовательно, когда уровень сигнала считьшани  информации на выходе 33  вл етс  низким , входные Уровни на входах D1, D2 и D4 станов тс  соответственно низкими, тогда как уровень на входе D3 становитс  высоким. В этом случае в делителе 25 частоты запишетс  значение 4 при наличии импульса вы влени  отклонени  по уровню на

0 делителе 25 частоты. Когда уровень , .сигнала считывани  информации  вл - |етс  высоким, в делителе 25 частоты запишетс  величина 8 при условии существовани  импульса на выходе элемента И 23. Если уровень сигнала считывани  информации на выходе 33 окажетс  низким в тот момент времени , когда генерируетс  сигнал на выходе элемента И 23, то информаци  в непосредственно предшествующем бите равна О, а если уровень сигнала считывани  информации на выходе 33  вл етс  высоким, то информаци  в непосредственно предшествующем би5 те равна 1 , что видно из

фиг. 5.

I

5

0

Поэтому в данном варианте конструкции , если информаци  в непосредственно предществуюп ем бите равна С, при сбросе делител  25 частоты в нем запишетс  значение 4. Теперь, когда подсчитанна  величина достигнет значени  11, тактовый импульс

синхронизации считывани  информации с выхода дешифратора 26 будет создан сравнительно задержанным образом, что показано с, помощью точек п1, п4 и п7 на фиг.5. Если информаци  в

непосредственно предшеству1ош;ем бите равна 1, то при сбросе делител  25 частоты в нём запишетс  значение 8. В этом случае, когда подсчитанное значение достигнет величины 11,

тактовый импульс синхронизации считывани  информации с выхода дешифратора 26 будет создан несколько опережающим о бразом, что показано на фиг.5 с помощью точки п5.

П

Изображенные на фиг.5 тактовые ипульсы синхронизации считывани  информации , помеченные, точками п2, пЗ п6, создаютс  вс кий раз, как делитель 25 частоты насчитывает шестнадцать эталонных тактовых импульсов. Следовательно, в соответствии с изобретением фаза тактового импульса синхронизации считывани  информации с вьгхода дешифратора 26 корректируетс  дл  каждого фронта нарастани  сигнала с выхода элемента ИЛИ 19, благодар  чему предупреждаетс  О1иибочное считывание информации из-за дрожани . Кроме того, согласование во времени, дл  которого создаетс  тактовый импульс синхронизации считывани  информации с вы- хода дешифратора 26, мен етс  в соответствии с данным в непосредственно предшествующем бите сигнала с выхода элемента. ИЛИ 19. Поэтому данные могут быть считаны точно по центру периода битов этого сигнала. , Однако, во втором варианте кон- струкции по фиг.4, при условии соз- удани  фронта нарастани  сигнала с тзыкода элемента 19, показанного

на фиг.55 в момент времени t, , показанный на фиг.9 поз.38 со сдвигом от исходного момента нарастани  при синхронизации t на врем  х вследствие шума, колебаний уровн  и других причин в передающем тракте, импульс вы влени  отклонени  на выходе элемента И 23 также создаетс  со сдвигом, что показано импульсом у на фиг.9. Если сброс делител  2S частоты произойдет от сдвинутого по фазе импульса вы влени  отклонени  по уровню у, то делитель 25 частоты сможет далее генерировать тактовые импульсы синхронизации считывани  информации со сдвинутой фазой до тех пор, пока не произойдет правильный сброс делител  25 частоты.

Кроме того, в втором варианте конструкции в делитель 25 частоты записываетс  заранее установленна  информаци  с помощью импульса вы влени  отклонени  по уровню с выхода элемента И 23 (т.е. начальна  установка ) . На интервале времени между двум  моментами начальной установки импульс синхронизации считывани  информации с выхода дешифратора 26 может быть создан дважды, т.е. может случитьс  так, что при создании такO

1326

12

тового импульса синхронизации считывани  информации при равенстве подсчитанного значени  в делителе 25 частоты 11, что показано на фиг.8 поз.28 с помощью точки п, импульс вы влени  отклонени  по уровню с выхода элемента И 23 будет создан, когда подсчитанное значение в делителе 25 частоты станет равным 12, что показано на фиг.8, и в делителе 25 частоты соответственно запишетс  значение 8. На фиг.В позиционные обозначени  над сигналом указывают на подсчитанное -значение в делителе 25 частоты.

В этом случае делитель 25 частоты начинает считать со значени  8. Подсчитанное значение 11 получаетс  в момент времени до создани  последующего импульса вы влени  отклонени  по уровню с вьгхода элемента И 23. Б результате вьфабатываетс  тактовый импульс синхронизации считывани  информации, показанный на фиг.8 как Пц,. т.е. из-за равенства15

0

0

5

0

5

0

5

минимального импульсного интервала импульсов вы влени  отклонени  по уровню одному периоду битов, требуемому дл  подсчета шестнадцати эталонных тактовых импульсов, в пределах этого импульсного интервала вы- .вабатьшаютс  два тактовых импульса {синхронизации считывани  информации

п, показанные на фиг.8.

6

Предупредить возникновение этого  влени  можно с помощью третьего варианта конструкции устройства, показанного на фиг. 6. В схеме по фиг. 6 на декодер 46 подаютс  выходные сигналы с входов Q,Q4 делител  45 частоты . Когда подсчитанное делителем 45 частоты значение равно 11, например , декодер 46 вырабатывает такто- вьй импульс синхронизации считывани  информации на выводе Р1, 1тредставлен- ный на фиг.9, и на выходе 61 вьфаба- тывает импульс, показанный на фиг.9 и 8. Из фиг.8 видно, что уровень импульса на выходе 61  вл етс  высоким на интервале, в о врем  которого значение , подсчитанное делителем 25 частоты , может быть равным от 2 до 10. В пределах указанного интервала , когда подсчитанное делителем 25 частоты значение может быть от 2 дс вырабатываетс  нормальный импульс ню.

вы влени  отклонени  по урон-

Импульс с элемент И 43 вместе с

JO

15

20

25

13 1301326

выхода 61 подаетс  на

импульсом вы влени  отклонени  по уровню с выхода элемента И 42, Соответственно сигнал, поступающий на вход загрузки делител  45 частоты от элемента И 43, изображен на фиг.9. Это означает устранение импульса вы влени  отклонени  по уровню , изображенного на фиг.95 создавшегос  с неверной фазой, и к входу загрузки делител  45 частоты прилагаетс  лишь импульс вы влени  отклонени  по уровню, вы-к- работанный с нормальной фазой. Следовательно , предупреждаетс  рассмотренна  выше ошибка. I

Схемное построение декодера 46

изображено на фиг.7, От делител  частоты на 15 (не показан), соответствующего делителю 45 частоты на шестнадцать , подсчитанные выходные сигналы в трех разр дах за исключением младшего разр да соответственно по- даютсй на входы А, В, С счетчика 58. На фиг.7 обозначение н - высокий уровень, а обозначение , - низкий уровень. Когда к всем входам А,В,С счетчика 58 прикладываетс  напр жение .низкого уровн , то лишь на выходе УО будет напр жение низкого уровн . На других выходах У1-У7 будут напр жени  высокого уровн . Если высокий уровень будет только на входе В, ТО низкий уровень напр жени  будет получен лишь на выходе У1. В этом случае на других выходах УО и У2-У7 будут высокие уровни напр - i-жени . Аналогичным образом при по- ступлении высоких уровней на входы .А, В и С счетчика 58 низкий уровень напр жени  будет получен лишь на выходе У7, на других выходах будет высокий уровень.

Полученный с выхода У1 сигнал поступает на вход 4 триггера 57 через инвертор 55. Кроме того, с выхода У7 выходной сигнал поступает на вход К триггера 57. Поступающий на вход 62

дываетс  к соответствующим тактовым входам триггеров 56 и 57. Соответственно на выходе Q триггера 57 вырабатываетс  импульс, показанный на фиг.9 и 8, и этот импульс подаетс  на выход 61, Сигнал с выхода переноса делител  45 частоты подаетс  на входы I и К триггера 56. На выходе триггера 56 вьфабатываетс  тактовый

14

импульс синхронизации считывани  информации , изображенньй на фиг.9, он подаетс  на выход 60.

Все приведенное описание было выполнено при условии считывани  информации в несамотактируемой цифровой сигнальной последовательности. Однако , предлагаемое устройство считывани  информации может быть аналогичным образом применено и дл  само- тактируемых цифровых сигнальных последовательностей типа модифицированного частотно-модулированного сигнала (MFM) или фазокодированного сигнала , полученный путем выполнени  модифицированной частотной модул ции или фазового кодировани  с незначи- .модификацией. Так, например, при считьгоании информации в сигнале MFM период повторени  эталонных тактовых импульсов выбираетс  равньм 1/20 периода битов сигнала MFM. Кроме того, к выходам 15 (фиг,1) или 52 (фиг.6) добавл етс  схема декодировани  модифицированного частотно-модулированного сигнала.

30

35

40

Кроме того, между несамотактиру- емыми цифрами сигнальными последовательност ми и между произвольной кодовой последовательностью типа отдельно вырабатываемого кода из М-по- следовательностей можно получить функцию ИСКЛЮЧАЮЩЕЕ МИ, В этом случае предлагаемое -устройство можно применить к неупор доченной цифровой сигнальной последовательности, в которой несамотактируема  цифрова  сигнальна  последовательность разупор - дочиваетс  с тем, чтобы уменьшить темп поступлени  непрерывных логических О или 1.

Изобретение не ограничиваетс  применением при передаче на вход уст- г ройства двузначного или трехзначного кода, как было описано в приведенных вариантах конструкции: оно может быть применено дл  четырехзначных и восьмизначных, кодовых передаэталонный тактовьй импульс прикла- ,гд ющих систем и т,д. Как правило, в

М-значных кодовых передающих системах (М  вл етс  целым) существует (М-1) видов значений предварительной установки в Делителе частоты от им- гс пульса вы влени  отклонени  по уровню .

Согласно предлагаемому устройству можно получить точный тактовьй импульс синхронизации считывани  дл 

6

14

импульс синхронизации считывани  информации , изображенньй на фиг.9, он подаетс  на выход 60.

Все приведенное описание было выполнено при условии считывани  информации в несамотактируемой цифровой сигнальной последовательности. Однако , предлагаемое устройство считывани  информации может быть аналогичным образом применено и дл  само- тактируемых цифровых сигнальных последовательностей типа модифицированного частотно-модулированного сигнала (MFM) или фазокодированного сигнала , полученный путем выполнени  модифицированной частотной модул ции или фазового кодировани  с незначи- .модификацией. Так, например, при считьгоании информации в сигнале MFM период повторени  эталонных тактовых импульсов выбираетс  равньм 1/20 периода битов сигнала MFM. Кроме того, к выходам 15 (фиг,1) или 52 (фиг.6) добавл етс  схема декодировани  модифицированного частотно-модулированного сигнала.

каждого бита (или каждой цифры) даже в случае, когда контроль синхронизации проводитс  без вы влени  синхронизирующего сигнала. Устройство може примен тьс  дл  вы влени  структуры данных синхронизируюп;его сигнала с произвольной фиксированной информационной структурой. Например, если синхронизирующий сигнал состоит из восьми битов информации, то считан- ную 8-битовую информацию можно хранить в регистре или аналогичном устройстве дл  вы влени  структуры.

Claims (2)

1. Устройство дл  ввода информации с магнитной ленты, содержащее пороговьш элемент, вход которого  вл етс  информационньм входом устрой- ства, первый триггер, делитель частоты на дес ть, дешифратор, генера- тор тактовых импульсов, выход которого соединен со счетным входом делител  частоты на дес ть, разр дные выходы которого подключены к входам дешифратора, выход которого соединен с входом синхронизации первого триггера , вход данных которого подключен к выходу порогового элемента, а неинвертирующий выход  вл етс  выходом данных устройства, отличающеес  тем, что с целью повышени  помехозащищенности устройства за счет коррекции фазы ча- стоты синхронизации,в него введены второй и третий триггеры, элемент ИС1ШОЧА ЬЩЕЕ ИЛИ и счетчик импульсов, выход порогового элемента соединен с входом данных второго триггера, неинвертирующий выход которого подключен к входу данных третьего триггера и к пepвo fy входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого соединен с неинвертирующнм выхо- дом третьего триггера, вход синхронизации которого и вход синхронизации второго триггера соединены с выхо- -дом генератора тактовых импульсов и с счетным входом счетчика импульсов, вход разрешени  счета которого подключен к выходу переполнени  делител  частоты на дес ть, вход сброса и выход которого  вл ютс  входом сброса и выходом служебной информации устройства соответственно, выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с входом сброса делител  частоты на дес ть .

2. Устройство Дл  ввода информации с магнитной ленты, содержащее первый аналоговый компаратор, инвертирующий вход которого  вл етс  первым входом эталонного напр жени  устройства , первый D-триггер, делитель частоты на шестнадцать, генератор тактовых импульсов, дешифратор, выход генератора тактовых импульсов соединен со счетным входом делител  частоты на шестнадцать, разр дные выходы которого соединены с входами дешифратора, выход которого подключен к синхровходу первого D-тригге- ра, неинвертирующий выход которого  вл етс  выходом данных устройства, о тличающе е с  тем, что, с целью повьш1ени  помехозащищенности устройства за счет коррекции фазы частоты синхронизагщи, в него введены второй аналоговый компаратор , элемент ИЛИ, второй и третий D-триггеры, элемент И и счетчик импульсов , неинвертирующий вход первого и инвертирующий вход второго аналоговых компараторов  вл ютс  информационным входом устройства, а выходы соединены с соответствующими входами элемента lillli, выход которого подклЕочен к входам данных первого и второго D-триггеров, неинвертирующий вход второго аналогового компаратора  вл етс  вторым входом эталонного напр жени  устройства, выход второго D-триггера соединен с входами данных и синхронизации третьего В триггера и с первым входом элемента И, второй -вход которого подключен к инвертирующему выходу третьего D-триггера, а выход соединен с входом загрузки делител  частоты на шестнадцать, входы maд- ших разр дов параллельного ввода которого  вл ютс  нулевой шиной устройства , а входы старишх разр дов подключены к неинвертирующему и инвертирующему выходам первого D-триггера , выход переполнени  - к входу разрешени  счета счетчика импульсов, вход сброса которого и выход  вл ютс  входом сброса и выходом служебной информации устройства соответственно , счетный вход соединен с входом данных второго D.-триггера и с выходом генератора тактовых импульсов, разр дные выходы делител  частоты на шестнадцать соединены с входами дешифратора, выход которого подключен к синхровходу первого D-триггера

17 1

3,.Устройство дл  ввода информации с магнитной ленты, содержащее первый аналоговый компаратор, инвертирующий вход которого  вл етс  первым входом эталонного напр жени  уст ройства, первый D-триггер, делитель частоты на шестнадцать, генератор тактовых импульсов, декодер, выход генератора тактовьпс импульсов соединен со счетным входом делител  часто ты на Шестнадцать, разр дные выходы которого соединены с входами декодера , первый выход которого подключен к синхровходу первого В триггера, неинвертирующий выход которого  вл етс  выходом данных устройства, о т- ли чающеес  тем, что, с целью повьпиени  помехозащищенности устройства за счет коррекции фазы частоты синхронизации, в него введены второй аналоговый компаратор, элемент ИЛИ, второй и третий D-триггеры элемент И и дополнительный элемент И, счетчик импульсов, неинвертирующий вход первого и инвертирующий вход второго аналоговых компараторов  вл ютс  информационньм входом устройства , а выходы соединены с соответствующими входами элемента ИЛИ, выход которого подключен к входам данных первого и второго D-триггеров , неинвертирующий вход второго аналогового компаратора  вл етс  BTopbjM входом эталонного напр жени  устройства, выход второго D-тригге- ра соединен с входом данных второго D-триггера и с первым входом элемента И, второй вход которого подклю

5 0 0

18

чей к инвертирующему выходу третьего Dтриггера, выход соединен с первым входом дополнительного элемента И, второй вход которого подключен к второму выходу декодера, а выход - к входу загрузки делител  частоты на шестнадцать, входы младших разр дов параллельного ввоДа которого  вл ютс  нулевой шиной устройства, а входы старших разр дов подключены к неин- вертирующему и инвертирующему выходам первого D-триггера, выход переполнени  - к входу разрешени  счета счетчика импульсов и к установочно-

5 му входу декодера, вход сброса и выход счетчика импульсов  вл ютс  входом -сброса и выходом служебной информации устройства соответственно, а .счетньй вход соединен с входами син- {Хронизации второго и третьего D-триг- еров и с выходом генератора тактовых импульсов, разр дные выходы де- лител  частоты на шестнадцать соединены с разр дными входами декодера, синхровход которого  вл етс  синхро- входом устройства.

А. Устройство по п.З, отличающеес  тем, что декодер содержит счетчик, инвертор и йервый

0 и второй 1К-триггеры, выходы которых  вл ютс  первыми и вторыми выходами декодера соответственно, син- хровходы - синхровходом декодера, входы счетчика  вл ютс  разр дными входами декодера, один выход счетчика соединен с 1-входом второго IK- триггера через инвертор, другой выход - с К входом второго 1К-триггера.

5

5

Фие.З

А в с 61G2A62B 58

yOYI У KJ К4 У5 Y6 Y7

60

Фиг. 7

0123156769 Ю 1//1/21в е W 1112 13 Iff 15 О 1 Z

23

2В

61 г

О

YJIR

П

JL.

в

lUL

Л

JL

Фиг.З

Редактор Н.Киштулинец

Составитель И.Алексеев

Техред А.Крарчук Корректор Г.Решетник

Заказ 1164/59Тираж 673Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д.4/5

Производственно-полиграфическое предпри тие, г.Ужгород, ул.Проектна ,4

П

П

ft

л