JPH0746861A - ブリッジ型インバ−タ装置 - Google Patents

ブリッジ型インバ−タ装置

Info

Publication number
JPH0746861A
JPH0746861A JP5209049A JP20904993A JPH0746861A JP H0746861 A JPH0746861 A JP H0746861A JP 5209049 A JP5209049 A JP 5209049A JP 20904993 A JP20904993 A JP 20904993A JP H0746861 A JPH0746861 A JP H0746861A
Authority
JP
Japan
Prior art keywords
side terminal
power supply
load
switching elements
auxiliary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5209049A
Other languages
English (en)
Other versions
JP2996064B2 (ja
Inventor
Mantaro Nakamura
万太郎 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP5209049A priority Critical patent/JP2996064B2/ja
Publication of JPH0746861A publication Critical patent/JPH0746861A/ja
Application granted granted Critical
Publication of JP2996064B2 publication Critical patent/JP2996064B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)

Abstract

(57)【要約】 【目的】 ブリッジ型インバータの電力損失を低減させ
る。 【構成】 ブリッジ型インバータのスイッチング素子S
W1 〜SW4 に対してにリアクトルL1 〜L4 を直列に
接続する。主スイッチング素子SW1 とSW2 の接続中
点P2 及びSW3 とSW4 の接続中点P3 と電源の中点
P1 との間にコンデンサC1 、C2 を接続する。スイッ
チング素子SW1 とSW2 及びSW3 とSW4 は重複期
間を有して交互にオン・オフ制御する。。これにより、
ゼロボルトスイッチングが達成される。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、スイッチング素子をブ
リッジ接続した構成の単相又は多相のインバータ装置に
関する。
【0002】
【従来の技術及び発明が解決しようとする課題】直流を
交流に変換するためのブリッジ型インバータのスイッチ
ング素子をオン・オフ動作させると、スイッチング素子
においてスイッチング損失が生じる。
【0003】そこで、本発明の目的は比較的簡単な回路
構成によってスイッチング損失を少なくすることができ
るブリッジ型インバータ装置を提供することにある。
【0004】
【課題を解決するための手段】上記目的を達成するため
の本発明は、実施例を示す図面の符号を参照して説明す
ると、正側端子と負側端子とを有する第1の直流電源1
aと、正側端子と負側端子とを有し、この正側端子が前
記第1の直流電源1aの負側端子に接続された第2の直
流電源1bと、前記第1の直流電源1aの正側端子と負
荷2の一端との間に接続された第1のスイッチング素子
SW1 と、前記第2の直流電源1bの負側端子と前記負
荷2の一端との間に接続された第2のスッチング素子S
W2 と、前記第1及び第2のスッチング素子SW1 、S
W2 に逆方向並列にそれぞれ接続された第1及び第2の
主ダイオードD1 、D2 とを有して負荷2に交流電力を
供給する単相又は多相のブリッジ型又はハ−フブリッジ
型インバータ装置において、前記第1及び第2のスッチ
ング素子SW1 、SW2 に対してそれぞれ逆方向並列接
続された第1及び第2の補助ダイオ−ドDL1 、DL2
と、前記第1及び第2のスイッチング素子SW1 、SW
2 と前記第1及び第2の補助ダイオ−ドDL1 、DL2
に対して直列となり、前記第1及び第2の主ダイオ−ド
D1 、D2 に対して並列となるようにそれぞれ接続され
た且つ互いに電磁結合されている第1及び第2のリアク
トルL1 、L2 と、前記第1の直流電源1aと前記第2
の直流電源1bとの接続中点と前記第1の主ダイオ−ド
D1 と前記第2の主ダイオ−ドD2 との接続中点との間
に接続されたコンデンサC1 と、前記第1及び第2のス
ッチング素子SW1 、SW2 をオン駆動するための第1
及び第2の制御パルスを発生するものであり、前記第1
及び第2の制御パルスが一部において重なる期間を有し
て交互に発生するように設定されているスイッチ制御回
路とを備えていることを特徴とする単相又は多相のブリ
ッジ型又はハ−フブリッジ型インバータ装置に係わるも
のである。また、請求項2〜8に示すようにインバ−タ
装置を構成することができる。
【0005】
【発明の作用及び効果】各請求項の発明においてはコン
デンサC1 又は補助コンデンサCs1、Cs2とリアクトル
L1 又はL1 及びL2 との共振動作によって主スイッチ
ング素子SW1、SW2 のターンオフ時又はターンオン
時のゼロボルトスイッチング(ZVS)又はゼロ電流ス
イッチング(ZCS)が可能になり、電力損失が小さく
なる。また、特別なスイッチを設けない簡単な回路構成
でZVS又はZCSが可能になる。
【0006】
【第1の実施例】次に、図1〜図4を参照して本発明の
第1の実施例のブリッジ型インバータ装置を説明する。
このインバータ装置は図1に示すように、直流電源1の
直流電圧をブリッジ型インバータ回路によって交流に変
換して負荷2に供給するように構成されている。直流電
源1は整流回路又は電池から成り、電源電圧Vを供給す
る。この電源1には第1及び第2の電源用コンデンサ1
a、1b接続されている。各電源用コンデンサ1a、1
bは正側端子と負側端子とを有し、第1の電源用コンデ
ンサ1aの正側端子が電源1の正側端子に接続され、第
2の電源用コンデンサ1bの負側端子が電源1の負側端
子に接続されている。第1の電源用コンデンサ1aの負
側端子と第2の電源用コンデンサ1bの正側端子とが接
続中点P1 が得られるように相互に接続されている。各
電源用コンデンサC1 及びC2 は同一容量であるので、
電源1の電圧Vの1/2の電圧の電源として機能する。
負荷2は例えば出力トランス3とこの2次側に接続され
た負荷回路4とから成る。
【0007】インバータ回路は、典型的なインバータと
同様に第1、第2、第3及び第4のスイッチング素子S
W1 、SW2 、SW3 、SW4 と、第1、第2、第3及
び第4の主ダイオードD1 、D2 、D3 、D4 を有する
他に、第1、第2、第3及び第4の補助ダイオードDL
1 、DL2 、DL3 、DL4 と、第1及び第2のコンデ
ンサC1 、C2 と、第1、第2、第3及び第4のリアク
トルL1 、L2 、L3、L4 とを有する。なお、以下に
おいて各回路要素を記号のみで示すこともある。
【0008】第1、第2、第3及び第4のスイッチング
素子SW1 、SW2 、SW3 、SW4 はバイポーラトラ
ンジスタで構成されている。しかし、スイッチング素子
SW1 〜SW4 を電界効果トランジスタ(FET)にす
ることができる。第1のスイッチング素子SW1 は第1
の電源用コンデンサ1aの正側端子と負荷2の一端との
間に第1のリアクトルL1 を介して接続され、第2のス
イッチング素子SW2は負荷2の一端と第2の電源用コ
ンデンサ1bの負側端子との間に第2のリアクトルL2
を介して接続され、第3のスイッチング素子SW3 は第
1の電源用コンデンサ1aの正側端子と負荷2の他端と
の間に第3のリアクトルL3 を介して接続され、第4の
スイッチング素子SW4 は負荷2の他端と第2電源用コ
ンデンサ1bの負側端子との間にリアクトルL4 を介し
て接続されている。
【0009】第1、第2、第3及び第4の主ダイオード
D1 、D2 、D3 、D4 は第1、第2、第3及び第4の
スイッチング素子SW1 、SW2 、SW3 、SW4 に第
1〜第4のリアクトルL1 〜L4 を介してそれぞれ逆方
向並列に接続されている。第1第4の補助ダイオ−ドD
L1 〜DL4 はリアクトルL1 〜L4 を介さないで第1
〜第4のスイッチング素子SW1 〜SW4 に逆並列接続
されている。なお、第1〜第4のスイッチング素子SW
1 〜SW4 を、ソースがサブストレートに接続された構
造の絶縁ゲート型(MOS型)電界効果トランジスタと
した場合には、これに内蔵されたダイオードを補助ダイ
オードDL1 〜DL4 とすることができる。
【0010】第1のコンデンサC1 は第1及び第2の電
源用コンデンサ1a、1bの接続中点P1 と第1及び第
2の主ダイオ−ドD1 、D2 の接続中点P2 との間に接
続されている。第2のコンデンサC2 は第1及び第2の
電源用コンデンサ1a、1bの接続中点P1 と第3及び
第4の主ダイオ−ドD3 、D4 の接続中点P3 との間に
接続されている。
【0011】各スイッチング素子SW1 〜SW4 の制御
端子(ベース)は制御回路5に接続されている。制御回
路5は図2に原理的に示すように、第1、第2、第3及
び第4の制御パルス発生回路6、7、8、9と、発振器
14と、位相制御回路15とを有する。第1〜第4の制
御パルス発生回路6〜9は発振器14と位相制御回路1
5に制御されて図3の(A)(B)(C)(D)に示す
第1〜第4の制御パルスを発生し、これを第1〜第4の
スイッチング素子SW1 〜SW4 に供給する。
【0012】図3(A)(B)の第1及び第2の制御パ
ルスは相互に重なる区間T3 〜t4、t7 〜t8 を有し
且つ約180度の位相差を有して交互に発生し、図3
(C)(D)の第3及び第4の制御パルスも同様に発生
する。
【0013】図1のインバータ回路の基本的動作は周知
のインバータと同一である。即ち、第1及び第4のスイ
ッチング素子SW1 、SW4 が同時にオンの期間に電源
1と第1のスイッチング素子SW1 と負荷2と第4の主
スイッチング素子SW4 とから成る回路で第1の方向の
電流が負荷2に流れ、第2及び第3の主スイッチング素
子SW2 、SW3 が同時にオンの期間に電源1と第3の
スイッチング素子SW3 と負荷2と第2のスイッチング
素子SW2 とから成る回路で負荷2に第2の方向の電流
が流れる。
【0014】図4は負荷4を無負荷とし、負荷回路2を
トランスのみの遅れ負荷とした場合における図3のt3
〜t4 区間及びこの近傍における図1の各部の状態を示
す。第1のコンデンサC1 がほぼ電源電圧Vの1/2に
充電されている状態において、t3 時点で第2のスイッ
チング素子SW2 がオンにななると、第1のコンデンサ
C1 と第2のリアクトルL2 と第2のスイッチング素子
SW2 と第2の電源用コンデンサ1bとから成る共振回
路が形成され、第1のコンデンサC1 の電流IC1及び第
2のリアクトルL2 の電流IL2が図4に示すように正弦
波状に流れる。これにより、第1のコンデンサC1 の電
圧VC1は徐々に低下し、t4 ′時点では−V/2にな
る。第2の主ダイオ−ドD2 の両端子間電圧V2 はリア
クトルL2の電圧とほぼ同一であり、リアクトルL2 の
電圧は1/2{V(1+cos ωt)}でVから0まで変
化するので、第2の主ダイオ−ドD2 との電圧V2 も図
4に示すようにVから0まで徐々に低下する。一方、第
1の主ダイオ−ドD1 の電圧V1 は第1の電源用コンデ
ンサ1aの電圧V/2と第1のコンデンサC1 の電圧V
C1との和であるので、第1のコンデンサC1 の電圧VC1
の+V/2から−V/2までの正弦波状の変化に従って
図4に示すように徐々に上昇する。なお、t3〜t4 ′
区間において、第1のコンテンサC1 と第1のリアクト
ルL1 と第1の補助ダイオ−ドDL1 と第1の電源用コ
ンデンサ1aとから成る回路によって第1のリアクトル
L1 を通る電流IL1が流れる。また、SW1 はT1 〜t
4 ′の共振電流が流れている間にオフにする。これによ
り、SW1 の実質的にZVS及びZCSが可能になり、
SW2 のZCSが可能になる。
【0015】図3のt7 〜t8 近傍区間においてもt3
〜t4 近傍区間と同様な動作が生じる。なお、図4では
L1 、L2 の直流励磁電流が無視されている。
【0016】
【第2の実施例】次に、図5及び図6を参照して本発明
の第2の実施例に係わるブリッジ型インバータ装置を説
明する。但し、図5において図1と共通する部分には同
一の符号を付してその説明を省略する。図5のインバー
タ回路は図1では第1〜第4のスイッチング素子SW1
〜SW4 に逆方向並列に接続されていた第1〜第4の補
助ダイオードDL1 〜DL4 の接続が変更されている。
即ち、図5では第1の補助ダイオードDL1 が第2の電
源用コンデンサ1bの負側端子と第1のリアクトルL1
の上端との間に接続され、第2の補助ダイオードDL2
が第2のリアクトルL2 の下端と第1の電源用コンデン
サ1aの正側端子との間に接続され、第3の補助ダイオ
ードDL3 が第2の電源用コンデンサ1bの負側端子と
第3のリアクトルL3 の上端との間に接続され、第4の
補助ダイオードDL4 が第4のリアクトルL4 の下端と
第1の電源用コンデンサ1aの正側端子との間に接続さ
れている。なお、第1及び第2のリアクトルL1 、L2
の相互間、及び第3及び第4のリアクトルL3 、L4 の
相互間は電磁結合されていない。
【0017】図5のスイッチング素子SW1 〜SW4 の
制御パルスは図6(A)〜(D)に示す通りであって、
SW1 とSW2 、及びSW3 とSW4 は180度の位相
差を有して交互にオン・オフ制御される。図7は負荷4
を無負荷とし、負荷回路2をトランスのみの遅れ負荷と
した場合の図6のt3 近傍に対応する区間における第1
及び第2のスイッチング素子SW1 、SW2 のオン・オ
フ状態及びIL1、IL2、SW1 とSW2 との電圧
sw1 、Vsw2 、V2 を示す。図5ではSW1 のオン期
間にC2 がV/2まで充電されている。SW1 のオフと
同時にSW2 をオンにする。SW1 がオフすると、L1
の電流はSW1 からDL1 へ転流し、L1 とC1 と第2
の電源1bとDL1 との共振回路及びC1 とL2 とSW
2 と電源1bとの共振回路に正弦波電流IL1、IL2が流
れる。L2 の電圧波形即ちD2 の電圧V2 は余弦波状に
変化し、これが0となる時にIL2はピ−ク値に達し、そ
の後、循環電流となって流れ続ける。SW2 はオン時に
L2が0より立上るためにZCSとなる。又、SW1 は
オフ時にSW1 の寄生コンデンサ(ストレ−キャパシタ
ンス)によるVsw1 の立上りの遅れによるZVSとな
る。
【0018】
【第3の実施例】次に、図8及び図9を参照して第3の
実施例のインバータ装置を説明する。但し、図8におい
て図1、図5と共通する部分には同一の符号を付してそ
の説明を省略する。図8の回路は図5の回路の第1第4
のスッチング素子SW3 〜SW4に並列に第1〜第4の
補助コンデサCs1〜Cs4を接続したものである。
【0019】図5の寄生コンデンサに比べて1〜第4の
補助コンデンサCs1〜Cs4を接続した場合に図9に示す
ように、SW1 のZVSが確実になる。
【0020】なお、Cs1〜Cs4によるロスが生じるが、
Cs1〜Cs4の容量をC1 〜C4 に比べて小さく設定する
ことによってこれを少なくすることができる。
【0021】
【第4の実施例】次に、図10に示すハーフブリッジ型
インバータ装置を説明する。但し、図10において図1
と共通する部分には同一の符号を付してその説明を省略
する。図10のインバータ回路は図1のインバータ回路
の右半分を同一容量の第1及び第2の電力供給用コンデ
ンサCa、Cbに置き換えた構成になっている。即ち、
電源1の一端と他端との間に第1及び第2の電力供給用
コンデンサCa、Cbの直列回路が接続され、これ等の
接続中点に負荷2の他端(右端)が接続されている。
【0022】このハーフブリッジ型インバータ回路で
は、最初に第1及び第2の電力供給用コンデンサCa、
Cbが電源1の電圧Vの1/2の値にそれぞれ充電され
ている。この状態で第1のスッチング素子SW1 をオ
ン、第2のスッチング素子SW2をオフにすると、電源
1と第1のスッチング素子SW1 と負荷2と第2の電力
供給用コンデンサCbとの回路で第1の方向の電流が流
れて第2の電力供給用コンデンサCbを充電する。ま
た、第1の電力供給用コンデンサCaと第1のスッチン
グ素子SW1 と負荷2の回路で第1の方向の放電電流が
流れる。この時、負荷2にはV/2の電圧が印加され
る。次に、第2のスッチング素子SW2 のオン期間に
は、電源1と第1の電力供給用コンデンサCaと負荷2
と第2のスッチング素子SW2 とから成る回路で第2の
方向の電流が流れると共に、第2の電力供給用コンデン
サCbと負荷2と第2のスッチング素子SW2 とから成
る回路で第2の方向の放電電流が流れる。図10のハー
フブリッジ型インバータにおいても、コンデンサC1 、
ダイオードDL1 、DL2 、リアクトルL1 、L2 、が
図1と同様に設けられているので、図1と同様な効果が
得られる。
【0023】なお、図10においても、負荷2よりも左
側部分を図5又は図8又は後述の別の実施例の左半分と
同一にすることができる。
【0024】
【第5の実施例】次に、図11に示す3相ブリッジ型イ
ンバータ装置を示す。但し、図1と共通する部分には同
一の符号を付してその説明を省略する。この実施例では
電源1、1a、1bと3相負荷2との間に第1、第2及
び第3の相のスイッチ回路Su 、Sv 、Sw が接続され
ている。各スイッチ回路Su 、Sv 、Sw は図1の左半
分のスイッチ回路とそれぞれ同一である。各スイッチ回
路Su 、Sv 、Sw における第1及び第2のスッチング
素子SW1 、SW2 の接続中点から各相の出力ライン2
1、22、23が導出され、3相負荷2に接続されてい
る。第1〜第3相のスイッチ回路Su 、Sv 、Sw は周
知のように120度の角度間隔を有して駆動される。こ
の3相インバータにおいても、各相のスイッチ回路は図
1の単相のスイッチング回路と同一に構成されているの
で、同一の作用効果を有する。
【0025】なお、図11において、スイッチ回路を図
5又は図8又は後述する別の実施例の左半分と同一にす
ることができる。
【0026】
【第6の実施例】次に、図12及び図13を参照して第
6の実施例のインバータ装置を説明する。但し、図12
及び図13、更に後述する図14〜図22において、図
1〜図9と共通する部分には同一の符号を付してその説
明を省略する。図12では第1及び第2のスイッチング
素子SW1 、SW2 と負荷2との間の共通のラインに第
1のリアクトルL1 が接続され、同様に第3及び第4の
スイッチング素子SW3 、SW4 と負荷との間の共通の
ラインに第2のリアクトルL2が接続されている。ま
た、第1〜第4のスイッチング素子SW1 〜SW4 に対
して第1及び第2のリアクトルL1 、L2 を介して並列
に接続された第1〜第4の補助コンデンサCS1〜CS4及
び第1〜第4の補助ダイオードDL1 〜DL4 が設けら
れている。CS1〜CS4及びDL1 〜DL4 はリアクトル
L1 、L2 よりも負荷側に配置されている。
【0027】図13に示すように第1及び第2のスイッ
チング素子SW1 、SW2 の制御パルスの相互間及び第
3及び第4のスイッチング素子SW3 、SW4 の制御パ
ルスの相互間には休止期間即ち時間間隙Ta が設けられ
ている。
【0028】図12の各部の波形は図14となる。SW
1 がオン、SW2 がオフの期間には、リアクトルL1 に
はSW1 −L1 −DL1 のループで循環電流Ip が流れ
ている。そして、CS2は図の極性にVまで充電されてい
る。またCはV/2に充電されている。t3 でSW1 を
オフにすると、L1 の電流IL1はC1 へただちに転流す
る。この電流によってC1 は逆方向にV/2まで充電さ
れる。これにより、D2 が順バイアスとなり、L1 の電
流はD2 を通って流れる。D2 が順バイアスとなってか
らSW2 にオン信号を印加すれば、ZVSが可能とな
る。L1 の電流はD2 −L1 −DL1 ループで電源へ帰
還され、直線的に減少する。この電流が0となると、C
S2がVまで充電され、更にSW2 にオン信号が印加され
ているために、CS1、CS2、L1 による共振電流が流れ
る。共振電流が正弦波の90度の期間流れると、DL2
が順バイアスとなり、このとき共振電流のほぼピーク電
流Ip に達していたL1 の電流はDL2 −L1 −SW2
の循環電流となる。以上の動作でSW1 のターンオフは
Cの充電電圧の効果でZVSとなる。リアクトルL1 の
電流が循環電流となって流れ、導通ロスとなるがSW1
、SW2 のスイッチングはソフトスイッチングが達成
される。なお、SW2 のオン信号はD2 が導通している
期間に印加する。
【0029】
【第7の実施例】図15に示す第7の実施例のインバー
タ装置では、図12の補助コンデンサCs1、CS2及びC
S3、CS4を補助ダイオードDL1 、DL2 及びDL3 、
DL4 に並列に接続する代りに、第1及び第2の直流電
源1a、1bの接続中点P1 と第1及び第2の補助ダイ
オードDL1 、DL2 の接続中点P2 及び第3及び第4
の補助ダイオードDL3 、DL4 の接続中点P3 との間
に補助コンデンサCs1、CS2が接続されている。
【0030】SW1 がON、SW2 がOFFの状態でL
1 にはSW1 −L1 −DL1 のループで循環電流Ip が
流れている。そして、CS1には図の極性にV/2まで、
またC1 には同じくV/2まで充電されている。この状
態でSW1 をOFFとすると、L1 の電流はC1 へただ
ちに転流する。この電流によってC1 は逆方向にV/2
まで充電される。V/2まで充電がすすむと、D2 が順
バイアスとなり、L1の電流はD2 へ転流する。SW1
のOFF動作はC1 の充電電圧によりZVSとなる。そ
してD2 が導通してからSW2 にON信号を印加すれ
ば、SW2 もZVSが可能となる。D2 へ転流したL1
の電流はD2 −L1 −DL1 のループで電源へ帰還さ
れ、直線的に減少する電流となって流れる。この電流が
0となると、DL1 はカットオフし、CS1のV/2まで
充電された電圧源によってCS1−L1−SW2 のループ
でCS1、L1 による共振電流が流れる。共振電流が正弦
波の90度の期間流れると、DL2 が順バイアスの電圧
となり、このとき共振電流のほぼピーク電流Ip に達し
ていたL1 の電流はDL2 −L1 −SW2 の短絡回路で
循環電流となって流れつづける。以上のようにリアクト
ルの電流は循環電流となって流れ、半導体素子やリアク
トルの導通ロスとなるが、SW1 、SW2 のスイッチン
グはソフトスイッチングとなる。また共振のための補助
スイッチが不要になる。なお、SW2 のON信号はD2
が導通している期間(t3 〜t4 ′)中に加える。
【0031】
【第8の実施例】図17の回路は、図12において、第
1〜第4の補助ダイオードDL1 〜DL4 の位置と第1
〜第4のスイッチング素子SW1 〜SW4 及び第1〜第
4の主ダイオードD1 〜D4 の位置の入れ替えを行った
ものに相当する。従って、図17では第1及び第2のリ
アクトルL1 、L2 と負荷2との間に第1〜第4のスイ
ッチング素子SW1 〜SW4 及び第1〜第4の主ダイオ
ードD1 〜D4 が配置され、第1及び第2のリアクトル
L1 、L2 と電源1a、1bとの間に第1及び第2の補
助ダイオードDL1 、DL2 が配置されている。
【0032】図18は図17の回路の各部の状態を示
す。図17のSW1 がON、SW2 がOFFの状態にお
いては、リアクトルL1 の電流はSW1 −L1 −DL1
のループで循環電流となって流れている。このときCS1
には図の極性にV/2の電圧が、またC2 にはVの電圧
が充電されている。この状態でSW1 をOFFとする
と、SW1 の電流はC1 、C2 へ転流する。この電流に
よってC2 は直線的に放電し、C1 は直線的に充電され
る。C2 の電圧が0となると、D2 が順バイアスとな
り、L1 の電流はD2 へ転流し、D2 −L1 −DL1 に
て電源へ帰還され、直線的に減少して0となる。D2 が
ONしている間にSW2 にON信号を印加しておくと、
SW2 はZVSが可能となる。L1 の電流が0となり、
DL1 がカットオフすると、CS1に充電されていた電圧
V/2によって、CS1、L1 にて共振現象が発生し、C
S1−L1 −SW2 のループで共振電流が流れる。この共
振電流が正弦波の90度の帰還流れると、DL2 が順バ
イアスとなり、ほぼ共振電流のピーク値Ip に達してい
たL1 の電流IL1はDL2 へ転流し、DL2 −L1 −S
W2 のループにて循環電流となって流れつづける。前述
のSW1 のOFFはC1 の充電電圧によりZVSとな
る。以上の動作において、リアクトル電流IL1は循環電
流となって流れつづけ、半導体素子やリアクトルの導通
ロスとなるが、SW1 、SW2 のスイッチングはソフト
スイッチング化が達成される。また補助スイッチをもつ
ことなく回路構成が簡単である。なお、SW2 のON信
号はD2 が導通している期間即ちt3 〜t4′期間中に
印加する。
【0033】
【第9の実施例】図19の回路は、図15の回路におい
て第1〜第4の補助ダイオードDL1 〜DL4 の位置と
第1〜第4のスイッチング素子SW1 〜SW4 及び第1
〜第4の主ダイオードD1 〜D4 の位置との交換を行っ
たものに相当する。即ち、図19ではSW1 〜SW4 と
D1 〜D4 がリアクトルL1 、L2 よりも負荷側に配置
され、DL1 〜DL4 がリアクトルL1 、L2 よりも電
源側に配置されている。
【0034】図20は図19の各部の状態を示す。SW
1 のターンオフ時、SW2 のターンオン時の波形図であ
る。図19の回路において、SW1 にON、SW2 にO
FFの信号が印加されている状態では、SW1 にはリア
クトルL1 の循環電流Ip がSW1 −L1 −DL1 のル
ープで流れている。このとき、CS1は図の極性にV/2
まで、またC1 は同じくV/2の電圧まで充電されてい
る。この状態でSW1をOFFにすると、SW1 の電流
はC1 へ転流し、C1 は逆方向へ向けて充電され、この
電圧が直線的に変化し−V/2になるとD2 が導通し、
L1 の電流はD2 −L1 −DL1 のループで電源へ帰還
される。この電流がIp より直線的に減少して0となる
と、DL1 はカットオフする。D2 が導通している期間
にSW2にON信号を印加しておけば、SW2 のZVS
が可能となる。なおSW1 のOFF時はC1 の充電電圧
によりZVS動作する。DL1 がカットオフすると、C
S1に充電されている電圧V/2によりCS1、L1 で共振
現象が発生し、共振電流がCS1−L1 −SW2 を通って
流れる。正弦波状の共振電流が90度の期間流れると、
DL2 が順バイアスとなり、このときリアクトルL1 の
共振電流のピーク値Ip に達していた電流はDL2 −L
2 −SW2 の循環電流となって流れつづける。以上の動
作においてリアクトル電流は循環電流となって流れつづ
け半導体素子やリアクトルの導通ロスとなるが、SW1
、SW2 のスイッチングはソフトスイッチングとな
る。また補助スイッチを有するZVS方式に比べて回路
構成が簡単になる。
【0035】
【第10の実施例】図21の回路では、第1〜第4のス
イッチング素子SW1 〜SW4 及び第1〜第4の主ダイ
オードD1 〜D4 がリアクトルL1 〜L4 を介さないで
電源1a、1bと負荷2との間にブリッジ接続されてい
る。第1〜第4の補助ダイオードDL1 〜DL4 及び第
1〜第4の補助コンデンサCS1〜CS4はリアクトルL1
〜L4 を介して電源1a、1bと負荷2との間に接続さ
れている。
【0036】図22はSW1 のターンオフ時及びSW2
のターンオン時を説明するために図21の各部の状態を
示す。図21の回路において、SW1 にON信号、SW
2 にOFF信号が印加されている状態で、リアクトルL
1 の電流がSW1 −L1 −DL1 のループで循環電流と
なって流れている。この状態でC1 には図の極性にV/
2まで、またCS2にはVの電圧が充電されている。この
状態でSW1 をOFFとすると、SW1 の電流はC1 へ
転流し、C1 は逆方向へ直線的に充電され、−V/2ま
で充電されるとD2 が導通し、L1 の電流はD2 −L1
−DL1 のループで電源へ帰還される電流となって直線
的に減少していく。D2 が導通している間にSW2 にO
N信号を印加しておけば、SW2 のZVSが可能とな
る。電源へ帰還されている電流が0となると、DL1 は
カットオフし、このときCS2はVまで充電されていてS
W2 がONのためにこの電圧によってL2 、CS2の共振
現象が発生し、CS2−L2 −SW2 のループで共振電流
が流れる。この共振電流が正弦波状で90度の期間流れ
ると、DL2 が順バイアスとなる。このときL1 の電流
は共振電流のほぼピーク値Ip に達しており、その後は
L1 の電流はDL2 −L2 −SW2 の循環電流となって
流れつづける。以上、リアクトルの電流は循環電流とな
って流れつづけ、半導体やリアクトルの導通ロスが増大
することにはなるが、SW1 、SW2 のソフトスイッチ
ング化が達成される。また補助スイッチを設ける必要が
あるZVS方式に比べて回路構成が簡単になる。
【0037】なお、図15、図17、図19、図21の
第1〜第4のスイッチング素子SW1 〜SW4 の制御パ
ルスは図13と同様に形成する。また、いずれの実施例
においても、特別なスイッチング素子を使用しない簡単
な回路構成でZVS又はZCSの効果を得ることができ
る。
【0038】
【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 (1) 第1〜第4の主スイッチング素子SW1 〜SW
4 を180度区間中に複数回オン・オフする形式のPW
M制御に従って駆動することができる。 (2) 図12、図15、図17、図19の回路におい
て、第1〜第4のスイッチング素子SW1 〜SW4 をダ
イオード内蔵のMOSFETとして、この内蔵ダイオー
ドを第1〜第4の主ダイオードD1 〜D4 のとして使用
することができる。 (3) 図5、図8、図12、図15、図17、図1
9、図21の回路の場合には、C3 、C4 、L3 、L4
、DL3 、DL4 を省くことができる。このようにし
ても左半分でZVS、ZCSの効果を得ることができ
る。 (4) 図5のSW1 〜SW4 に逆並列にダイオードを
付加することができる。 (5) 図1以外の回路ではL1 とL2 、L3 とL4 が
特に電磁結合されていない。しかし、これ等を必要に応
じて電磁結合することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施例のインバータ装置を示す
回路図である。
【図2】図1の制御回路を原理的に示すブロック図であ
る。
【図3】図2のA〜D点の状態を示す電圧波形図であ
る。
【図4】図1の各部の状態を示す図である。
【図5】第2の実施例のインバータ装置を示す回路図で
ある。
【図6】図5のスイッチング素子の制御パルスを示す図
である。
【図7】図5の各部の状態を示す図である。
【図8】第3の実施例のブリッジ型インバ−タ装置を示
す回路図である。
【図9】図8の各部の状態を示す図である。
【図10】第4の実施例のハ−フブリッジ型インバ−タ
装置を示す回路図である。
【図11】第5の実施例のインバ−タ装置を示す図であ
る。
【図12】第6の実施例のインバ−タ装置を示す回路図
である。
【図13】図12のスイッチング素子の制御パルスを示
す図である。
【図14】図2の各部の状態を示す図である。
【図15】本発明の第7の実施例のインバ−タ装置を示
す回路図である。
【図16】図15の各部の状態を示す波形図である。
【図17】図8の実施例のインバ−タ装置を示す回路図
である。
【図18】図17の各部の状態を示す波形図である。
【図19】第9の実施例のインバ−タ装置を示す回路図
である。
【図20】図19の各部の状態を示す波形図である。
【図21】図10の実施径のインバ−タ装置を示す図で
ある。
【図22】図21の各部の状態を示す波形図である。
【符号の説明】
SW1 〜SW4 補助スイッチング素子 C1 、C2 コンデンサ L1 〜L4 リアクトル

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 正側端子と負側端子とを有する第1の直
    流電源(1a)と、 正側端子と負側端子とを有し、この正側端子が前記第1
    の直流電源(1a)の負側端子に接続された第2の直流
    電源(1b)と、 前記第1の直流電源(1a)の正側端子と負荷(2)の
    一端との間に接続された第1のスイッチング素子(SW
    1 )と、 前記第2の直流電源(1b)の負側端子と前記負荷
    (2)の一端との間に接続された第2のスッチング素子
    (SW2 )と、 前記第1及び第2のスッチング素子(SW1 、SW2 )
    に逆方向並列にそれぞれ接続された第1及び第2の主ダ
    イオード(D1 、D2 )と、 を有して負荷(2)に交流電力を供給する単相又は多相
    のブリッジ型又はハ−フブリッジ型インバータ装置にお
    いて、 前記第1及び第2のスッチング素子(SW1 、SW2 )
    に対してそれぞれ逆方向並列に接続された第1及び第2
    の補助ダイオ−ド(DL1 、DL2 )と、 前記第1及び第2のスイッチング素子(SW1 、SW2
    )と前記第1及び第2の補助ダイオ−ド(DL1 、D
    L2 )に対して直列となり、前記第1及び第2の主ダイ
    オ−ド(D1 、D2 )に対して並列となるようにそれぞ
    れ接続された且つ互いに電磁結合されている第1及び第
    2のリアクトル(L1 、L2 )と、 前記第1の直流電源(1a)と前記第2の直流電源(1
    b)との接続中点と前記第1の主ダイオ−ド(D1)と前
    記第2の主ダイオ−ド(D2 )との接続中点との間に接
    続されたコンデンサ(C1 )と、 前記第1及び第2のスッチング素子(SW1 、SW2 )
    をオン駆動するための第1及び第2の制御パルスを発生
    するものであり、前記第1及び第2の制御パルスが一部
    において重なる期間を有して交互に発生するように設定
    されているスイッチ制御回路とを備えていることを特徴
    とする単相又は多相のブリッジ型又はハ−フブリッジ型
    インバータ装置。
  2. 【請求項2】 正側端子と負側端子とを有する第1の直
    流電源(1a)と、 正側端子と負側端子とを有し、この正側端子が前記第1
    の直流電源(1a)の負側端子に接続された第2の直流
    電源(1b)と、 前記第1の直流電源(1a)の正側端子と負荷(2)の
    一端との間に接続された第1のスイッチング素子(SW
    1 )と、 前記第2の直流電源(1b)の負側端子と前記負荷
    (2)の一端との間に接続された第2のスッチング素子
    (SW2 )と、 前記第1及び第2のスッチング素子(SW1 、SW2 )
    に逆方向並列にそれぞれ接続された第1及び第2の主ダ
    イオード(D1 、D2 )と、 を有して負荷(2)に交流電力を供給する単相又は多相
    のブリッジ型又はハ−フブリッジ型インバータ装置にお
    いて、 前記第1及び第2のスイッチング素子(SW1 、SW2
    )に対して直列となり、前記第1及び第2の主ダイオ
    −ド(D1 、D2 )に対して並列となるようにそれぞれ
    接続された第1及び第2のリアクトル(L1 、L2 )
    と、 前記第1の直流電源(1a)と前記第2の直流電源(1
    b)との接続中点と前記第1の主ダイオ−ド(D1)と前
    記第2の主ダイオ−ド(D2 )との接続中点との間に接
    続されたコンデンサ(C1 )と、 その一端が前記第2の直流電源(1b)の負側端子に接
    続され、その他端が前記第1のスイッチング素子(SW
    1 )と前記第1のリアクトル(L1)との接続点に接続さ
    れた第1の補助ダイオ−ド(DL1 )と、 その一端が前記第2のリアクトル(L2 )と前記第2の
    スイッチング素子(SW2 )との接続点に接続され、そ
    の他端が前記第1の直流電源(1a)の正側端子に接続
    された第2の補助ダイオ−ド(DL2 )と、 前記第1及び第2のスッチング素子(SW1 、SW2 )
    をオン駆動するための第1及び第2の制御パルスを交互
    に発生するように設定されているスイッチ制御回路とを
    備えていることを特徴とする単相又は多相のブリッジ型
    又はハ−フブリッジ型インバータ装置。
  3. 【請求項3】 更に、前記第1及び第2のスイッチング
    素子(SW1 、SW2 )に並列に第1及び第2の補助コ
    ンデンサ(Cs1、Cs2)が接続されていることを特徴と
    する請求項2記載のインバータ装置。
  4. 【請求項4】 正側端子と負側端子とを有する第1の直
    流電源(1a)と、 正側端子と負側端子とを有し、この正側端子が前記第1
    の直流電源(1a)の負側端子に接続された第2の直流
    電源(1b)と、 前記第1の直流電源(1a)の正側端子と負荷(2)の
    一端との間に接続された第1の主スイッチング素子(S
    W1 )と、 前記第2の直流電源(1b)の負側端子と前記負荷
    (2)の一端との間に接続された第2のスイッチング素
    子(SW2 )と、 前記第1及び第2のスイッチング素子(SW1 、SW2
    )に逆方向並列にそれぞれ接続された第1及び第2の
    主ダイオ−ド(D1 、D2 )と、 を有して負荷(2)に交流電力を供給する単相又は多相
    のブリッジ型又はハ−フブリッジ型インバ−タ装置にお
    いて、 前記第1及び第2のスイッチング素子(SW1 、SW2
    )の接続中点及び第1第2の主ダイオ−ドの接続中点
    と前記負荷の一端との間に接続されたリアクトル(L1
    )と、 前記第1及び第2のスイッチング素子(SW1 、SW2
    )の接続中点と前記第1及び第2の直流電源(1a、
    1b)の接続中点との間に接続された主コンデンサ(C
    1 )と、 前記第1及び第2のスイッチング素子(SW1 、SW2
    )に対して前記リアクトル(L1 )を介して並列に接
    続された第1及び第2の補助コンデンサ(Cs1、Cs2)
    と、 前記第1及び第2のスイッチング素子(SW1 、SW2
    )に対して前記リアクトル(L1 )を介して逆方向並
    列に接続された第1及び第2の補助ダイオ−ド(DL1
    、DL2 )と、 前記第1のスイッチング素子(SW1 、SW2 )をオン
    駆動するための第1及び第2の制御パルスを所定の時間
    間隙を有して交互に発生するスイッチ制御回路とを備え
    ていることを特徴とする単相又は多相のブリッジ型イン
    バ−タ装置。
  5. 【請求項5】 請求項4における第1及び第2の補助コ
    ンデンサ(Cs1、Cs2)の代りに、前記第1及び第2の
    直流電源(1a、1b)の接続中点と前記第1及び第2
    の補助ダイオ−ド(DL1 、DL2 )の接続中点との間
    に補助コンデンサ(Cs1)を接続したことを特徴とする
    インバ−タ装置。
  6. 【請求項6】 請求項4のインバ−タ装置において、前
    記第1及び第2の補助ダイオ−ド(DL1 、DL2 )の
    接続位置と前記第1及び第2のスイッチング素子(SW
    1 、SW2 )及び前記第1及び第2の主ダイオ−ド(D
    1 、D2 )の接続位置の交換を行ったことを特徴とする
    インバ−タ装置。
  7. 【請求項7】 請求項6のインバ−タ装置おいて、前記
    第1及び第2の補助コンデンサ(Cs1、Cs2)の代り
    に、前記第1及び第2の直流電源(1a、1b)の接続
    中点と前記第1及び第2の補助ダイオ−ド(DL1 、D
    L2)の接続中点との間に補助コンデンサ(Cs1)を接続
    したことを特徴とするインバ−タ装置。
  8. 【請求項8】 正側端子と負側端子とを有する第1の直
    流電源(1a)と、 正側端子と負側端子とを有し、この正側端子が前記第1
    の直流電源(1a)の負側端子に接続された第2の直流
    電源(1b)と、 前記第1の直流電源(1a)の正側端子と負荷(2)の
    一端との間に接続された第1のスイッチング素子(SW
    1 )と、 前記第2の直流電源(1b)の負側端子と前記負荷
    (2)の一端との間に接続された第2のスッチング素子
    (SW2 )と、 前記第1及び第2のスッチング素子(SW1 、SW2 )
    に逆方向並列にそれぞれ接続された第1及び第2の主ダ
    イオード(D1 、D2 )と、 を有して負荷(2)に交流電力を供給する単相又は多相
    のブリッジ型又はハ−フブリッジ型インバータ装置にお
    いて、 前記第1及び第2のスッチング素子(SW1 、SW2 )
    に対してそれぞれ逆方向並列に接続された第1及び第2
    の補助ダイオ−ド(DL1 、DL2 )と、 前記第1及び第2の補助ダイオ−ド(DL1 、DL2 )
    に対して直列となり、前記第1及び第2の主ダイオ−ド
    (D1 、D2 )に対して並列となるようにそれぞれ接続
    され第1及び第2のリアクトル(L1 、L2 )と、 前記第1の直流電源(1a)と前記第2の直流電源(1
    b)との接続中点と前記第1の主ダイオ−ド(D1 )と
    前記第2の主ダイオ−ド(D2 )との接続中点との間に
    接続されたコンデンサ(C1 )と、 前記第1及び第2の補助ダイオ−ド(DL1 、DL2 )
    に対して並列接続され、前記第1及び第2のリアクトル
    (L1 、L2 )に対して直列に接続された第1及び第2
    の補助コンデンサ(Cs1、Cs2)と、 前記第1及び第2のスイッチング素子(SW1 、SW2
    )をオン駆動するための第1及び第2の制御パルスを
    所定の時間間隙を有して発生するスイッチ制御回路とを
    備えていることを特徴とする単相又は多相のブリッジ型
    又はハ−フブリッジ型インバ−タ装置。
JP5209049A 1993-07-30 1993-07-30 ブリッジ型インバ−タ装置 Expired - Fee Related JP2996064B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5209049A JP2996064B2 (ja) 1993-07-30 1993-07-30 ブリッジ型インバ−タ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5209049A JP2996064B2 (ja) 1993-07-30 1993-07-30 ブリッジ型インバ−タ装置

Publications (2)

Publication Number Publication Date
JPH0746861A true JPH0746861A (ja) 1995-02-14
JP2996064B2 JP2996064B2 (ja) 1999-12-27

Family

ID=16566409

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5209049A Expired - Fee Related JP2996064B2 (ja) 1993-07-30 1993-07-30 ブリッジ型インバ−タ装置

Country Status (1)

Country Link
JP (1) JP2996064B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001065659A3 (en) * 2000-02-29 2002-03-14 Powerware Corp Power converters with ac and dc operating modes and methods of operation thereof
US6483730B2 (en) 1999-08-13 2002-11-19 Powerware Corporation Power converters with AC and DC operating modes and methods of operation thereof
US6819576B2 (en) 1999-08-13 2004-11-16 Powerware Corporation Power conversion apparatus and methods using balancer circuits
JP2016530853A (ja) * 2013-05-23 2016-09-29 エルイーディー ライティング コンサルタンツ リミテッドLed Lighting Consultants Limited 電源アダプタ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6483730B2 (en) 1999-08-13 2002-11-19 Powerware Corporation Power converters with AC and DC operating modes and methods of operation thereof
US6819576B2 (en) 1999-08-13 2004-11-16 Powerware Corporation Power conversion apparatus and methods using balancer circuits
WO2001065659A3 (en) * 2000-02-29 2002-03-14 Powerware Corp Power converters with ac and dc operating modes and methods of operation thereof
JP2016530853A (ja) * 2013-05-23 2016-09-29 エルイーディー ライティング コンサルタンツ リミテッドLed Lighting Consultants Limited 電源アダプタ

Also Published As

Publication number Publication date
JP2996064B2 (ja) 1999-12-27

Similar Documents

Publication Publication Date Title
US6072707A (en) High voltage modular inverter
JP2002539750A (ja) フローティングゲートを有する同期整流器のための一般的なセルフドライブ同期整流方式
Ellis et al. The symmetric dual inductor hybrid converter for direct 48V-to-PoL conversion
US4811185A (en) DC to DC power converter
JP3528920B2 (ja) スイッチング電源装置
JPH0622551A (ja) 共振型dc−dcコンバータ
US20060083029A1 (en) Switching power supply
JP2996064B2 (ja) ブリッジ型インバ−タ装置
US4649321A (en) Gate capacitance latch for DC to AC converters
JP2910518B2 (ja) ブリッジ型インバ−タ装置
JP3141925B2 (ja) ブリッジ型インバ−タ装置
JP2571963Y2 (ja) インバータ装置
US20020122321A1 (en) Voltage converter
JP2842137B2 (ja) ブリッジ型インバ−タ装置
JP2996065B2 (ja) ブリッジ型インバ−タ装置
JPH11341831A (ja) 部分共振単相pwmフルブリッジインバータ
JP3104733B2 (ja) ブリッジ型インバ−タ装置
JPH10337045A (ja) 単相フルブリッジインバータ装置及び直列単相二重インバータ装置
JP2842138B2 (ja) ブリッジ型インバ−タ装置
JP3104736B2 (ja) ブリッジ型インバ−タ装置
JP3468261B2 (ja) ブリッジ型インバ−タ装置
JPH0344505B2 (ja)
JP2001037221A (ja) 電源装置
JPH05161359A (ja) Ac/dc変換装置
JP3374836B2 (ja) 電源装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees