JPH0743422A - スキャンテスト方式 - Google Patents
スキャンテスト方式Info
- Publication number
- JPH0743422A JPH0743422A JP5185696A JP18569693A JPH0743422A JP H0743422 A JPH0743422 A JP H0743422A JP 5185696 A JP5185696 A JP 5185696A JP 18569693 A JP18569693 A JP 18569693A JP H0743422 A JPH0743422 A JP H0743422A
- Authority
- JP
- Japan
- Prior art keywords
- scan
- clock signal
- lsi
- flip
- scan test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 多相クロック信号を生成するクロック生成ブ
ロックを内部に有し、ＬＳＩ内部のその他のブロックが
クロック生成ブロックＣＧにより生成されたクロック信
号で動作しているようなＬＳＩで、単相の外部クロック
信号に基づいたスキャンテストを可能とする。 【構成】 外部から与えられるシステムクロック信号SC
LKをもとに多相クロック信号を発生させるクロック生成
ブロックとその多相クロック信号に基づいて動作するフ
リップフロップを具備するＬＳＩのスキャンテスト方式
において、通常動作時に同相のクロック信号で駆動され
るフリップフロップだけをまとめて短いスキャンパスを
構成し、それらの短いスキャンパスをシリアルに接続し
て前記ＬＳＩ全体のスキャンパスを構成しておき、スキ
ャンテスト時には全てのフリップフロップに単相のシス
テムクロック信号SCLKを供給して前記ＬＳＩのスキャン
テストを行う。
ロックを内部に有し、ＬＳＩ内部のその他のブロックが
クロック生成ブロックＣＧにより生成されたクロック信
号で動作しているようなＬＳＩで、単相の外部クロック
信号に基づいたスキャンテストを可能とする。 【構成】 外部から与えられるシステムクロック信号SC
LKをもとに多相クロック信号を発生させるクロック生成
ブロックとその多相クロック信号に基づいて動作するフ
リップフロップを具備するＬＳＩのスキャンテスト方式
において、通常動作時に同相のクロック信号で駆動され
るフリップフロップだけをまとめて短いスキャンパスを
構成し、それらの短いスキャンパスをシリアルに接続し
て前記ＬＳＩ全体のスキャンパスを構成しておき、スキ
ャンテスト時には全てのフリップフロップに単相のシス
テムクロック信号SCLKを供給して前記ＬＳＩのスキャン
テストを行う。
Description
【０００１】
【産業上の利用分野】本発明は、内部で発生させた多相
クロックにより動作するＬＳＩで実行可能なスキャンテ
スト方式に関するものである。
クロックにより動作するＬＳＩで実行可能なスキャンテ
スト方式に関するものである。
【０００２】
【従来の技術】ＬＳＩのテスト容易化手法としてスキャ
ンテスト方式が提案されている。このスキャンテストを
実施するためには、ＬＳＩ内部のフリップフロップ（Ｆ
１〜Ｆ４）を図４及び図５に示すように、スキャンタイ
プのフリップフロップに置き換えてスキャンパスを構成
する必要がある。図４はスキャンパスを組み込む前のＬ
ＳＩの部分回路図であり、図５は図４に示した回路でフ
リップフロップをスキャンタイプのフリップフロップに
代え、スキャンパスを組み込んだ状態を示すものであ
る。 図５でＦＦ１〜ＦＦ４で示されるスキャンタイプ
のフリップフロップとは、スキャンセレクト端子ＳＥ
が”Ｌ”の時には端子Ｄの信号を入力信号として用い、
スキャンセレクト端子ＳＥが”Ｈ”の時にはスキャンイ
ン端子ＳＩを入力信号として用いるフリップフロップで
ある。スキャンテスト方式とは、まずスキャンセレクト
端子ＳＥを”Ｈ”にしてＬＳＩ内部のフリップフロップ
をフリップフロップＦＦ１のスキャンイン端子ＳＩから
フリップフロップＦＦ４のスキャンアウト端子ＳＯまで
つながったシフトレジスタとして扱い、各フリップフロ
ップの初期値を設定し、その後スキャンセレクト端子Ｓ
Ｅを”Ｌ”にして、単相のクロック信号ＣＬＫを１クロ
ックだけ入力して組合せ回路の出力をフリップフロップ
にセットした後、再びスキャンセレクト端子ＳＥを”
Ｈ”にしてフリップフロップの出力の値をシフトさせて
取出し、期待値と比較してＬＳＩの故障の有無を判別す
るものである。
ンテスト方式が提案されている。このスキャンテストを
実施するためには、ＬＳＩ内部のフリップフロップ（Ｆ
１〜Ｆ４）を図４及び図５に示すように、スキャンタイ
プのフリップフロップに置き換えてスキャンパスを構成
する必要がある。図４はスキャンパスを組み込む前のＬ
ＳＩの部分回路図であり、図５は図４に示した回路でフ
リップフロップをスキャンタイプのフリップフロップに
代え、スキャンパスを組み込んだ状態を示すものであ
る。 図５でＦＦ１〜ＦＦ４で示されるスキャンタイプ
のフリップフロップとは、スキャンセレクト端子ＳＥ
が”Ｌ”の時には端子Ｄの信号を入力信号として用い、
スキャンセレクト端子ＳＥが”Ｈ”の時にはスキャンイ
ン端子ＳＩを入力信号として用いるフリップフロップで
ある。スキャンテスト方式とは、まずスキャンセレクト
端子ＳＥを”Ｈ”にしてＬＳＩ内部のフリップフロップ
をフリップフロップＦＦ１のスキャンイン端子ＳＩから
フリップフロップＦＦ４のスキャンアウト端子ＳＯまで
つながったシフトレジスタとして扱い、各フリップフロ
ップの初期値を設定し、その後スキャンセレクト端子Ｓ
Ｅを”Ｌ”にして、単相のクロック信号ＣＬＫを１クロ
ックだけ入力して組合せ回路の出力をフリップフロップ
にセットした後、再びスキャンセレクト端子ＳＥを”
Ｈ”にしてフリップフロップの出力の値をシフトさせて
取出し、期待値と比較してＬＳＩの故障の有無を判別す
るものである。
【０００３】
【発明が解決しようとする課題】スキャンテストを実施
するためには、ＬＳＩ内部の全てのフリップフロップが
ＬＳＩ外部から制御できるクロック信号で駆動されてい
なければならない。図６のようなクロック生成ブロック
ＣＧを内部に持ち、ＬＳＩ内部のその他のブロック（Ｂ
１〜Ｂ３）がクロック生成ブロックＣＧにより生成され
たクロック信号で動作しているような、図７に示すＬＳ
Ｉでは、スキャンテストを実施することができないとい
う問題点があった。
するためには、ＬＳＩ内部の全てのフリップフロップが
ＬＳＩ外部から制御できるクロック信号で駆動されてい
なければならない。図６のようなクロック生成ブロック
ＣＧを内部に持ち、ＬＳＩ内部のその他のブロック（Ｂ
１〜Ｂ３）がクロック生成ブロックＣＧにより生成され
たクロック信号で動作しているような、図７に示すＬＳ
Ｉでは、スキャンテストを実施することができないとい
う問題点があった。
【０００４】本発明は、上記問題点に鑑みなされたもの
で、その目的とするところは、多相クロック信号を生成
するクロック生成ブロックを内部に有し、ＬＳＩ内部の
その他のブロックがクロック生成ブロックＣＧにより生
成されたクロック信号で動作しているようなＬＳＩで、
単相の外部クロック信号に基づいたスキャンテストを行
うことができるスキャンテスト方式を提供することにあ
る。
で、その目的とするところは、多相クロック信号を生成
するクロック生成ブロックを内部に有し、ＬＳＩ内部の
その他のブロックがクロック生成ブロックＣＧにより生
成されたクロック信号で動作しているようなＬＳＩで、
単相の外部クロック信号に基づいたスキャンテストを行
うことができるスキャンテスト方式を提供することにあ
る。
【０００５】
【課題を解決するための手段】上記課題を解決するた
め、本発明のスキャンテスト方式は、外部から与えられ
るシステムクロック信号をもとに多相クロック信号を発
生させる手段とその多相クロック信号に基づいて動作す
るフリップフロップを具備するＬＳＩのスキャンテスト
方式において、通常動作時に同相のクロック信号で駆動
されるフリップフロップだけをまとめて短いスキャンパ
スを構成し、それらの短いスキャンパスをシリアルに接
続し，前期スキャンパス間の必要箇所に，適宜，遅延回
路を挿入して，前記ＬＳＩ全体のスキャンパスを構成し
ておき、スキャンテスト時には全てのフリップフロップ
に単相のクロック信号を供給して前記ＬＳＩのスキャン
テストを行うことを特徴とするものである。
め、本発明のスキャンテスト方式は、外部から与えられ
るシステムクロック信号をもとに多相クロック信号を発
生させる手段とその多相クロック信号に基づいて動作す
るフリップフロップを具備するＬＳＩのスキャンテスト
方式において、通常動作時に同相のクロック信号で駆動
されるフリップフロップだけをまとめて短いスキャンパ
スを構成し、それらの短いスキャンパスをシリアルに接
続し，前期スキャンパス間の必要箇所に，適宜，遅延回
路を挿入して，前記ＬＳＩ全体のスキャンパスを構成し
ておき、スキャンテスト時には全てのフリップフロップ
に単相のクロック信号を供給して前記ＬＳＩのスキャン
テストを行うことを特徴とするものである。
【０００６】
【作用】スキャンテスト時にはＬＳＩ内部の全てのフリ
ップフロップをＬＳＩ外部から与えられるシステムクロ
ック信号SCLKで駆動することができるように、図７に示
したＬＳＩで、クロック生成ブロックＣＧの代わりに図
１に示すクロック生成ブロックＣＧ２を用いる。このク
ロック生成ブロックＣＧ２は、クロック生成ブロックＣ
Ｇの後段に、端子TMが”Ｌ”の時はクロック生成ブロッ
クＣＧの出力を選択し、端子TMが”Ｈ”の時はシステム
クロック信号SCLKを選択して出力するセレクタＳを設置
したものである。このように構成したクロック生成ブロ
ックＣＧ２を用いることにより、ＬＳＩ内部の全てのフ
リップフロップにセレクタＳを介したシステムクロック
信号SCLKを供給することができるが、φ１〜φ４の各ク
ロック信号が駆動しなければならないフリップフロップ
の数が同じではないため、実際にＬＳＩ内部の各ブロッ
クにクロック信号が到達する時間にはある程度の時間差
が発生する。この時間差（クロックスキュー）のため、
通常動作モードの時に正しく動作するようにタイミング
を考慮してＬＳＩの設計を行っても、スキャンテストモ
ードにするとタイミングエラーが発生し、スキャンテス
トを実施することができないという問題点が発生する可
能性がある。
ップフロップをＬＳＩ外部から与えられるシステムクロ
ック信号SCLKで駆動することができるように、図７に示
したＬＳＩで、クロック生成ブロックＣＧの代わりに図
１に示すクロック生成ブロックＣＧ２を用いる。このク
ロック生成ブロックＣＧ２は、クロック生成ブロックＣ
Ｇの後段に、端子TMが”Ｌ”の時はクロック生成ブロッ
クＣＧの出力を選択し、端子TMが”Ｈ”の時はシステム
クロック信号SCLKを選択して出力するセレクタＳを設置
したものである。このように構成したクロック生成ブロ
ックＣＧ２を用いることにより、ＬＳＩ内部の全てのフ
リップフロップにセレクタＳを介したシステムクロック
信号SCLKを供給することができるが、φ１〜φ４の各ク
ロック信号が駆動しなければならないフリップフロップ
の数が同じではないため、実際にＬＳＩ内部の各ブロッ
クにクロック信号が到達する時間にはある程度の時間差
が発生する。この時間差（クロックスキュー）のため、
通常動作モードの時に正しく動作するようにタイミング
を考慮してＬＳＩの設計を行っても、スキャンテストモ
ードにするとタイミングエラーが発生し、スキャンテス
トを実施することができないという問題点が発生する可
能性がある。
【０００７】この問題を回避するためにはＬＳＩ全体に
対して、通常動作時とスキャンテスト時の２つの場合を
考慮した設計を行わなければならず、これは無造作にス
キャンパスを構成した場合には非常に面倒な作業であ
る。
対して、通常動作時とスキャンテスト時の２つの場合を
考慮した設計を行わなければならず、これは無造作にス
キャンパスを構成した場合には非常に面倒な作業であ
る。
【０００８】そこで、スキャンパスを構成する際には、
まとまりのある機能を有するブロック別に，通常動作時
に同相のクロック信号で駆動されるフリップフロップだ
けを集めて短いスキャンパスを構成しておき、ＬＳＩ全
体のスキャンパスは、各ブロック内部に構成した短いス
キャンパスをシリアルに接続し，それらの短いスキャン
パス間の必要箇所に，適宜，遅延回路を挿入して構成す
るものとする。
まとまりのある機能を有するブロック別に，通常動作時
に同相のクロック信号で駆動されるフリップフロップだ
けを集めて短いスキャンパスを構成しておき、ＬＳＩ全
体のスキャンパスは、各ブロック内部に構成した短いス
キャンパスをシリアルに接続し，それらの短いスキャン
パス間の必要箇所に，適宜，遅延回路を挿入して構成す
るものとする。
【０００９】実施例として、図７に示したブロックＢ１
でスキャンパスを構成したものを図２に示す。図におい
て、スキャンイン端子SI1 から、フリップフロップＦＦ
１、フリップフロップＦＦ２、フリップフロップＦＦ
３、スキャンアウト端子SO1 に至るスキャンパスと、ス
キャンイン端子SI2 から、フリップフロップＦＦ４、フ
リップフロップＦＦ５、フリップフロップＦＦ６、スキ
ャンアウト端子SO2 に至るスキャンパスの、２つのスキ
ャンパスが形成されている。
でスキャンパスを構成したものを図２に示す。図におい
て、スキャンイン端子SI1 から、フリップフロップＦＦ
１、フリップフロップＦＦ２、フリップフロップＦＦ
３、スキャンアウト端子SO1 に至るスキャンパスと、ス
キャンイン端子SI2 から、フリップフロップＦＦ４、フ
リップフロップＦＦ５、フリップフロップＦＦ６、スキ
ャンアウト端子SO2 に至るスキャンパスの、２つのスキ
ャンパスが形成されている。
【００１０】通常動作時に同相のクロック信号で駆動さ
れるフリップフロップだけを選択してスキャンパスを形
成すると、タイミングに関する設計は通常動作時の場合
についてのみ考慮して行えばよい。スキャンパスを構成
しているフリップフロップがシフトレジスタ動作を行う
時には、全てのフリップフロップが同じタイミングで到
着するクロック信号で駆動されることが保証されるから
である。これらの短いスキャンパスを幾つか接続してＬ
ＳＩ全体としてのスキャンパスを構成するが、この時に
各スキャンパスのつなぎ目に適当な値の遅延素子を挿入
すると、シフト時のタイミングエラーをなくすることが
できる。
れるフリップフロップだけを選択してスキャンパスを形
成すると、タイミングに関する設計は通常動作時の場合
についてのみ考慮して行えばよい。スキャンパスを構成
しているフリップフロップがシフトレジスタ動作を行う
時には、全てのフリップフロップが同じタイミングで到
着するクロック信号で駆動されることが保証されるから
である。これらの短いスキャンパスを幾つか接続してＬ
ＳＩ全体としてのスキャンパスを構成するが、この時に
各スキャンパスのつなぎ目に適当な値の遅延素子を挿入
すると、シフト時のタイミングエラーをなくすることが
できる。
【００１１】本発明のスキャンテスト方式の手法に従っ
てスキャンパスを形成するとスキャンテストのシフトイ
ン・シフトアウト時のタイミングエラーを防止できるの
で検討すべき項目を大幅に減らすことができる。
てスキャンパスを形成するとスキャンテストのシフトイ
ン・シフトアウト時のタイミングエラーを防止できるの
で検討すべき項目を大幅に減らすことができる。
【００１２】
【実施例】本発明の一実施例を図３に基づいて説明す
る。図３に示すＬＳＩ内部には、クロック生成ブロック
CG2 、ブロックB1、B2、B3の４つのブロックが形成され
ており、それぞれのブロックには、１、２、２、３個の
スキャンパスが形成されている。これらの短いスキャン
パスはそれぞれ図２に示したように通常動作時に同相の
クロック信号で動作するフリップフロップのみで構成さ
れている。また、ＬＳＩは５個のスキャンパスを設ける
ことができる（端子を設けることができる）仕様である
とする。このため、ブロック内部の短いスキャンパスを
組み合わせて合計５個のスキャンパスを形成することに
なるが、この時ＬＳＩの５個のスキャンパスの長さがな
るべく等しくなるようにする。これは、スキャンテスト
時のテストパターンをなるべく短くするためである。ま
た各ブロック別に形成したスキャンパスに長すぎるもの
があれば、同相のクロック信号で動作しているフリップ
フロップをいくつかに分割して短いスキャンパスを複数
形成することもある。図３に示すD1，D2，D3は複数の短
いスキャンパスを接続して１つのスキャンパスを構成す
る場合に、その継ぎ目に挿入した遅延回路である。遅延
の値はＬＳＩ全体の設計が完了した後、実際のクロック
スキューの値に基づいて決定される。この遅延回路は，
各継ぎ目に必ず必要な回路ではなく、適宜、必要箇所に
設けるものである。
る。図３に示すＬＳＩ内部には、クロック生成ブロック
CG2 、ブロックB1、B2、B3の４つのブロックが形成され
ており、それぞれのブロックには、１、２、２、３個の
スキャンパスが形成されている。これらの短いスキャン
パスはそれぞれ図２に示したように通常動作時に同相の
クロック信号で動作するフリップフロップのみで構成さ
れている。また、ＬＳＩは５個のスキャンパスを設ける
ことができる（端子を設けることができる）仕様である
とする。このため、ブロック内部の短いスキャンパスを
組み合わせて合計５個のスキャンパスを形成することに
なるが、この時ＬＳＩの５個のスキャンパスの長さがな
るべく等しくなるようにする。これは、スキャンテスト
時のテストパターンをなるべく短くするためである。ま
た各ブロック別に形成したスキャンパスに長すぎるもの
があれば、同相のクロック信号で動作しているフリップ
フロップをいくつかに分割して短いスキャンパスを複数
形成することもある。図３に示すD1，D2，D3は複数の短
いスキャンパスを接続して１つのスキャンパスを構成す
る場合に、その継ぎ目に挿入した遅延回路である。遅延
の値はＬＳＩ全体の設計が完了した後、実際のクロック
スキューの値に基づいて決定される。この遅延回路は，
各継ぎ目に必ず必要な回路ではなく、適宜、必要箇所に
設けるものである。
【００１３】
【発明の効果】以上のように、本発明のスキャンテスト
方式によれば、ＬＳＩ内部で発生させる多相クロック信
号により動作するＬＳＩにおいて、単相の外部クロック
信号に基づいたスキャンテストを実施することが可能と
なる。
方式によれば、ＬＳＩ内部で発生させる多相クロック信
号により動作するＬＳＩにおいて、単相の外部クロック
信号に基づいたスキャンテストを実施することが可能と
なる。
【図１】本発明のスキャンテスト方式に対応したクロッ
ク生成ブロックのブロック図である。
ク生成ブロックのブロック図である。
【図２】本発明のスキャンテスト方式のスキャンパス構
成例を示す回路図である。
成例を示す回路図である。
【図３】本発明のスキャンテスト方式のスキャンパス構
成例を示す回路図である。
成例を示す回路図である。
【図４】本発明のスキャンテスト方式の概略説明図であ
る。
る。
【図５】本発明のスキャンテスト方式の概略説明図であ
る。
る。
【図６】多相クロックで動作するＬＳＩ内部のクロック
生成ブロックのブロック図及び波形図である。
生成ブロックのブロック図及び波形図である。
【図７】多相クロックで動作するＬＳＩ内部の概略構成
図である。
図である。
Ｆ１ フリップフロップ ＦＦ１ フリップフロップ ＣＧ クロック生成ブロック ＣＧ２ クロック生成ブロック Ｓ セレクタ SCLK システムクロック信号 Ｂ１ ブロック Ｄ１ 遅延回路
Claims (1)
- 【請求項１】 外部から与えられるシステムクロック信
号をもとに多相クロック信号を発生させる手段とその多
相クロック信号に基づいて動作するフリップフロップを
具備するＬＳＩのスキャンテスト方式において、通常動
作時に同相のクロック信号で駆動されるフリップフロッ
プだけをまとめて短いスキャンパスを構成し、それらの
短いスキャンパスをシリアルに接続し，前期短いスキャ
ンパス間の必要箇所に，適宜，遅延回路を挿入して，前
記ＬＳＩ全体のスキャンパスを構成しておき、スキャン
テスト時には全てのフリップフロップに単相のクロック
信号を供給して前記ＬＳＩのスキャンテストを行うこと
を特徴とするスキャンテスト方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5185696A JP2765442B2 (ja) | 1993-07-28 | 1993-07-28 | スキャンテスト方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5185696A JP2765442B2 (ja) | 1993-07-28 | 1993-07-28 | スキャンテスト方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0743422A true JPH0743422A (ja) | 1995-02-14 |
| JP2765442B2 JP2765442B2 (ja) | 1998-06-18 |
Family
ID=16175271
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5185696A Expired - Fee Related JP2765442B2 (ja) | 1993-07-28 | 1993-07-28 | スキャンテスト方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2765442B2 (ja) |
-
1993
- 1993-07-28 JP JP5185696A patent/JP2765442B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2765442B2 (ja) | 1998-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6145105A (en) | Method and apparatus for scan testing digital circuits | |
| JP3291350B2 (ja) | ディジタルシステムをテストするための装置 | |
| JP2522140B2 (ja) | 論理回路 | |
| US8145964B2 (en) | Scan test circuit and scan test control method | |
| EP1943533B1 (en) | Ic testing methods and apparatus | |
| JPH0666897A (ja) | 論理集積回路 | |
| US5703884A (en) | Scanning pass test circuit | |
| KR100292142B1 (ko) | 스캔시험용 플립플롭회로 | |
| KR100582807B1 (ko) | 아날로그 회로 및 디지털 회로를 구비하는 검사 가능한 집적 회로 | |
| JP2002202348A (ja) | 論理集積回路のテスト回路およびその方法 | |
| US20060248422A1 (en) | Sequential Scan Based Techniques to Test Interface Between Modules Designed to Operate at Different Frequencies | |
| US20020194563A1 (en) | Accelerating scan test by re-using response data as stimulus data | |
| JP3987585B2 (ja) | コアのテスト制御 | |
| JPH0666884A (ja) | 異なるスキャン系を持つｌｓｉのスキャン系接続方式 | |
| JP2765442B2 (ja) | スキャンテスト方式 | |
| US6272656B1 (en) | Semiconductor integrated circuit including test facilitation circuit and test method thereof | |
| JP2006058152A (ja) | 半導体装置の試験方法及び半導体装置の試験回路 | |
| JP3039362B2 (ja) | 半導体集積論理回路のテストパターン作成方法 | |
| JP2004004047A (ja) | 集積回路のための入力／出力特徴付けチェーン | |
| JPH0389178A (ja) | 半導体集積回路 | |
| JPH10307167A (ja) | 論理集積回路のテスト装置 | |
| JP2005069931A (ja) | 半導体集積回路およびその設計方法ほか | |
| JPH0261569A (ja) | シリアルシフトレジスタ | |
| US20020120894A1 (en) | Integrated circuit | |
| JP3882376B2 (ja) | 集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |