JPH0740659B2 - ２次元有限長インパルス応答フイルタ - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、２次元有限長インパルス応答フィルタに関
する。

〔従来の技術及び発明が解決しようとする問題点〕

２次元有限長インパルス応答（以下、２次元FIRと略称
する）フィルタを使用して一連のディジタルワードから
成る、すなわち２次元像を表わす入力データ信号の２次
元濾波を行うことは周知である。例えば信号はテレビジ
ョンまたはビデオ像でもよい。当業者には周知の如く、
そして以下に十分に説明されるように、２次元FIRフィ
ルタは入力信号の連続したワードの連続した組で、前の
組から１ワードだけオフセットされた連続の組を処理し
て連続したワードの濾波出力信号を発生するように働
く。処理には加算器と乗算器を使用し、各乗算器は或る
ワードに重み係数を乗算するように働く。乗算器及び加
算器で行われる動作は時間を要する。低データレートの
入力信号に対して乗算器及び加算器の動作時間は微々た
るものである。従って、この場合FIRフィルタは単一の
乗算器と、単一の加算器と、入力信号の一組の連続した
ワードの処理中複数の乗算及び加算動作の各々を単一の
乗算器及び単一の加算器により連続的に行わせる手段と
から成る。高速のデータレートでは、乗算器及び加算器
の動作時間は重要となるが、これは不可能である。入力
信号データレートが増大するので、各コンピュータステ
ップに対して単一の乗算器及び単一の加算器を用いるこ
とが必要となる。しかし、入力信号データレートが更に
増大すると、信号が余り速すぎてフィルタの最も低速の
回路で処理できなくなるので、結局フィルタが動作し損
なうことが起こる。（通常、しかし常時ではないが、最
も低速の回路は乗算器である）。換言すれば、従来の２
次元FIRフィルタはその最も低速で動作する回路で決定
される最大動作速度を有し、最大動作速度より早いデー
タレート信号を処理できない。

従って、この発明の目的は改善された２次元FIRフィル
タを提供するにある。

この発明の他の目的はその速度すなわちデータレートが
余り早すぎて従来の２次元FIRフィルタでは処理出来な
い入力信号を処理することができる２次元FIRフィルタ
を提供するにある。

この発明の更に他の目的はその速度すなわちデータレー
トが余り早すぎて従来の２次元FIRフィルタでは処理出
来ない入力信号を処理することができ、しかもその最大
データ処理レートが従来の２次元FIRフィルタで使用さ
れる回路のものより大きくないもので済む回路で構成で
きる２次元FIRフィルタを提供するにある。

〔問題点を解決するための手段及び作用〕

この発明に係る２次元FIRフィルタは連続したディジタ
ルワードから成る入力データ信号をｐ個（例えば２個）
の低速のデータ信号にデマルチプレクスするデマルチプ
レクサを有し、ｐ個の低速のデータ信号は各々入力デー
タ信号のデータレートの1/p（例えば1/2）に等しい低速
のデータレートを有し且つ入力データ信号のｐ番目毎の
ワード（例えば１つおきのワード）から成る。この発明
に係る２次元FIRフィルタは更に低速のデータ信号の全
てを受けるように夫々接続されたｐ個（例えば２個）の
FIRフィルタ部を有する。ｐ個のフィルタ部の全ては低
速のデータレートで同時に働いて入力データ信号の連続
したワードの組を周期的に処理することにより水平濾波
を行い、連続するワードの組は各フィルタ部で任意の或
る時間に処理され、水平方向に１ワードだけ相互に対し
てオフセットされている。マルチプレクサはフィルタ部
の出力信号を受けるように接続され、入力データ信号の
データレートに等しいデータレートを有する濾波出力信
号を形成する。入力信号がｐ個（例えば２個）の低レー
ト信号にデマルチプレクスされ、入力信号のｐ個の連続
するワードの組が低データレートで同時に処理されるこ
とにより、この発明によるフィルタの最大動作速度は従
来の（非マルチプレクス化）２次元FIRフィルタに対し
てｐ（例えば２）の関数だけ増大する。

以下に詳述するこの発明の好適な実施例によれば、ｐ個
のフィルタ部は実質的に同一の構成であり且つ各回路基
板またはカードの如き各回路アセンブリィから成る。好
ましくはデマルチプレクサ及び／またはマルチプレクサ
はｐ個の同じ部分の形で構成され、斯る各部分はｐ個の
フィルタ部の各々と物理的に関連付けされ、フィルタ部
及びデマルチプレクサ及び／またはマルチプレクサの関
連した同じ部分は基板またはカードの如き各回路アセン
ブリィから成る。この方法では、少くともフィルタ部及
び好ましくは全２次元FIRフィルタの各部分は実質的に
同一の構成であり、それによりフィルタは実質的に“ビ
ルディングブロック”で組立てることができ、これは設
計及び／または製造をかなり簡略化することができる。

この発明の上述した目的、その他の目的、特徴及び利点
は以下に添付図を参照して詳述する実施例の説明から明
らかになろう。

〔実施例〕

当業者には周知の如く、FIRフィルタは各々ｎビットか
ら成る一連の連続したすなわち隣接するワードを有する
入力信号を濾波することができるフィルタである。（例
えば、各ワードはアナログ信号のディジタルサンプル値
であってもよい）。フィルタは連続する隣接ワードの組
を処理して入力信号の濾波した形である出力信号の連続
したワードを形成できるように入力データ信号を実質的
に分岐（tap）する複数の遅延要素から成る。特に、当
業者に周知の方法では、各組を作る分岐された遅延ワー
ドは各重み係数と交差乗算され次に共に加算されて信号
の周波数スペクトラムを変形するように入力データ信号
の周波数スペクトラムで（重み係数で表わされるよう
な）フィルタの所望の周波数応答のフーリエ変換を巡回
する数学的動作に等価な動作を行う。

FIRフィルタはある点で無限長インパルス応答（IIR）フ
ィルタと同じであり、基本的な差異はインパルスに対す
るFIRフィルタの応答が常に幽玄であると云うことであ
る。

FIRフィルタの一例を第５図に概略的に示す。一連の
（例えば）８ビットワードすなわち１バイトワードから
成る入力データ信号が入力端子（10）に供給される。各
ワードのビットは並列に到来するものと考えることがで
き、各ワードは第５図の回路間で並列に伝送されるの
で、第５図（及び後続の図面）に示す種々のラインは適
当なビット容量をもった実質的にバスまたはハイウエイ
であることがわかる。例えば各ワードは周波数f_Sでサン
プルされたアナログ信号のディジタル化されたサンプル
値であってよい。信号が３個のタンデム接続された遅延
要素（12）に供給され、各遅延要素（12）は信号に1/f_S
すなわち隣接ワード間の間隔に等しい遅延Z^-1を与え
る。遅延要素（12）は各８ビットのラッチからなり、こ
れ等クロックパルス源（図示せず）から周波数f_Sでクロ
ックすなわち同期信号を供給され、クロックパルス源は
また第５図のその他の回路要素に接続されてその動作を
同期化する。従って、遅延要素（12）は入力信号から各
連続したワードを分岐し、各ワードの入力信号に対し
て、一組の連続したすなわち隣接するワードの入力信号
が各乗算器（14）の第１の入力側に供給される。（実際
には、各組のワード数は一般に４よりかなり大きい。し
かし分岐の大きさすなわち数を４に制限すれば第５図の
表示は簡単になる。分岐の数（従って各組の入力ワード
の数）は更に遅延要素（12）、更に乗算器（14）等を加
えることにより無限に増大できる）。

乗算器（14）において、各組の夫々の各ワードは各乗算
器（14）の第２の入力側に供給される複数の重み係数a₀
〜a₃の各々１つと（８ビット形成で）乗算され、そして
これ等はフィルタに所望の応答を得るために計算され
る。フィルタ応答が変化しなければ重み係数は不変であ
る。フィルタ応答を変化したければ重み係数の値を対応
して変化する手段を設ければよい。

入力データ信号から分岐した一組のワードを乗算器（1
4）で重み係数と乗算した後、それ等を加算して入力信
号の濾波した形の１ワードの出力データ信号を形成する
ことが必要である。これは第５図に示すように、加算器
（16），（18）及び（20）により達成される。加算器
（16）及び（18）は各々対の乗算器（14）の出力を加算
し、加算器（20）は加算器（16）及び（18）の出力を加
算する。

種々のラッチＬが第５図の回路に示すように組込まれ
る。これ等のラッチＬはそれ等の各入力信号をZ^-1に等
しい量だけ遅延するように配列してよく（遅延要素（1
2）と同じく）、そしてこれ等のラッチＬは種々のコン
ピュータステップの正しい同期化を保護するため、すな
わち、各乗算器（14）に到来するワードの全てが連続処
理中に適当な遅延を受けるようにするためにのみ設けら
れている。低いデータレート（以下参照）ではそれ等は
必要はないかもしれない。

第５図のフィルタは、入力信号の４つの隣接ワードの連
続する組（各組は１ワードだけオフセットされている）
を同時に処理して出力信号のワードを形成する。換言す
れば、入力信号が連続ワードx₀,x₁,x₂,x₃,x₄,x₅等から
成るとすれば、フィルタは先ずワードx₀〜x₃の組を処理
して１出力ワード（すなわち出力信号の１ワード）を発
生し、次にワードx₁〜x₄の組を処理して次の出力ワード
を発生する如くである。

従って加算器（20）の出力側に接続されたラッチＬの出
力側には入力信号の濾波した形である出力信号を構成す
る一連の出力ワードが発生される。勿論、出力信号は入
力信号に対して遅延されている。また、各乗算器（14）
は８ビットのワードを８ビットの重み係数と乗算して16
ビットの出力ワードを生じるように働くので、加算器
（20）の出力側に接続されたラッチＬの出力側に現われ
るワードは16ビットの形式である。出力信号を16ビット
の形式で受け入れてもよい。しかし、出力信号を８ビッ
トにするのが望ましければ、加算器（20）からの出力信
号は丸め手段（22）に送ってその出力信号を出力端子24
に印加する前に８ビット形式に“丸め”即ち変換するよ
うにしてもよい。

上述の如く、ラッチＬは同期化を保護するためのみに乗
算器（14）及び加算器（16），（18）及び（20）の夫々
の１つと関連しており、少くとも乗算器（14）及び加算
器（16），（18）及び（20）と同じ方法ではフィルタに
よって行われる濾波動作に任意の直接部分を取らない。
従って、第５図は、ラッチＬがそれ等の各関連した乗算
器及び加算器に図に示すように組込まれるならば、もっ
と容易に理解できる。第６図はそれらの各関連した乗算
器及び加算器に図に示す如く組込まれたラッチＬを有す
る第５図の変形例であり、ラッチＬがそれ等の各関連す
る乗算器及び加算器と図に示すように組込まれている。
また、ラッチが存在するので、フィルタの動作に不可欠
でないならば、丸め手段（22）は第６図には示されな
い。

第５図及び第６図に示すFIRフィルタは、いわゆる“直
接型”フィルタである。しかし、第５図及び第６図のフ
ィルタで行われるのと丁度同じ濾波動作は第７図に示す
いわゆる“置換型”のフィルタによって行うことができ
る。第７図の場合、入力データ信号の同じワードが乗算
器（14）の全てに同時に供給され、各出力ワードが一組
の連続した入力ワードの処理から生じるようにさせるた
めに必要な遅延または分岐効果は、重み係数との乗算及
び加算器（16），（18）及び（20）によって行われる加
算動作を介在して達成される。それにもかかわらず、当
業者には周知の如く、そして数学的に立証できるよう
に、その結果は第５図及び第６図に示す直接型のフィル
タと同じである。

上述の如く、FIRフィルタは、入力信号（直接型）の一
組の相対的に遅延したワードまたは入力信号（置換型）
の単一ワードを複数の重み係数と乗算してその結果得ら
れた積を加算して連続した出力ワードの出力信号を得る
ように周期的に働く。勿論出力ワードは入力ワードが到
来するのと同じレートすなわち速度で作られなければな
らない。入力ワードが到来するレートが乗算及び加算を
行うのに使用する回路の動作速度に対して遅いならば、
単一の乗算器及び／または加算器を用いて重み係数との
乗算及びその結果の加算の必要なステップを行うことに
より、ハードウエア的にかなりの節約が達成できる。
（換言すれば、第５図〜第７図の場合、各乗算器（14）
により行われる動作は各重み係数を順番に乗算する単一
の乗算器により行われ、及び／または各加算器（16），
（18）及び（20）により行われる動作は加算動作を行う
単一の加算器により行われ、それにより順番に行われ
る）。高速ではこれは不可能である。入力データ速度が
回路の最大動作速度に達するので、第５図〜第７図に示
すように、各コンピュータステップに対して単一の乗算
器及び単一の加算器を使用し、そしてラッチを用いて中
間の乗算積や加算和を記憶して乗算及び加算を円滑にさ
せる必要がある。第５図〜第７図のフィルタ回路の最大
動作速度、従ってそれ等が処理できる最大信号速度は最
低速度の回路の最大動作速度により制限され、この最低
速度の回路は通常（しかし必ずしもそうでない）乗算器
（14）である。

添付図面の第８図及び第９図は、夫々第６図及び第７図
のフィルタに基づいて変形されたフィルタを示し、これ
等は最低速度の回路（例えば乗算器）の最大動作速度よ
り早い速度で動作できる。これは入力データ信号をｐ個
の個別の低速信号（例示した例ではｐ＝２）にデマルチ
プレクス（demultiplexing）することにより達成され、
各低速信号は入力信号のデータレートの1/pに等しいデ
ータレートを有し、入力信号の全てｐ番目のワードから
成っている。低レートデータ信号は実質的に互いに同じ
個別のｐ個のフィルタ部に供給される。各フィルタ部
は、第５図〜第７図を参照して説明したように、入力信
号の連続すなわち隣接ワードの組を周期的に処理するこ
とにより、濾波を行うように働く。フィルタ部は互いに
同時に隣接入力ワードの各組を処理する。各フィルタ部
により任意のある時間に処理された隣接ワードの組は相
互に対して１ワードだけオフセットされる。従って任意
のある時間に、２以上のオフセットされた入力ワードの
組（例えばx₀〜x₃及びx₁〜x₄）は各フィルタ部で並列に
処理される。この処理は入力データレートの1/pに等し
い速度で起き、これはフィルタの回路の最大動作速度
（従ってオーバオールのフィルタの最大動作速度）は第
５図〜第７図のフィルタに対比してｐに等しい関数だけ
効果的に増大され、だから処理のため使用する時間も関
数ｐだけ増大される。低レートで並列処理後フィルタの
出力信号は共にマルチプレクスされ、入力データ信号の
データレートに等しいデータレートの濾波出力信号を形
成する。

次に第８図及び第９図のFIRフィルタを詳細に説明す
る。

先ず第８図を考えると、入力端子（10）に供給された入
力データ信号（ワードレート＝f_S）はデマルチプレクサ
（30）に供給され、このデマルチプレクサ（30）は入力
データ信号を夫々f_S/2に等しい低速ワードレートを持つ
２の低速データ信号に分割する。低速データ信号の各々
は入力データ信号の代替語（altenate word）から成
る。

各低速データ信号は共に一対のフィルタ部（32），（3
4）の各々に供給され、フィルタ部（32），（34）の各
々は第６図に示すフィルタの直接型と同じであり、従っ
て、入力ワードの全てがフィルタ部の各々に供給され
る。遅延要素（12）、乗算器（14）、加算器（16），
（18）及び（20）及びラッチＬに供給されるクロック信
号の周波数はf_S/2に等しく、その結果これ等の要素は第
５図〜第７図の場合におけるデータレートの1/2のデー
タレートで動作する。従って、遅延要素（12）の各々の
遅延時間はZ^-2として表わされ、ここでZ^-2＝２（Z^-1）
である。換言すれば、遅延要素（12）の各々の遅延時間
は入力信号のワード間隔の２倍に等しい。

各フィルタ部（32），（34）からの各出力信号（これは
濾波出力信号の代替語を表わす）はマルチプレクサ（3
6）で共にマルチプレクスされて、出力端子（24）に入
力信号データレートで濾波出力信号を得る。

フィルタ（32），（34）はスイッチとして記号で示した
項目（36）が２つのフィルタ部の各異なる位置にある以
外は、実質的に同一である。フィルタ部（32）では、ス
イッチ（36）は上述の遅延要素（12^＊）がバイパスされ
る。従って無効であるような位置にあるのに対し、フィ
ルタ部（34）では、スイッチ（36）は上述の遅延要素
（12^＊）が無効であるような位置にある。（以下に説明
するように、スイッチ（36）の異なる位置は、２つのフ
ィルタ部間で適当な遅延関係を保護するために必要であ
る。）スイッチ（36）の設定を変える必要性を節約し、
フィルタ部（32），（34）が同一であることは、フィル
タが実質的に同一のビルディングブロックすなわちアセ
ンブリを使用して構成できると云う重要な利益をもたら
し、これは設計及び製造の両方に関して有益である。従
って、例えば２つのフィルタ部（32），（34）は同一或
いは殆ど同一の回路基板またはカードで構成できる。ハ
ードウエア語では、項目（36）は実質的にスイッチであ
ってよい。また、２つの所望の代替回路構成（回路の内
外の遅延要素（12^＊））のいずれかを達成するためにプ
リント回路基板の配線パターンを容易に調整させる手段
を設けてよい。この場合、フィルタ部（32）を形成する
のに意図した回路基板内に遅延要素（12^＊）を含むこと
も不可能かもしれない。たとえスイッチ（36）が実用的
形式で実行されたとしても、フィルタ（32），（34）は
実質的に同一であるという利点は保護される。次に第８
図の回路動作を説明する。特定の時点で、デマルチプレ
クサ（30）の出力で利用できる入力信号のワードが夫々
x_n及びx_n-1であったとする。（上述の如く、デマルチプ
レクサ（30）の低レート出力信号の各々は入力信号の代
替語であるので、ワードx_n及びx_n-1は入力信号の隣接す
なわち連続ワードである）。ワードx_n及びx_n-1がフィル
タ部（32）及び（34）の両方に供給される。遅延要素
（12）は２ワードに等しい遅延を（入力データレート
で）課するので、フィルタ部（32）の４つの乗算器（1
4）に問題の時間に印加される４つのワードは第８図の
左から右に読んで、x_n-1,x_n,x_-3,x_-2である。ことが容
易にわかる重み係数が対応した順にすなわちa₁,a₀,a₃,a
₂の順で乗算器（14）に供給され、その結果フィルタ部
（32）の加算器（20）は４つの隣接する入力ワード
x_n-3,x_n-2,x_n-1及びx_nの組に基づいた出力ワードを発生
し、その組の個々のワードは適当に重み付けされてい
る。

同様に、フィルタ部（34）の加算器（20）で発生された
出力ワードは４つの隣接する入力ワードx_n-4,x_n-3,x_-2
及びx_n-1の組に基づいており、その組の個々のワードは
適当に重み付けされている。

すなわち、加算器（20）により同時に（低データレート
で）生じた出力ワードは２組の４つの隣接する入力ワー
ドに基づいており、この２組は互いに１ワードだけオフ
セットされており、このオフセットは遅延要素（12^＊）
によって生じるものであり、この遅延要素（12^＊）はフ
ィルタ部（34）にのみ存在する（すなわち有効であ
る）。従って、出力ワードがマルチプレクサ（36）でマ
ルチプレクスされるとき、２倍の速度で動作する単一の
フィルタで発生された信号と同じ濾波出力信号が得られ
る。しかし、Z^-1の最大処理時間（クロック周期）で直
列に各出力ワードを処理するかわりに、第５図〜第７図
のフィルタの場合のように、第８図のフィルタはZ
^-2（＝２（Z^-1））の最大処理時間（クロック周期）で
並列にすなわち同時に一対の出力ワードを処理し、その
結果処理に利用できる時間は２の関数だけ増大する。

この場合、２つのフィルタ部（32），（34）が夫々第７
図に示す置換型のフィルタと同じである実質的に同一の
フィルタから成る以外は、第９図のフィルタは第８図の
ものと同一の方法で動作する。再度、フィルタ部（34）
は余分な遅延要素（12^＊）を要する。第９図ではこのよ
うな遅延要素（12^＊）はフィルタ部（32）には設けられ
ていない。しかし、第８図におけるように、フィルタ部
（32）及び（34）が共に遅延要素（12^＊）及びこれを除
去させるすなわちフィルタ部（32）では無効とし、フィ
ルタ部（34）では有効とするスイッチ等（図示せず）を
備えることは可能である。

デマルチプレクサ（30）の出力側に得られる入力ワード
x_n及びx_n-1の同じ例に対して、もう一度フィルタ部（3
2），（34）の加算器（20）が隣接する入力ワードの各
組に基づいた出力ワードを発生し、２組の１ワードだけ
オフセットされていることが第９図の吟味から理解でき
る。

次に多分わかるように、第８図及び第９図の場合、入力
信号を２以上の低レート信号にデマルチプレクスし、且
つ対応してより多数のフィルタ部を使用することによっ
て、入力信号速度に対してフィルタのハードウエアの信
号処理速度を増大に減少させることができ、フィルタ部
は再度実質的に同一の構成が好ましい。

要するに、第８図及び第９図のフィルタの各々は、フィ
ルタのハードウエアの信号処理速度が入力信号の速度の
少くとも1/2に減少される利点を有し、その結果、ハー
ドウエアの最低速度の回路（通常乗算器）により決定さ
れていた最大信号速度処理制限は大幅に緩和される。更
に、フィルタのハードウエアは共通のビルディングブロ
ック（フィルタ部）の繰返えし（replication）で構成
できるので能率のよい方法で実現でき、それによって設
計及び製造が大幅に簡略化される。

各フィルタ部（32），（34）に対して１個のデマルチプ
レクサ（30）及びマルチプレクサ（36）を設けるかまた
は各々同じ部分が各フィルタ部と関連するようにこれ等
の回路構成を設計することは可能である。この方法で
は、多分少し回路の費用が低減し、第８図または第９図
を参照して述べた全回路は、例えば回路基板またはカー
ドの形式をとるかもしれない２以上の実質的に同一のビ
ルディングブロックまたはアセンブリィで構成できると
いう利点を生ずる。ある場合にはFIRフィルタにより処
理される信号は、空間的方向に意味を持っているかもし
れない。例えば信号は、２次元像、一例としてテレビジ
ョンまたはビデオ像を表わすことができる。この場合、
信号は像の第１の水平ラインに沿った連続した像サンプ
ルを表わす一連のワードから成り、斯る一連のワードは
第１の水平ラインから垂直に隔置された連続した水平ラ
インに沿って像サンプルを表わす一連のワードが更に続
くことになり、それにより全体として信号は単一の像ま
たは複数の連続した像の１つ（例えばビデオ信号のフィ
ールド）を表わす。

第10図は視覚像の任意の部分を示す。像はビデオカメラ
等により走査されてアナログビデオ信号を生じ、アナロ
グビデオ信号は周期的にサンプルされて夫々が各連続し
たサンプル値の１つを表わす連続したワードから成るデ
ィジタルビデオ信号を生じるものとする。第10図におい
て、クロスはサンプルが行われる点を表わす。従って、
ディジタル信号は第10図の第１ラインのクロスに対応し
た５つの連続したワード、更にライン当りのサンプルの
数（５より少ない）に対応したワード、第10図の第２ラ
インのクロスに対応した５つの連続したワード等から成
る如くである。従って、水平方向のクロス（サンプル
値）間隔は１サンプリング間隔すなわち周期（1/f_S）に
等しく、これに対し、垂直方向のクロス（サンプル値）
の間隔はライン当りのサンプル値の数に等しく、これは
例えばサンプリング周期すなわち間隔（1/f_S）の864倍
に等しいかもしれない。

それ等はかつて所定の組の連続したすなわち隣接したワ
ードのみ処理し、連続した組は１ワードだけオフセット
されていたので上述した限りのFIRフィルタでは斯る信
号を水平次元ですなわち走査方向に沿って濾波するよう
に働くのみである。従って、例えば簡単のため、フィル
タのみがかつて３つの隣接サンプル値を処理するものと
すれば、先ず第10図の（40）で示す（例えば）３つのサ
ンプル値の組を処理し、次に（42）で示す３つのサンプ
ル値を組を処理し、次に（44）で示す３つのサンプル値
の組を処理する如くである。

しかし、例えばディジタルビデオ効果を作る際に、２次
元フィルタが必要である場合がある。すなわち、信号は
水平次元（走査方向）と垂直方向（走査方向に直交する
方向）の両方で濾波されなければならない。

アレイフィルタとして周知の或るタイプの２次元FIRフ
ィルタは、少くとも像の部分に対応した信号のワードの
連続した２次元アレイを処理し、連続したアレイは水平
（走査）方向で１ワードだけオフセットされている。簡
単のため、アレイが３×３アレイ（実際には一般にもっ
と大きいと考えられる）であるとすれば、アレイフィル
タは先ず第10図に（46）で示す（例えば）９個のサンプ
ル値の３×３アイレを処理し、次に（48）で示す３×３
アレイを処理し、次に（50）で示す３×３アレイを処理
する如くである。各連続したアイレの９個（３×３）の
要素は信号から“ピックオフ”すなわち分離され、上述
の如くそれ等を重み係数とクロス乗算し、それ等を加算
することにより処理され、もっとも、この場合、像の全
ラインに等しい遅延をもつ遅延要素並びにサンプリング
同期に等しい遅延をもつ遅延要素を使用することが必要
である。

わかるように、重み係数は一般に両次元で意味を持たな
ければならないので、アレイタイプの２次元FIRフィル
タの設計は多少複雑である。本質的にフィルタが夫々垂
直及び水平次元に広がるライン（１次元アレイ）に沿っ
てのみ濾波するように働き、それによって垂直及び水平
次元に対する重み係数が広く相互に無関係に設計できる
点でいわゆる“可変分離型"2次元FIRを容易に設定でき
る。

各次元の３つのサンプル値のみ処理する一例を次に第11
図を参照して見ると、可変分離型２次元FIRフィルタは
次のように働く。水平濾波を行うために、第10図を参照
して上述した１次元フィルタ機能と同じ方法でサンプル
値の連続した組（40），（42）及び（44）を処理する。
各組（40），（42）及び（44）のサンプル値は水平（走
査）方向に１サンプルずつ隔置され、連続する組は同じ
方向に１サンプルずつ隔置される。垂直濾波を行うため
に、フィルタは例えば第11図に、（52），（54）及び
（56）で示すように、３つのサンプル値の連続した組を
処理し、各組のサンプル値は垂直方向に１サンプルずつ
隔置され、連続した組は水平方向に１サンプルずつ隔置
される。水平及び垂直濾波はかわるがわるおのおのの順
位で行われる。夫々水平及び垂直次元で広がる３つのサ
ンプル値の２つのラインまたはリニアアレイに対する重
み係数は、２つの各次元で濾波を達成する場合と無関係
に、夫々から独立して設計される。

第11図を参照して述べた可変分離型２次元FIRフィルタ
を実現した形式を第12図に示す。入力端子（10）の入力
信号は２サンプルまたは入力ワード周期（Z^-1）遅延要
素（12）、３個の乗算器（14）（重み係数a₀,a₁及び
a₂）及び加算手段（58）（これは例えば第５図〜第９図
を参照して上述したような幾つかの加算器で構成しても
よい）から成る水平FIRフィルタにより先ず処理され
る。水平FIRフィルタは例えば第11図の（40），（42）
及び（44）の組の如きワードの組を順番に処理する。次
に水平に濾波された信号は２ライン（Ｚ^−ライン）遅延
要素（60）、更に３個の乗算器（14）（重み係数a₃,a₄
及びa₅）及び加算手段（62）（これは例えば第５図〜第
９図を参照して上述したような幾つかの加算器で構成し
てもよい）から成る垂直FIRフィルタで処理される。垂
直FIRフィルタは例えば第11図の（52），（54）及び（5
6）の組の如きワードの組を順番に処理する。従って、
出力端子（24）に２次元的に濾波された出力信号が発生
される。水平及び垂直濾波に対してその順位で行われる
必要はないことに注意されたい。

１次元FIRフィルタに対して第８図及び第９図を参照し
て上述したマルチプレクス作用及びハードウエアの繰返
えしをすることにより低速で高速入力信号を処理するこ
とができる特徴を有する可変分離型２次元FIRフィルタ
から成るこの発明の実施例を次に説明する。これは本質
的には第８図及び第９図のフィルタまたは同じフィルタ
を変形し、フィルタ部（32）及び（34）（これ等は水平
フィルタとして働く）の各々と、水平フィルタ部と協働
して２次元フィルタ部を形成し、また低速で動作する垂
直FIRフィルタとを組合せることにより成される。

上述の如く、第８図または第９図のデマルチプレクス化
水平FIRフィルタでは、入力信号は各々が入力信号の代
替語から成る２つの低速信号に分離すなわちデマルチプ
レクサされる。しかし、斯る各低速信号はフィルタ部
（32），（34）の各１つだけでは処理されない。若しそ
うであれば、出力ワードは（隣接すなわち連続するよ
り）他の入力ワードの組に基づいているので、情報は失
われるはずである。実際両低速信号は各フィルタ部（3
2），（34）に供給され、各フィルタ部は一組の隣接ワ
ードを処理するが低速で行われる。これは２ウェイデマ
ルチプレクス化フィルタ構造に対して描かれ且つクロス
が番号1,2で置換されている以外は第10図及び第11図と
同じ第４図を参照して明らかに理解でき、ここで番号１
はデマルチプレクサの低レート出力信号の１つに現われ
る別なサンプル値すなわち入力ワードを表わし、番号２
はマルチプレクサの他方の出力信号に現われる他の別な
サンプル値すなわち入力ワードを表わす。デマルチプレ
クス化水平FIRフィルタにおいて、再び簡単のため、３
つの隣接ワードのみが各処理された組に含まれたとする
と、４つの連続する出力ワードは、例えば、（64），
（66），（68）及び（70）で第４図に示すサンプル値す
なわち入力ワードの４つの組に基づいている。４つの組
は全て相互に対して１サンプルだけ連続的にオフセット
される。各フィルタ部（32），（34）で同時に処理され
た２つの組（64），（66）（及び（68），（70）等）は
デマルチプレクサ（30）の両出力信号から分離された隣
接サンプル値の組から成り、これ等は相互から１サンプ
ルだけオフセットされている。

２次元FIRデマルチプレクス化フィルタにおいて、（水
平FIR濾波と対照的に）垂直FIR濾波を行う課題は、次に
述べるように、少し複雑でないと云うことである。勿論
同時に処理すべき２組の入力ワードすなわちサンプル値
は相互に対して１サンプルすなわち入力ワードだけ置換
しなければならない。このような２組が第４図に（72）
及び（74）で示されている。図から理解できるように、
組（72）はデマルチプレクサ（30）の出力信号の１つに
現われるワード（すなわち番号１で示すワード）のみか
ら成り、組（74）はデマルチプレクサ（30）の他の出力
信号に現われるワード（すなわち番号２で示すワード）
のみから成る。従って、２次元FIRデマルチプレクサ化
フィルタにおいて、水平フィルタがデマルチプレクサ
（30）の出力信号の全てに対してアクセスを有している
ことは本質的であるとしても、同じことが垂直フィルタ
には適用できない。本質的ではないけれども、垂直フィ
ルタをデマルチプレクサ（30）の出力信号の各１つのみ
を受けるように配置することは可能である。

第１図はこの発明を用いた第１の２次元FIR可変分離型
デマルチプレクス化フィルタを示す。第１図のフィルタ
は第８図及び第９図のものと同じ方法で働くデマルチプ
レクサ（30）及びマルチプレクサ（36）を有する。図に
示すように、一対のフィルタ部（80），（82）がデマル
チプレクサ（30）及びマルチプレクサ（36）の間に接続
される。フィルタ部（80），（82）の各々は各水平FIR
フィルタ（32），（34）を含み、これ等のフィルタ（3
2），（34）は第８図及び第９図を参照して説明したも
のと同じである。水平FIRフィルタ（32），（34）は第
８図及び第９図と同様にデマルチプレクサ（30）に接続
され、同じ方法で周期的に働いて低レート（f_S/2）で２
組の入力ワードの水平濾波を同時に行う。なお２組は水
平に（走査方向に）１要素すなわちサンプルだけ隔置さ
れた像要素すなわちサンプル値から成る。

フィルタ部（80），（82）の各々は夫々垂直FIRフィル
タ（84），（86）を有する。各垂直FIRフィルタ（8
4），（86）は関連した水平FIRフィルタ（32），（34）
の水平に濾波された出力信号を受けるように接続されて
いる。垂直FIRフィルタ（84），（86）は同一の構成で
ある。各垂直FIRフィルタ（84），（86）は複数のライ
ン（Ｚ^−ライン）遅延要素またはライン記憶部（88）を
備え、遅延要素（88）の数は、垂直濾波動作の任意のあ
る時間に処理される入力信号の分岐の数（すなわち垂直
方向に隔置された入力ワードの数）により決定される。
垂直FIRフィルタ（84），（86）は入力信号に含まれる
データの1/2だけ受けるので、各フィルタの遅延要素
（ライン記憶部）（88）は受信するデータの1/2だけ記
憶部を要する。分岐された信号は乗算器（90）で重み係
数（図示せず）と乗算され、共に加算器（92）で加算さ
れる。第５図を参照して上述した理由で、垂直FIRフィ
ルタ（84），（86）にはラッチＬが設けられる。垂直FI
Rフィルタ（88），（86）の種々の回路は、水平FIRフィ
ルタ（32），（34）のものと同じく、クロックパルス源
（図示せず）により低レート（f_S/2）でクロックされ
る。従って、垂直FIRフィルタ（84），（86）は低レー
ト（f_S/2）で周期的に働き、像の１ラインの間隔で垂直
に隔置された２組の像要素すなわちサンプル値を同時に
（並列に）処理することにより、垂直FIR濾波を行う。
ここで上述の２組は水平（走査）方向に１要素すなわち
サンプルだけオフセットされている。上述の如く水平FI
Rフィルタ（32），（34）の出力信号は入力信号の１ワ
ードだけオフセットされ、これらの信号が垂直FIRフィ
ルタ（84），（86）に対する入力信号として働くので、
垂直FIRフィルタに対する入力信号が１入力ワードだけ
オフセットされる要件は満足する。

上述の説明から明らかなように、垂直FIRフィルタ（8
4），（86）は直接（置換でない）型である。しかし、
代わりに置換型の垂直FIRフィルタを使用することは可
能である。

加算器（92）の出力信号（すなわちフィルタ部（80）及
び（82）の出力信号）は、第８図及び第９図の加算器
（２）の出力信号と同じであり、それ等は水平濾波だけ
よりむしろ垂直及び水平濾波の両方を受けるように働
く。

加算器（92）の出力信号はマルチプレクサ（36）で共に
マルチプレクスされて元（入力）のデータレートで出力
信号を生じ、この信号は第８図及び第９図のマルチプレ
クサ（36）で生じたものと同じであり、それは水平濾波
だけよりむしろ垂直及び水平濾波の両方を受けるように
働く。

第８図及び第９図のフィルタ同様、第１図のフィルタ
（及び第２図及び第３図を参照して以下に説明するフィ
ルタ）は、１入力ワードだけオフセットした少くとも２
個の入力ワードを低レートでデマルチプレクスし且つ同
時処理することにより２つの出力ワードを並列に発生
し、フィルタの回路が入力信号のせいぜい1/2の速度で
動作し、もって高速信号を比較的低速度の回路で処理で
きると云う利点を有する。換言すれば、ハードウエアの
最低速度の回路（通常乗算器）により決定される最大信
号速度制限が大幅に緩和される。第１図に示す２ウェイ
マルチプレクス化構成では、勿論信号処理速度と入力信
号の速度の割合は1:2である。第１図の場合（また第２
図及び第３図の場合）、入力信号を３以上低レート信号
にデマルチプレクスし且つ対応してより多数のフィルタ
部（出来れば実質的に同一構成のもの）を設けることに
よって大きい割合（1:3またはそれ以上）を得ることが
できる。

第１図のフィルタ（及び第２図及び第３図を参照して以
下に述べるフィルタ）は、フィルタ部（80），（82）が
実質的に同一の構成であり、もってフィルタを実質的に
同一のビルディングブロックまたはアセンブリィで構成
でき、これは設計及び製造の両方に関して有益であると
云う利点を有する。例えばフィルタ部（80），（82）は
実質的に同一の回路基板またはカードで構成してもよ
い。

更に各フィルタ部（80），（82）に対して１個のデマル
チプレクサ（30）及びマルチプレクサ（36）を設けるか
または各々の同じ部分が各フィルタ部（80），（82）と
関連するようにこれ等の回路を設計することは可能であ
る。この方法では、多分少し回路の費用が低減し、第１
図を参照して述べた回路（及び第２図及び第３図を参照
して以下に述べる回路）の全ては、例えば回路基板また
はカードの形式をとるかもしれない２以上の実質的に同
一のビルディングブロックまたはアセンブリィで構成で
きると云う点を生ずる。

上述の如く、第12図の非デマルチプレクス化２次元可変
分離型FIRフィルタでは、水平及び垂直濾波の分離した
動作をいずれかの順位で行うことができる。同じことを
第１図のデマルチプレクス化２次元可変分離型フィルタ
に適用できる。従って、第１図のフィルタの回路を再配
列して第２図に示すようなフィルタを形成でき、ここで
各フィルタ部（80），（82）において水平濾波の前に垂
直濾波が行われる。第２図の場合、第４図を参照して上
述した理由から、（図に示すように）垂直FIRフィルタ
（84），（86）の各々にデマルチプレクサ（30）の低レ
ートの出力信号の各々１つを供給することが可能であ
る。（すなわち、デマルチプレクサ（30）の２の出力信
号の各々１つのみが直接フィルタ部（80），（82）の各
々に供給される）。しかし、上述の如く、水平FIRフィ
ルタ（32），（34）の各々は入力信号のワードすなわち
サンプル値の全てに対してアクセスを有しなければなら
ない、すなわちそれはデマルチプレクサ（30）の出力信
号の両方にアクセスを有しなければならない。このため
に、第２図では、デマルチプレクスされた出力信号が各
垂直FIRフィルタ（84），（86）で垂直に濾波された後
に、それ等が水平FIRフィルタ（32），（34）の両方に
供給される。従って、図示の如く、垂直FIRフィルタ（8
4），（86）の各々出力側は水平FIRフィルタ（32），
（34）の両方に接続され、それによって各フィルタ部
（80），（82）は他方のフィルタ部の垂直FIRフィルタ
を介してデマルチプレクサ（30）の出力信号の他方を間
接的に供給される。垂直FIRフィルタ（84），（86）の
各々の出力側を水平FIRフィルタ（32），（34）の両方
に接続すると、それはフィルタのフィルタ部（80），
（82）を構成する回路アセンブリィと密結合するデータ
バスを設ける必要があるので、ハードウエア実現の観点
から少し不利益を呈する。従って、第２図の構成は第１
図の構成と同じ特徴を有するが、すなわち処理速度を低
減し、フィルタ部（80），（82）を実質的に同一の回路
アセンブリィで実現できることが可能であるが、第２図
の構成より第１図の構成が好ましい。

第１図及び第２図を参照して述べた２次元FIRデマルチ
プレクス化フィルタは可変分離型である。しかし、この
発明はまたアレイタイプの２次元FIRフィルタにも適用
可能である。この発明を用いたデマルチプレクス化２次
元FIRアレイフィルタの簡単な形式を第３図に示す。第1
0図を参照して上述した例に関連して第３図のフィルタ
は３×３アレイを濾波するように設計され、すなわちそ
れは第10図に（46），（48）及び（50）で示す組のよう
に連続した３×３組のサンプル値を処理し、各組は前の
組に対し水平方向に１ワードだけオフセットされてい
る。

第３図のフィルタは第１図及び第２図（及び第８図及び
第９図）のものと同じ方法で働くデマルチプレクサ（3
0）及びマルチプレクサ（36）を有する。また再び第１
図及び第２図のものと同様、第３図のフィルタはデマル
チプレクサ（30）及びマルチプレクサ（36）間に接続さ
れた一対のフィルタ部（80），（82）を有する。フィル
タ部（80）は３個のフィルタ（32A），（32B），（32
C）２個のライン（Ｚ^−ライン）遅延要素（94）及び加
算手段（96）から成り、これ等は第３図に示すように相
互接続されている。フィルタ部（82）は３個のフィルタ
（34A），（34B），（34C）、２個のライン（Ｚ
^−ライン）遅延要素（98）及び加算手段（100）から成
り、これ等は第３図に示すように、相互接続されてい
る。第３図の理解を容易にするため、フィルタ部（8
0），（82）の回路は比較的混ぜ合わした方法で示され
ている。従って、過度の複雑さを避けるために、フィル
タ部（80），（82）の境界は第３図では一部のみ示して
いる。しかし、フィルタ部（80），（82）は実質的に同
一の構成であることが第１図から容易に理解できる。従
って、前に示したように、第３図のフィルタは実質的に
同一のビルディングブロックまたはアセンブリィで構成
ができる。

第３図のフィルタ部（80）のフィルタ（32A），（32
B），（32C）は第１図及び第２図（及び第８図及び第９
図）のフィルタの水平FIRフィルタ（32）と同じであ
る。第３図のフィルタ部（82）のフィルタ（34A），（3
4B），（34C）は第１図及び第２図（及び第８図及び第
９図）の水平FIRフィルタ（34）と同じである。

フィルタ（32A），（34A）は第１図のフィルタ（32），
（34）と同じ方法で接続され、同じ方法で周期的に働い
て低レート（f_S/2）で２組の入力ワードの水平濾波を同
時に行う。２組は１要素すなわちサンプルだけ水平に
（走査方向に）隔置された像要素すなわちサンプル値の
組から成る。特に、例としてあげられた３×３アイレに
対して、２組は第10図に示す（例えば）２つの隣接アレ
イ組（46）及び（48）の上列から成る。

Ｚ^−ライン遅延要素（94），（98）の存在により、フィ
ルタ（32B），（34B）及び（32C），（34C）はアレイ組
（46）及び（48）の夫々の中間列及び下列を構成するサ
ンプル値の組で同じ動作を行う。

フィルタ（32A），（32B）及び（32C）の各出力は加算
手段（96）で加算されてフィルタ部（80）の出力信号を
形成し、フィルタ（34A），（34B）及び（34C）の各出
力は加算手段（100）で加算されてフィルタ部（100）の
出力信号を形成する。従って、第１図及び第２における
ように、２（Z^-1）に等しい各連続したクロック周期
中、フィルタ部（80），（82）は入力端子（10）に印加
される入力信号の２次元的に濾波された形の出力信号の
一対の隣接ワードを同時に発生し、その差異は、第３図
の場合、出力ワードが可変分離型濾波方法よりむしろア
レイ型濾波方法で得られることである。フィルタ部（8
0）及び（82）で発生された対を成す出力ワードは、第
１図及び第２図の場合と同様、マルチプレクサ（30）で
共にマルチプレクスされ、元（入力）のデータレート
（f_S）で出力信号を生じる。

実際には３×３より大きな次元のアレイが一般に使用さ
れる。アレイ（正方形である必要はない）は遅延要素の
数またはフィルタ（32A），（32B），（32C），（34
A），（34B），（34C）の分岐を増大することにより水
平方向に拡大でき、フィルタ（32A），（32B），（32
C）（34A），（34B），（34C）の数及びライン遅延要素
（94），（98）の数を増大することにより垂直方向に拡
大できる。

入力信号を３以上の低速信号にデマルチプレクス（分
配）することにより、及び好ましくは実質的に同一構造
の対応する多数のフィルタ部を準備することにより、そ
の内部処理データレートで２よりも大きい（即ちｐは２
よりも大）低減を達成するためには、第12図のフィルタ
（第１図及び第２図のフィルタと同様）は多重化するこ
とができる。

この発明の好適な実施例を添付図面を参照して詳細に述
べて来たけれども、この発明はこれ等の実施例に限定さ
れず、この発明の要旨を逸脱することなく種々の変更・
変形が成し得ることは当業者には理解できよう。

〔発明の効果〕

上述の如くこの発明によれば、データレートが余り早す
ぎて従来の２次元FIRフィルタでは処理出来ない入力信
号を処理することができ、しかも最大データ処理レート
が従来の２次元FIRフィルタで使用される回路のものよ
り大きくないもので済む回路で構成でき、低廉化が図れ
る。

【図面の簡単な説明】

第１図及び第２図は夫々この発明を用いた可変分離型２
次元FIRフィルタを示す図、第３図はこの発明を用いた
アレイ型２次元フィルタを示す図、第４図は視覚像を示
し且つこの発明を用いた２次元FIRフィルタで像が如何
に処理されるかを表わしているディジタル信号のワード
組を示す図、第５は直接型のFIRフィルタを示す図、第
６図は第５図に示したFIRフィルタを簡略化して示す
図、第７図は置換型のFIRフィルタを示す図、第８図及
び第９図は夫々直接型及び置換型のマルチプレクス化FI
Rフィルタを示す図、第10図及び第11図は視覚像を示し
且つ１次元及び２次元FIRフィルタで像が如何に処理さ
れるかを表わしているディジタル信号のワードの組を示
す図、第12図は可変分離型２次元FIRフィルタを示す図
である。 （30）はデマルチプレクサ、（80），（82）はフィルタ
部、（36）はマルチプレクサである。

フロントページの続き (56)参考文献 特開 昭62−72218（ＪＰ，Ａ) 特開 昭57−60773（ＪＰ，Ａ) 特公 平３−10262（ＪＰ，Ｂ２) 特公 平１−20805（ＪＰ，Ｂ２) 米国特許4821223（ＵＳ，Ａ) 米国特許4328426（ＵＳ，Ａ) 米国特許4777612（ＵＳ，Ａ) 英国特許2181318（ＧＢ，Ａ) 欧州特許公開218396（ＥＰ，Ａ) 欧州特許公開137464（ＥＰ，Ａ) 欧州特許公開45596（ＥＰ，Ａ)

Claims (1)

【特許請求の範囲】
1. 【請求項１】連続する複数のディジタルワードを含む入
   力データ信号を、各々が上記入力データ信号のデータレ
   ートの1/p（但しｐは２以上の整数）に等しい低速デー
   タレートを有し、該入力データ信号のｐ番目毎のワード
   を含むｐ個の低速データ信号にデマルチプレクス（分
   配）するデマルチプレクサ（分配器）と、 各々が上記低速データ信号の全てを受信するように接続
   され、上記入力データ信号の複数組の連続ワードを周期
   的に処理することによって水平濾波を行うために上記低
   速データレートで同時に動作し、相互に水平方向に１ワ
   ードだけオフセットされ、対応するフィルター部によっ
   て、どの１時点においても上記複数組の連続ワードが処
   理されるようにしたｐ個のFIR（有限長インパルス応
   答）フィルタ部と、 上記入力データ信号のレートに等しいデータレートを有
   する濾波された出力データ信号を形成するために、上記
   ｐ個のFIRフィルター部の出力信号を受信するように接
   続されたマルチプレクサ（多重化器）と、 を備えた２次元有限長インパルス応答（FIR）フィル
   タ。