JPH0740348U - 電子連動装置 - Google Patents
電子連動装置Info
- Publication number
- JPH0740348U JPH0740348U JP7480593U JP7480593U JPH0740348U JP H0740348 U JPH0740348 U JP H0740348U JP 7480593 U JP7480593 U JP 7480593U JP 7480593 U JP7480593 U JP 7480593U JP H0740348 U JPH0740348 U JP H0740348U
- Authority
- JP
- Japan
- Prior art keywords
- data
- cpus
- program
- interlocking device
- electronic interlocking
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】ハード的なバス比較器を用いることなく、2基
のCPUのバスの比較をソフトウエアで行なう電子連動
装置を提供する。 【構成】対をなす2基のCPU−A,Bを有し、並行し
てデータ処理するとともに、処理データおよび処理結果
を相互に照合して動作を確認するようにした電子連動装
置10において、前記2基のCPU−A,Bのうち、一
方のプログラムには正規データの演算をする演算部11
Aを設け、他方のプログラムにはド・モルガンの定理に
よる反対データの演算をする演算部11Bを設けるとと
もに、一方の演算出力を反転させて比較する照合部15
A,15Bをそれぞれのプログラムに設けた
のCPUのバスの比較をソフトウエアで行なう電子連動
装置を提供する。 【構成】対をなす2基のCPU−A,Bを有し、並行し
てデータ処理するとともに、処理データおよび処理結果
を相互に照合して動作を確認するようにした電子連動装
置10において、前記2基のCPU−A,Bのうち、一
方のプログラムには正規データの演算をする演算部11
Aを設け、他方のプログラムにはド・モルガンの定理に
よる反対データの演算をする演算部11Bを設けるとと
もに、一方の演算出力を反転させて比較する照合部15
A,15Bをそれぞれのプログラムに設けた
Description
【0001】
本考案は、対をなす2基のCPUを有し、並行してデータ処理するとともに、 処理データおよび処理結果を相互に照合して動作を確認するようにした電子連動 装置に関する。
【0002】
バス同期形フェールセーフCPUで論理演算形データ処理を行なっている電子 連動装置がある。
【0003】 この電子連動装置は、2基のCPUを対にし、それぞれのバスに入出力するデ ータをハード的なバス比較器で常時比較照合し、一致していることで安全を確認 しているものである。
【0004】 例えば大きな駅の構内などでは、データ処理量が多く、全ての処理を終了する システム周期が長くなり、ATC等やその他の設備に対するレスポンスが遅くな る。これは、列車のスピードアップや踏切りへの制御応答に対してネックとなる 。
【0005】 高速化のため、データ処理量の増大に伴なうCPU側の対応は、CPUのクロ ックを増加するのが最も効果がある。例えば4MHzを20MHzにすると5倍 のスピードアップになる。
【0006】
しかしながら、このような従来の技術では、バス同期形フェールセーフCPU でクロックを増加した場合、バス比較器も再設計しなければならず、ハードとし てのバス比較器はクロックが早くなるほど開発に困難がともない、コストがかか ったり時間がかかるという問題点があった。
【0007】 本考案は、このような従来の技術が有する問題点に着目してなされたもので、 ハード的なバス比較器を用いることなく、2基のCPUのバスの比較をソフトウ エアで行なうことにより上記問題点を解決した電子連動装置を提供することを目 的としている。
【0008】
かかる目的を達成するための本考案の要旨とするところは、 対をなす2基のCPU(A,B)を有し、並行してデータ処理するとともに、 処理データおよび処理結果を相互に照合して動作を確認するようにした電子連動 装置(10)において、 前記2基のCPU(A,B)のうち、一方のプログラムには正規データの演算 をする演算部(11A)を設け、他方のプログラムにはド・モルガンの定理によ る反対データの演算をする演算部(11B)を設けるとともに、一方の演算出力 を反転させて比較する照合部(15A,15B)をそれぞれのプログラムに設け たことを特徴とする電子連動装置(10)に存する。
【0009】
対をなす2基のCPU(A,B)は、それそれのバスによりデータを入出力し 、それぞれのプログラムにより並行してデータ処理をしている。そして、処理デ ータおよび処理結果を相互に照合して動作を確認するようになっている。
【0010】 2基のCPU(A,B)のうち、一方のプログラムの演算部(11A)では正 規データで演算を行ない、他方のプログラムの演算部(11B)では、ド・モル ガンの定理による反対データの演算をする。
【0011】 それぞれのプログラムでは、各照合部(15A,15B)により、一方の演算 出力を反転させて照合し、一致していれば正常と判断し、不一致の場合は故障と 判断してデータの入出力を停止するものである。
【0012】
以下、図面に基づき本考案の一実施例を説明する。 各図は本考案の一実施例を示している。 図1に示すように、電子連動装置10は、対をなす2基のCPU−AおよびC PU−Bを有し、並行してデータ処理するとともに、処理データおよび処理結果 を相互に照合して動作を確認するようにしたものである。
【0013】 CPU−AおよびCPU−Bは、それぞれのソフトウエアプログラムに、演算 部11Aおよび11Bを有するとともに、照合部15Aおよび15Bを有してい る。CPU−AとCPU−Bとの間にはFS−ANDドライバ(FSはフェール セーフの意)12が設けられ、FS−ANDドライバ12に照合部15A,Bが 接続されている。FS−ANDドライバ12の出力には監視用のリレーWDTが 接続されている。
【0014】 2基のCPU−A,Bと端末T1,T2…との間には伝送CPUが設けられて おり、伝送CPUとCPU−A,BとはFIFO出力用のバス16A,16Bお よびFIFO入力用のバス17A,17Bで接続されている。そして、伝送CP Uと端末T1,T2…とは伝送回線18で接続されており、伝送回線18には監 視用のリレーWDTの接点が介装されている。この接点は、正常時はオンになっ ている。
【0015】 2基のCPU−A,Bのうち、一方のプログラム中の演算部11Aは正規デー タの演算をするものであり、他方のプログラム中の演算部11Bはド・モルガン の定理による反対データの演算をするものである。
【0016】 次に作用を説明する。 対をなす2基のCPU−A,Bは、それそれのバス16A,16Bおよび17 A,17Bによりデータを入出力し、それぞれのプログラムにより並行してデー タ処理をしている。そして、処理データおよび処理結果を相互に照合して動作を 確認するようになっている。
【0017】 図2に示すように、この処理データは、動作検査用の比較データで行なわれ、 端末T1,T2…へは伝送データが送られる。すなわち、比較データと伝送デー タとが交互に処理される。図2は、伝送CPUとCPU−A,Bとの間でやり取 りするデータ、また、伝送CPUと端末との間でやり取りするデータの組み合わ せパターンの一例を示している。
【0018】 比較データを処理する際、2基のCPU−A,Bのうち、一方のCPU−Aで は、そのプログラムの演算部11Aで正規データで演算を行なう。これは、例え ば、 A ∧ B = C なる論理式を実行することになる。
【0019】 他方のCPU−Bのプログラムの演算部11Bでは、演算部11Bで、ド・モ ルガンの定理による反対データの演算をする。すなわち、Aバー ∨ Bバー = C’を実行する。
【0020】 データ構造はCPU−A,Bで全く同一でよく、CPU−Bのみ、変数のデー タ(入力データ)を反転し、ANDをORに、ORをANDに変換して処理すれ ばよい。このように反転処理する手法は、コモンノイズ等に対して誤り検出の能 力の高いシステムとなる。
【0021】 CPU−A,Bのそれぞれのプログラムでは、各照合部15A,15Bにより 、一方の演算出力を反転させて照合する。C’バー = C となって一致して いれば正常と判断し、不一致の場合は故障と判断する。
【0022】 CPU−A,Bは、各々のデータ照合の結果、一致していれば、FS−AND ドライバ12にシステム周期毎に出力し、正常時は監視用のリレーWDTは常に 動作状態にあり、その接点は導通している。不一致であれば、監視用のリレーW DTが非動作状態となり、接点が開くことにより伝送回線18が断たれ、受信が なくなった端末T1,T2…はそれぞれにおける安全側に制御が行なわれる。
【0023】 正常動作をしている場合、データ構造はCPU−A,Bで全く同一であり、端 末T1,T2…からのデータは全く同一のデータで処理しており、図2でわかる ように、CPU−Aがデータ,CPU−Bが伝送のためのCRCを付加して端末 T1,T2…に送信する。端末T1,T2…はこれを正常なデータとして受信す る。
【0024】
本考案にかかる電子連動装置によれば、ハード的なバス比較器を用いることな く、2基のCPUのバスの比較をソフトウエアで行なうようにしたから、バス同 期形フェールセーフCPUでクロックを増加したような場合でも、ハードウエア の制約を受けず、コストがかかったり時間がかかることがない。しかも2基のC PUでデータを反転処理して比較するようにしたから、コモンノイズ等に対して 誤り検出の能力の高いシステムとなる。
【図1】本考案の一実施例に係る電子連動装置を示す概
念図である。
念図である。
【図2】本考案の一実施例に係る電子連動装置のやり取
りするデータの組み合わせパターンの一例を示すタイミ
ング図である。
りするデータの組み合わせパターンの一例を示すタイミ
ング図である。
10…電子連動装置 11A,11B…演算部 15A,15B…照合部 16A,16B…FIFO出力用のバス 17A,17B…FIFO入力用のバス 18…伝送回線 WDT…監視用のリレー
Claims (1)
- 【請求項1】対をなす2基のCPUを有し、並行してデ
ータ処理するとともに、処理データおよび処理結果を相
互に照合して動作を確認するようにした電子連動装置に
おいて、 前記2基のCPUのうち、一方のプログラムには正規デ
ータの演算をする演算部を設け、他方のプログラムには
ド・モルガンの定理による反対データの演算をする演算
部を設けるとともに、一方の演算出力を反転させて比較
する照合部をそれぞれのプログラムに設けたことを特徴
とする電子連動装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7480593U JPH0740348U (ja) | 1993-12-29 | 1993-12-29 | 電子連動装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7480593U JPH0740348U (ja) | 1993-12-29 | 1993-12-29 | 電子連動装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0740348U true JPH0740348U (ja) | 1995-07-18 |
Family
ID=13557901
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7480593U Pending JPH0740348U (ja) | 1993-12-29 | 1993-12-29 | 電子連動装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0740348U (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010262432A (ja) * | 2009-05-01 | 2010-11-18 | Mitsubishi Electric Corp | 安全制御装置 |
JP2015230495A (ja) * | 2014-06-03 | 2015-12-21 | 大日本印刷株式会社 | 演算装置、演算方法、及び演算処理プログラム |
US9869991B2 (en) | 2012-07-17 | 2018-01-16 | Mitsubishi Electric Corporation | Control device and control method for blocking a control signal to a target device |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60159902A (ja) * | 1984-01-31 | 1985-08-21 | Toshiba Corp | 二重系プログラマブルコントロ−ラ |
JPH0566809A (ja) * | 1991-09-05 | 1993-03-19 | Yaskawa Electric Corp | シーケンスコントローラの診断方式 |
-
1993
- 1993-12-29 JP JP7480593U patent/JPH0740348U/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60159902A (ja) * | 1984-01-31 | 1985-08-21 | Toshiba Corp | 二重系プログラマブルコントロ−ラ |
JPH0566809A (ja) * | 1991-09-05 | 1993-03-19 | Yaskawa Electric Corp | シーケンスコントローラの診断方式 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010262432A (ja) * | 2009-05-01 | 2010-11-18 | Mitsubishi Electric Corp | 安全制御装置 |
US9869991B2 (en) | 2012-07-17 | 2018-01-16 | Mitsubishi Electric Corporation | Control device and control method for blocking a control signal to a target device |
JP2015230495A (ja) * | 2014-06-03 | 2015-12-21 | 大日本印刷株式会社 | 演算装置、演算方法、及び演算処理プログラム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104360916B (zh) | 基于数据同步的主备同步方法 | |
JP7206410B2 (ja) | 安全システムおよび安全システムの作動方法 | |
JPH11250029A (ja) | 少なくとも2つのプロセッサからなるコンピュータ装置のモニタ方法および装置 | |
JPH0740348U (ja) | 電子連動装置 | |
JPS63271540A (ja) | フエイルセイフ形コンピユ−タ装置 | |
JPH08241217A (ja) | 情報処理装置 | |
JP3313308B2 (ja) | 2重系電子連動装置 | |
JPH0239245A (ja) | 制御及びデータ処理装置 | |
JP2528225Y2 (ja) | 電子連動装置 | |
US5903773A (en) | System to improve trapping of I/O instructions in a peripheral component interconnect bus computer system and method therefor | |
JP2642760B2 (ja) | Dma伝送データ受信装置 | |
JPH09286332A (ja) | 鉄道用二重系電子装置 | |
JPH07295844A (ja) | フェイルセーフ制御装置及び列車制御装置 | |
Eriş et al. | Application of functional safety on railways part III: Developent of a main controller | |
JPH04229354A (ja) | 電力消費節減のためにインタラプト待ち状態のマイクロプロセッサのウェイクアップフェーズ間にdmaモードでのデータトランスファー | |
WO2021106353A1 (ja) | 電子制御装置 | |
JPH0648477B2 (ja) | マルチプロセッサシステムにおけるバス獲得方法 | |
Konakovsky | On a diversified parallel microcomputer system | |
JP2012079208A (ja) | 入力バイパス型のフェイルセーフ装置及びフェイルセーフ用プログラム | |
Errabelli et al. | A fault tolerant digital controller for power electronic applications | |
JP4137387B2 (ja) | フェールセーフコンピュータシステム | |
JPS63310031A (ja) | エラ−検出方式 | |
JP2599971B2 (ja) | 通信プロセッサのバス異常検出処理方式 | |
JPH03111941A (ja) | フェイルセーフコンピュータシステム | |
JP2002247012A (ja) | バス照合回路 |