JP2012079208A - 入力バイパス型のフェイルセーフ装置及びフェイルセーフ用プログラム - Google Patents

入力バイパス型のフェイルセーフ装置及びフェイルセーフ用プログラム Download PDF

Info

Publication number
JP2012079208A
JP2012079208A JP2010225609A JP2010225609A JP2012079208A JP 2012079208 A JP2012079208 A JP 2012079208A JP 2010225609 A JP2010225609 A JP 2010225609A JP 2010225609 A JP2010225609 A JP 2010225609A JP 2012079208 A JP2012079208 A JP 2012079208A
Authority
JP
Japan
Prior art keywords
fail
data
input
output
comparator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010225609A
Other languages
English (en)
Other versions
JP5612995B2 (ja
Inventor
Yoshihisa Suzuki
義久 鈴木
Hiroshi Saotome
弘 早乙女
Hitoshi Yanagi
斉 柳
Koji Fujimoto
幸治 藤本
Tsutomu Hattori
力 服部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2010225609A priority Critical patent/JP5612995B2/ja
Publication of JP2012079208A publication Critical patent/JP2012079208A/ja
Application granted granted Critical
Publication of JP5612995B2 publication Critical patent/JP5612995B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Hardware Redundancy (AREA)

Abstract

【課題】従来の照合型フェイルセーフ装置は、入力データと出力データ共に、比較器を介した経路を通り、比較部で照合を行いながら入出力処理を実行する。データ入力、データ出力ともに性能ネックである比較部の処理時間を影響を受け、汎用高速な演算処理部A,Bの性能を十分に発揮できていない。
【解決手段】この発明によるフェイルセーフ装置は、入力データは比較部を介さず直接論理演算部へ入力し、論理演算部からの出力データのみを比較部で照合を行う。また、入力データで安全性の確保が必要なものについては、入力データのハッシュ値のみを比較部で照合を行い安全性を確保する。本方式によれば、入力データ受信のスループットを向上させ、フェイルセーフ装置全体の性能向上を行うことができる。
【選択図】図2

Description

本発明は、コンピュータを用いたフェイルセーフ装置及びフェイルセーフ用プログラムに関し、特に、鉄道システムの制御等の高いフェイルセーフ性が要求される制御に使用するのに好適なフェイルセーフ装置及びフェイルセーフ用プログラムに関する。
一般に、鉄道システムの制御は、誤った演算に基づいて実行された場合には、人命にかかわる事故につながる恐れがあるため、その制御装置及びプログラムは、フェイルセーフ性が要求されている。それと共に、近年では鉄道システムの大規模化、制御内容の多様化により制御装置に対する高性能化の要求も強い。
そのため近年、汎用コンピュータ等のフェイルセーフ性は持たないが、高速処理が可能なハードウェアで演算処理を行い、ハードウェアの処理状況又はハードウェアの入出力を何らかの手段でチェックすることによって故障を検出し、故障を検知した場合に不安全側の動作を行わないように装置を構成する、という方法が主流となりつつある。
前述した汎用コンピュータを使用するフェイルセーフ装置は、その故障検出方法として、故障検出回路を内蔵した自己診断型の処理装置を用いるものと、処理装置を多重化してその複数の処理装置の動作を比較して故障を検出する照合型の処理装置を用いるものとの2つの方法が使用されている。本発明の装置は、このうち後者の照合型の処理装置を用いるものに関する。
従来の照合型フェイルセーフ装置では、図1に示すように、演算処理に必要な入力データ(表示データ)と外部に出力する出力データ(制御データ)との両方を比較部により比較していた。
照合型のフェイルセーフ装置については、処理速度の速い汎用コンピュータ等を演算処理部として使用することで装置全体の処理速度の向上を図っているが、演算処理部の入力及び出力の比較照合を行う部位の処理速度が演算処理部の処理速度に対して遅く、演算処理部の速度向上に対して装置全体の処理速度の向上が図れていないという問題がある。
特開平7−295844号公報
そこで、近年、処理装置を多重化してその複数の処理装置の動作を比較照合して故障及び誤出力を検出する照合型のフェイルセーフ制御において、動作の比較照合を行う部位を少なくして、装置又はシステム全体としての処理速度の向上を図る点で解決すべき課題がある。従来は入力データと出力データ共に、比較器を介した経路を通り、比較部で照合を行いながら入出力処理を実行する。データ入力、データ出力ともに性能ネックである比較部の処理時間の影響を受け、汎用高速な演算処理部A,Bの性能を十分に発揮できていない。
この発明によるフェイルセーフ装置は、外部との入出力を行う外部入出力I/Fと、外部入出力I/Fからの入力データを元に論理演算を行う2つの演算処理部と、演算処理部からの出力データの照合を行う比較部を備えたフェイルセーフ装置において、外部入出力I/Fからの入力データは比較部を介さず直接論理演算部へ入力し、論理演算部からの出力データのみを比較部で照合を行う。また、入力データで安全性の確保が必要なものについては、入力データのハッシュ値のみを比較部で照合を行い安全性を確保する。本方式によれば、入力データ受信のスループットを向上させ、フェイルセーフ装置全体の性能向上を行うことができる。
本発明によるフェイルセーフ装置及びフェイルセーフ用プログラムによれば、入力データ(表示データ)に対しては比較部による比較を行わず、出力データ(制御データ)に対して、比較部による比較が行われる。こうした比較処理により、処理速度向上のネックとなっている比較器に掛かる負担を軽減することができる。また、従来のフェイルセーフ装置の構成要素の変更を行わず、構成要素間の配線を変更するだけで、簡易に性能を向上させることが可能である。
図1は、従来のフェイルセーフ装置の実施例の図である。 図2は、本発明のフェイルセーフ装置の実施例の図である。 図3は、本発明の入力データに対するプログラムの処理フローである。 図4は、本発明の出力データに対するプログラムの処理フローである。
以下、図面を参照して、本発明によるフェイルセーフ装置及びフェイルセーフ用プログラムの実施例を説明する。
鉄道システムにおいては、列車は運行スケジュール(列車ダイヤ)に従って運行が行われる。列車の運行にあたっては、線路脇及び線路上に設置されている信号機や転てつ機等の現場機器を所定の規則に従って制御する必要がある。例えば、列車同士の進路が競合することが予想される場合には、一方の列車に対しては信号機で停止の信号表示を出して、列車同士の進路の競合や衝突を回避する、また、転てつ機の切替えを行っている最中にその線路を列車が通過すると脱線する可能性があるので、切替え中の転てつ機が有る区間では信号機で停止の信号表示をして脱線を防止する、などの制御を行う。
上記の現場機器の制御に関する処理に不備が有った場合は、人命に関わる事故となる可能性があるため、処理を行う装置には高いフェイルセーフ性が要求される。
図1に従来のフェイルセーフ装置の実施例を示す。
従来のフェイルセーフ装置1においては入力データ(表示データ)40と出力データ(制御データ)50共に、比較器3を介した経路を通り、比較部3で照合を行いながら入出力処理を実行する。データ入力、データ出力ともに性能ネックである比較部3の処理時間を影響を受け、汎用高速な演算処理部A,Bの性能を十分に発揮できていない。
図2に本発明のフェイルセーフ装置の実施例を示す。
本発明によるフェイルセーフ装置1においては、外部入出力I/F2に入力された入力データ(表示データ)40は、比較部3に入力されることなく、演算処理部Aと演算処理部Bとに直接入力される(40a,40b)。
入力データの中で、安全性の確保が必要なデータについては、入力データのハッシュ値(41a,41b)のみを比較部へ出力し照合結果を演算処理部へ戻し適切な処理を行うことで、安全性を確保する。
演算処理部Aと演算処理部Bにおける演算結果、即ち、それぞれ出力データ(制御データ)50a,50bは、比較部3に入力され、比較部3において照合される。照合結果が「一致」であれば、演算結果は正しい出力データ(制御データ)50として、外部入出力I/F2を経て外部に出力される。
本方式によれば、汎用高速な演算処理部の性能で入力データを入力することができ、従来と比べ、フェイルセーフ装置の性能を向上させることができる。
また、フェイルセーフ装置の構成要素を変更することなく、構成要素間の配線の変更で対応可能であり、容易な高性能化が可能である。
図3には、本実施例における入力データに対する処理を示す。
図3の(1)において、演算処理部A,Bは、入力データを直接受信する。
図3の(2)において、演算処理部A,Bは受信した入力データから各々CPUにてハッシュ値を計算する。
図3の(3)において、演算処理部A,Bは、算出したハッシュ値の照合依頼を比較部に対し実施する。
図3の(4)において、演算処理部A,Bは、比較部からの応答に応じて以下の処理を行う。
(a)応答が正常(照合一致)の場合、入力データに誤り無いと判断し入力データを確定する。
(b)応答が異常(照合不一致)の場合、入力データに誤りがあると判断し所定の異常処理を実行する。
図4には、本実施例における出力データに対する処理を示す。
図4の(1)において、演算処理部A,Bは出力データを比較部へ送信する。
図4の(2)において、比較部は演算処理部A,Bからの出力データを照合し一致すれば、外部入出力I/Fへ照合済みの出力データを送信するとともに、演算処理部A,Bに正常(照合一致)を返信する。照合不一致であれば、外部入出力I/Fへ出力データの送信を行わず、演算処理部A,Bに異常(照合不一致)を返信する。
図4の(3)において、演算処理部A,Bは、比較部からの応答に応じて以下の処理を行う。
(a)応答が正常(照合一致)の場合、出力データに誤り無いと判断し正常に処理継続する。
(b)応答が異常(照合不一致)の場合、出力データに誤りがあると判断し所定の異常処理を実行する。
1 フェイルセーフ装置
2 外部入出力I/F
3 比較部
A,B 演算処理部
40,40a,40b 入力データ(表示データ)
41a,41b 入力データ(表示データ)のハッシュ値
50,50a,50b 出力データ(制御データ)

Claims (3)

  1. 2つの演算処理部と1つの比較部で構成するフェイルセーフ装置において、出力データは比較部で照合し出力を行い、入力データは比較部を通さず直接演算処理部へ入力することを特徴としたフェイルセーフ装置。
  2. 請求項1記載のフェイルセーフ装置において、論理演算部や比較器等の構成要素を変更することなく、構成要素間の配線を変更することを特徴としたフェイルセーフ装置。
  3. 請求項1記載のフェイルセーフ装置において、安全性の確保が必要な入力データに対しては、2つの論理演算部が入力データを直接受信した後、データのハッシュ値を比較器で照合することを特徴としたフェイルセーフ装置。
JP2010225609A 2010-10-05 2010-10-05 入力バイパス型のフェイルセーフ装置及びフェイルセーフ用プログラム Active JP5612995B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010225609A JP5612995B2 (ja) 2010-10-05 2010-10-05 入力バイパス型のフェイルセーフ装置及びフェイルセーフ用プログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010225609A JP5612995B2 (ja) 2010-10-05 2010-10-05 入力バイパス型のフェイルセーフ装置及びフェイルセーフ用プログラム

Publications (2)

Publication Number Publication Date
JP2012079208A true JP2012079208A (ja) 2012-04-19
JP5612995B2 JP5612995B2 (ja) 2014-10-22

Family

ID=46239342

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010225609A Active JP5612995B2 (ja) 2010-10-05 2010-10-05 入力バイパス型のフェイルセーフ装置及びフェイルセーフ用プログラム

Country Status (1)

Country Link
JP (1) JP5612995B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014006826A (ja) * 2012-06-27 2014-01-16 Hitachi Ltd 情報処理システム、出力制御装置、およびデータ生成装置
JP2020170981A (ja) * 2019-04-05 2020-10-15 公益財団法人鉄道総合技術研究所 情報送受信システム、情報送受信方法、および、プログラム、ならびに、連動論理処理装置、および、電子端末

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03260843A (ja) * 1990-03-12 1991-11-20 Fujitsu Ltd 実行確認装置
JPH05127936A (ja) * 1991-10-31 1993-05-25 Nec Corp フオールトトレラントデータ処理装置
JPH10116258A (ja) * 1996-07-01 1998-05-06 Sun Microsyst Inc フォルトトレラント・コンピュータ・システムにおける障害モジュール位置
JP2004234144A (ja) * 2003-01-29 2004-08-19 Hitachi Ltd プロセッサの動作比較装置および動作比較方法
JP2010218012A (ja) * 2009-03-13 2010-09-30 Nec Corp 圧縮情報を利用した故障検出装置、その方法及びそのプログラム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03260843A (ja) * 1990-03-12 1991-11-20 Fujitsu Ltd 実行確認装置
JPH05127936A (ja) * 1991-10-31 1993-05-25 Nec Corp フオールトトレラントデータ処理装置
JPH10116258A (ja) * 1996-07-01 1998-05-06 Sun Microsyst Inc フォルトトレラント・コンピュータ・システムにおける障害モジュール位置
JP2004234144A (ja) * 2003-01-29 2004-08-19 Hitachi Ltd プロセッサの動作比較装置および動作比較方法
JP2010218012A (ja) * 2009-03-13 2010-09-30 Nec Corp 圧縮情報を利用した故障検出装置、その方法及びそのプログラム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014006826A (ja) * 2012-06-27 2014-01-16 Hitachi Ltd 情報処理システム、出力制御装置、およびデータ生成装置
JP2020170981A (ja) * 2019-04-05 2020-10-15 公益財団法人鉄道総合技術研究所 情報送受信システム、情報送受信方法、および、プログラム、ならびに、連動論理処理装置、および、電子端末

Also Published As

Publication number Publication date
JP5612995B2 (ja) 2014-10-22

Similar Documents

Publication Publication Date Title
US10589765B2 (en) Railway safety critical systems with task redundancy and asymmetric communications capability
US11420662B2 (en) Device and method for the safe management of vital communications in the railway environment
US20210349443A1 (en) Method and apparatus for the computer-aided creation and execution of a control function
US9367375B2 (en) Direct connect algorithm
AU2010201446B2 (en) Virtual lock stepping in a vital processing environment for safety assurance
JP7206410B2 (ja) 安全システムおよび安全システムの作動方法
JP5612995B2 (ja) 入力バイパス型のフェイルセーフ装置及びフェイルセーフ用プログラム
EP2601753B1 (en) High-integrity data transmission system
EP3131804B1 (en) Railway safety critical systems with task redundancy and asymmetric communications capability
JP5025402B2 (ja) 高安全制御装置
CN103144657B (zh) 带校验板的通用轨旁安全平台主处理子系统
CN107430539B (zh) 安全相关的计算机系统
CN104714510B (zh) 用于容错故障安全计算机系统的基于任务的表决
US10740199B2 (en) Controlling device, controlling method, and fault tolerant apparatus
CA2467972A1 (en) Method for controlling a safety-critical railroad operating process and device for carrying out said method
KR100835383B1 (ko) 시간여분을 이용한 철도신호용 이중계구조 결함허용 제어기
JP2005343602A (ja) エレベータ制御装置
JP6286285B2 (ja) 制御システム及び鉄道信号システム
CN116279693A (zh) 一种双系冗余的列车运行控制系统
JP2013114436A (ja) 列車制御システム用安全確認項目の管理方法
JP5470200B2 (ja) 故障検出器及び故障検出方法,ブレーキ演算器及びそれを用いた鉄道車両制御システム
JP2016016840A (ja) 故障検知システム、故障検知装置及びその検知方法
JP2012103882A (ja) 2重系演算処理装置の監視装置
EP2416516A1 (en) High-integrity data transmission system
JP2012230448A (ja) 2重系演算処理装置の監視装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140121

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140513

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140702

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140902

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140905

R150 Certificate of patent or registration of utility model

Ref document number: 5612995

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150