JPH0739093Y2 - ドロツプアウト補償回路 - Google Patents
ドロツプアウト補償回路Info
- Publication number
- JPH0739093Y2 JPH0739093Y2 JP1984191526U JP19152684U JPH0739093Y2 JP H0739093 Y2 JPH0739093 Y2 JP H0739093Y2 JP 1984191526 U JP1984191526 U JP 1984191526U JP 19152684 U JP19152684 U JP 19152684U JP H0739093 Y2 JPH0739093 Y2 JP H0739093Y2
- Authority
- JP
- Japan
- Prior art keywords
- dropout
- pulse
- compensation
- circuit
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Television Signal Processing For Recording (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 この考案は再生されたデジタルビデオ信号を処理するTB
Cなどに適用して好適なデジタルビデオ信号のドロップ
アウト補償回路に関する。
Cなどに適用して好適なデジタルビデオ信号のドロップ
アウト補償回路に関する。
例えば、VTRより再生されたデジタルビデオ信号は一般
にジッタを有するので、再生系に設けられたTBC（タイ
ムベースコレクタ）に供給れてその時間軸がそろえられ
る。TBCではこのような信号処理の他に再生時に生じた
ドロップアウトを補償するための処理も同時に行われ
る。
にジッタを有するので、再生系に設けられたTBC（タイ
ムベースコレクタ）に供給れてその時間軸がそろえられ
る。TBCではこのような信号処理の他に再生時に生じた
ドロップアウトを補償するための処理も同時に行われ
る。
ドロップアウトの補償はジッタの除去されたビデオ信号
について実施され、ドロップアウトの区間は他のビデオ
信号で補償される。例えば、第６図に示すように、再生
されたデジタルビデオ信号SDが区間Ｘの間だけドロップ
アウトが発生したときには、同図Ｂに示すドロップアウ
トパルスDOが形成され、このドロップアウトパルスDO
で、例えば１水平期間前のビデオ信号に置換されること
によって、ドロップアウトが補償される。
について実施され、ドロップアウトの区間は他のビデオ
信号で補償される。例えば、第６図に示すように、再生
されたデジタルビデオ信号SDが区間Ｘの間だけドロップ
アウトが発生したときには、同図Ｂに示すドロップアウ
トパルスDOが形成され、このドロップアウトパルスDO
で、例えば１水平期間前のビデオ信号に置換されること
によって、ドロップアウトが補償される。
ところで、このようなドロップアウト補償用の信号を形
成するには、一般に、ジッタ除去用のメモリより読み出
されたデジタルビデオ信号が一旦輝度信号とクロマ信号
とに分離されるが、この信号分離処理のためデジタルフ
ィルタが使用される。デジタルフィルタは周知のよう
に、群遅延特性を持つのでこの群遅延時間だけ、インパ
ルスの両側が拡がる。
成するには、一般に、ジッタ除去用のメモリより読み出
されたデジタルビデオ信号が一旦輝度信号とクロマ信号
とに分離されるが、この信号分離処理のためデジタルフ
ィルタが使用される。デジタルフィルタは周知のよう
に、群遅延特性を持つのでこの群遅延時間だけ、インパ
ルスの両側が拡がる。
デジタルビデオ信号はインパルス信号の集合であるた
め、Y/C分離時に上述の群遅延による影響を受け、その
結果ドロップアウトによって影響を受けたビデオ信号
は、ドロップアウト区間Ｘのみならず、前後する所定の
区間Ｙ（第７図Ａ）が群遅延による影響を受けたデータ
となっている。
め、Y/C分離時に上述の群遅延による影響を受け、その
結果ドロップアウトによって影響を受けたビデオ信号
は、ドロップアウト区間Ｘのみならず、前後する所定の
区間Ｙ（第７図Ａ）が群遅延による影響を受けたデータ
となっている。
このようなことを考慮するならば、ドロップアウト補償
用のパルスは同図Ｂではなく、同図Ｃに示すように区間
Ｙを含むような広いパルス幅を有するドロップアウト補
償パルスDOCによってドロップアウトを補償する必要が
ある。
用のパルスは同図Ｂではなく、同図Ｃに示すように区間
Ｙを含むような広いパルス幅を有するドロップアウト補
償パルスDOCによってドロップアウトを補償する必要が
ある。
このパルスDOCはパルスDOをモノマルチなどに供給する
ことによって形成できる。
ことによって形成できる。
ところで、第７図Ｃに示すようなドロップアウト補償パ
ルスDOCによってドロップアウトの補償を行う場合には
次のような問題が生ずる。
ルスDOCによってドロップアウトの補償を行う場合には
次のような問題が生ずる。
すなわち、第７図ＢのパルスDOに基づいてパルスDOCを
形成する場合には、区間Ｘの後縁側に発生する群遅延に
よる影響の出る区間Ｙはカバーし得るものの、その前縁
側に発生する群遅延による影響の出る区間Ｙは原理的に
カバーすることが出来ないために、群遅延による影響を
受けるデジタルビデオ信号を完全に、その影響を受けな
いデジタルビデオ信号で置換することは不可能である。
形成する場合には、区間Ｘの後縁側に発生する群遅延に
よる影響の出る区間Ｙはカバーし得るものの、その前縁
側に発生する群遅延による影響の出る区間Ｙは原理的に
カバーすることが出来ないために、群遅延による影響を
受けるデジタルビデオ信号を完全に、その影響を受けな
いデジタルビデオ信号で置換することは不可能である。
また、区間Ｘにおける時間軸中心ａとパルスDOCの時間
的中心ｂとは必ず、τだけずれてしまう。この場合パル
スDOCの時間的中心ｂはドロップアウトの区間Ｘによっ
て相違する。例えば、第８図Ａに示すように、ドロップ
アウト区間Ｘが拡がると、それに伴って時間的中心ｂの
ずれも大きくなる（第８図Ｃ）。
的中心ｂとは必ず、τだけずれてしまう。この場合パル
スDOCの時間的中心ｂはドロップアウトの区間Ｘによっ
て相違する。例えば、第８図Ａに示すように、ドロップ
アウト区間Ｘが拡がると、それに伴って時間的中心ｂの
ずれも大きくなる（第８図Ｃ）。
この時間的中心Ｂの位相がずれた状態のままドロップア
ウトを補償すると、色再現性が劣化する。
ウトを補償すると、色再現性が劣化する。
そこで、この考案はこのような従来の問題点を解決した
ものであって、ドロップアウトの区間及びY/C分離処理
時に使用されるデジタルフィルタによる影響を受けた区
間をも確実に置換できるような位相変動のないドロップ
アウト補償回路を提案するものである。
ものであって、ドロップアウトの区間及びY/C分離処理
時に使用されるデジタルフィルタによる影響を受けた区
間をも確実に置換できるような位相変動のないドロップ
アウト補償回路を提案するものである。
上述の問題点を解決するためこの考案では、第１図に示
すように、時間軸補償正に供するTBCに使用されるドロ
ップアウト補償回路において、ドロップアウト補償後の
出力デジタル信号SDDと遅延回路21を介して得た所定時
間遅延された出力デジタル信号SDOとが、ドロップアウ
ト補償パルスDOCによって選択される。
すように、時間軸補償正に供するTBCに使用されるドロ
ップアウト補償回路において、ドロップアウト補償後の
出力デジタル信号SDDと遅延回路21を介して得た所定時
間遅延された出力デジタル信号SDOとが、ドロップアウ
ト補償パルスDOCによって選択される。
ドロップアウト補償パルスの形成回路30は第２図に示す
ように、ドロップアウトパルスDOが供給される縦続接続
された複数のフリップフロップ41〜48と、その出力がそ
れぞれ供給される論理ゲート回路33とを有し、複数のフ
リップフロップ41〜48には基準クロックCKが共通に供給
されて、その論理ゲート回路33よりドロップアウト区間
Ｘに対し、その両側に夫々互いに等しい一定の間隔TAだ
け拡張されたパルス幅をもつドロップアウト補償パルス
DOCが出力されるようになされる。
ように、ドロップアウトパルスDOが供給される縦続接続
された複数のフリップフロップ41〜48と、その出力がそ
れぞれ供給される論理ゲート回路33とを有し、複数のフ
リップフロップ41〜48には基準クロックCKが共通に供給
されて、その論理ゲート回路33よりドロップアウト区間
Ｘに対し、その両側に夫々互いに等しい一定の間隔TAだ
け拡張されたパルス幅をもつドロップアウト補償パルス
DOCが出力されるようになされる。
この構成によれば、遅延回路21で出力デジタル信号SDが
所定時間（拡張パルス幅TAと等しい時間）遅延されてい
るため、ドロップアウト補償パルスDOCは、第３図に示
すようになって、ドロップアウト区間Ｘに対し、その両
側に夫々TAだけ拡張されたパルスDOCが得られる。
所定時間（拡張パルス幅TAと等しい時間）遅延されてい
るため、ドロップアウト補償パルスDOCは、第３図に示
すようになって、ドロップアウト区間Ｘに対し、その両
側に夫々TAだけ拡張されたパルスDOCが得られる。
その結果、ドロップアウト区間Ｘの両側に発生するデジ
タルフィルタによって影響を受ける区間Ｙを完全にカバ
ーするパルスDOCが得られる。また、ドロップアウト区
間Ｘの時間的中心ａとパルスDOCの時間的中心ｂも一致
することになる。
タルフィルタによって影響を受ける区間Ｙを完全にカバ
ーするパルスDOCが得られる。また、ドロップアウト区
間Ｘの時間的中心ａとパルスDOCの時間的中心ｂも一致
することになる。
第１図はこの考案にかかるドロップアウト補償回路20の
一例を示す系統図である。
一例を示す系統図である。
第１図において、10はTBCであって、端子１に供給され
た入力ビデオ信号SIはA/D変換器２でデジタル信号SDに
変換され、これが所定の容量を有するメモリ３に供給さ
れる。入力ビデオ信号SIはさらに、メモリ制御回路４に
供給されて書込みアドレスデータが形成されて、入力の
時間軸に同期してデジタル信号SDが書き込まれる。そし
て内部基準信号が供給されるタイミング発生器５の出力
が制御回路４に供給されて読み出しアドレスデータが形
成されてこれがメモリ３に供給されることにより、ジッ
タの除去された出力デジタル信号SDが読み出される。
た入力ビデオ信号SIはA/D変換器２でデジタル信号SDに
変換され、これが所定の容量を有するメモリ３に供給さ
れる。入力ビデオ信号SIはさらに、メモリ制御回路４に
供給されて書込みアドレスデータが形成されて、入力の
時間軸に同期してデジタル信号SDが書き込まれる。そし
て内部基準信号が供給されるタイミング発生器５の出力
が制御回路４に供給されて読み出しアドレスデータが形
成されてこれがメモリ３に供給されることにより、ジッ
タの除去された出力デジタル信号SDが読み出される。
また再生されたこの入力ビデオ信号SIがドロップアウト
検出回路７に供給されて、そのドロップアウトパルスDO
がメモリ３に書き込まれ、デジタル信号SDの読み出しに
同期して読み出される。
検出回路７に供給されて、そのドロップアウトパルスDO
がメモリ３に書き込まれ、デジタル信号SDの読み出しに
同期して読み出される。
メモリ３より読み出されたデジタル信号SD及びドロップ
アウトパルスDOはこの考案に係るドロップアウト補償回
路20に供給される。
アウトパルスDOはこの考案に係るドロップアウト補償回
路20に供給される。
そのため、デジタル信号SDは遅延回路21に供給されて、
所定の時間TAだけ遅延され、遅延されたデジタル信号S
DOはスイッチング回路22に供給される。デジタル信号SD
はさらにY/C分離器24に供給されてデジタル輝度信号Ｙ
とデジタル色信号（搬送色信号）Ｃとに分離される。Y/
C分離器24ではデジタル的に信号が分離され、そのため
上述したようなデジタルフィルタが使用される。
所定の時間TAだけ遅延され、遅延されたデジタル信号S
DOはスイッチング回路22に供給される。デジタル信号SD
はさらにY/C分離器24に供給されてデジタル輝度信号Ｙ
とデジタル色信号（搬送色信号）Ｃとに分離される。Y/
C分離器24ではデジタル的に信号が分離され、そのため
上述したようなデジタルフィルタが使用される。
分離された輝度信号Ｙと色信号Ｃは夫々1Hの遅延回路2
5,26を経て合成器27に供給されたのちドロップアウト補
償用のデジタル信号SDDとしてスイッチング回路22に供
給される。このように、ドロップアウト補償用のデジタ
ル信号SDDとしてY/C分離後の信号を使用したのは色信号
の位相を補償すべき色信号（信号SDOの色信号）と一致
させるためである。
5,26を経て合成器27に供給されたのちドロップアウト補
償用のデジタル信号SDDとしてスイッチング回路22に供
給される。このように、ドロップアウト補償用のデジタ
ル信号SDDとしてY/C分離後の信号を使用したのは色信号
の位相を補償すべき色信号（信号SDOの色信号）と一致
させるためである。
一方、メモリ３より読み出されたドロップアウトパルス
DOはドロップアウト補償パルスDOCの検出回路30に供給
されて、第３図Ｄに示すようなドロップアウト補償パル
スDOCが形成されて、これによってスイッチング回路22
がコントロールされることにより、D/A変換器28にはド
ロップアウト補償後のデジタル信号SD′が供給される。
従って、出力端子29にはドロップアウトが補償され、か
つジッタのない出力ビデオ信号SOが得られる。
DOはドロップアウト補償パルスDOCの検出回路30に供給
されて、第３図Ｄに示すようなドロップアウト補償パル
スDOCが形成されて、これによってスイッチング回路22
がコントロールされることにより、D/A変換器28にはド
ロップアウト補償後のデジタル信号SD′が供給される。
従って、出力端子29にはドロップアウトが補償され、か
つジッタのない出力ビデオ信号SOが得られる。
なお、パルスDOCの形成回路30にはタイミングパルス発
生器５から所定周波数のクロック（内部基準クロック）
CKOが供給される。
生器５から所定周波数のクロック（内部基準クロック）
CKOが供給される。
ところで、上述したデジタルフィルタによりデータが影
響を受ける区間Ｙは、デジタルフィルタのフィルタ次数
の1/2に相当するクロック数の区間であるから、ドロッ
プアウト区間Ｘに対し、その前後に拡張すべき区間TAは
少なくとも上述した区間Ｙに等しいかあるいはこれより
若干大きくなければならない。また、区間ＹはY/C分離
器24に供給されるクロックの周波数にも依存する。実施
例では、これらのことを総合的に勘案して、32クロック
分に相当する区間をドロップアウトパルスDOの拡張区間
TAに設定した。このようなクロック数はハードウェアの
簡易化をも考慮して２のべき乗に定められている。勿
論、このクロック数の設定は一例に過ぎない。
響を受ける区間Ｙは、デジタルフィルタのフィルタ次数
の1/2に相当するクロック数の区間であるから、ドロッ
プアウト区間Ｘに対し、その前後に拡張すべき区間TAは
少なくとも上述した区間Ｙに等しいかあるいはこれより
若干大きくなければならない。また、区間ＹはY/C分離
器24に供給されるクロックの周波数にも依存する。実施
例では、これらのことを総合的に勘案して、32クロック
分に相当する区間をドロップアウトパルスDOの拡張区間
TAに設定した。このようなクロック数はハードウェアの
簡易化をも考慮して２のべき乗に定められている。勿
論、このクロック数の設定は一例に過ぎない。
第２図はこのようなドロップアウト補償パルスDOCの形
成回路30の一例を示す。
成回路30の一例を示す。
端子31に供給されたドロップアウトパルスDOは遅延回路
32にて所定時間遅延された後、多入力の論理ゲート回
路、この例では９入力のアンドゲート33に供給される。
遅延されたドロップアウトパルスDO（＝SO）はさらに、
縦続接続された複数の、この例では８個のフリップフロ
ップ41〜48の初段のフリップフロップ41に供給される。
これら８個のフリップフロップ41〜48の各出力S1〜S8は
アンドゲート33に供給され、このアンドゲート33の出力
端子37に得られるアンドパルスがドロップアウト補償パ
ルスDOCとして使用される。
32にて所定時間遅延された後、多入力の論理ゲート回
路、この例では９入力のアンドゲート33に供給される。
遅延されたドロップアウトパルスDO（＝SO）はさらに、
縦続接続された複数の、この例では８個のフリップフロ
ップ41〜48の初段のフリップフロップ41に供給される。
これら８個のフリップフロップ41〜48の各出力S1〜S8は
アンドゲート33に供給され、このアンドゲート33の出力
端子37に得られるアンドパルスがドロップアウト補償パ
ルスDOCとして使用される。
クッロク形成回路35には端子36に入力する基準クロック
CKO（TBCで、使用される読み出しクロック、その他の内
部制御クロック等に用いられる内部基準クロック）が供
給され、これがフリップフロップの段数分の１に分周さ
れる。フリップフロップは上述したようにハードウェア
の構成の簡略化のため２のべき乗個使用され、従って、
このフリップフロップの使用個数と、基準クロックCKO
の周波数とによって拡張区間（時間）TAが定まる。
CKO（TBCで、使用される読み出しクロック、その他の内
部制御クロック等に用いられる内部基準クロック）が供
給され、これがフリップフロップの段数分の１に分周さ
れる。フリップフロップは上述したようにハードウェア
の構成の簡略化のため２のべき乗個使用され、従って、
このフリップフロップの使用個数と、基準クロックCKO
の周波数とによって拡張区間（時間）TAが定まる。
上述のように８個のフリップフロップ41〜48が使用され
ると、基準クロックCKOは1/8に分周される。1/8に分周
されたクロックCKは複数のフリップフロップ41〜48に共
通に供給されるが、その初段のフリップフロップ41に供
給されるタイミングはドロップアウトパルスDOに同期し
て出力されるようにその出力タイミングが規制される。
ると、基準クロックCKOは1/8に分周される。1/8に分周
されたクロックCKは複数のフリップフロップ41〜48に共
通に供給されるが、その初段のフリップフロップ41に供
給されるタイミングはドロップアウトパルスDOに同期し
て出力されるようにその出力タイミングが規制される。
従って、初段のフリップフロップ41からは第４図に示す
ように、ドロップアウトパルスDOより、 だけ遅れてフリップフロップパルスS1が出力され（第４
図Ｄ）、以下同様に次段から終段までのフリップフロッ
プ42〜48からは夫々前段よりT1だけ順次遅れたフリップ
フロップパルスS2〜S8（第４図Ｅ〜Ｇ）が出力されるこ
とになる。
ように、ドロップアウトパルスDOより、 だけ遅れてフリップフロップパルスS1が出力され（第４
図Ｄ）、以下同様に次段から終段までのフリップフロッ
プ42〜48からは夫々前段よりT1だけ順次遅れたフリップ
フロップパルスS2〜S8（第４図Ｅ〜Ｇ）が出力されるこ
とになる。
そのため、アンドゲート33からは第４図Ｈに示すような
パルス幅Ｔを有するドロップアウト補償パルスDOCが得
られる。
パルス幅Ｔを有するドロップアウト補償パルスDOCが得
られる。
ここで、上述のように８個のフリップフロップ41〜48を
縦続接続し、共通クロックCKとして基準クロックCKOを1
/8に分周したものを使用した場合、パルスDOCのパルス
幅Ｔは、 となるので、区間Ｘの前後に拡張される区間TAは となり、クロックCKOの32クロック数分が拡張区間TAと
して得られる。
縦続接続し、共通クロックCKとして基準クロックCKOを1
/8に分周したものを使用した場合、パルスDOCのパルス
幅Ｔは、 となるので、区間Ｘの前後に拡張される区間TAは となり、クロックCKOの32クロック数分が拡張区間TAと
して得られる。
一方、第１図の遅延回路21ではこの拡張区間TAに相当す
る時間だけ遅延されるため（第４図A,B）、遅延された
デジタル信号SDOのドロップアウト区間Ｘの前後に夫々
生ずるデジタルフィルタによって影響を受けた区間Ｙは
拡張区間TAによって完全にカバーされる。
る時間だけ遅延されるため（第４図A,B）、遅延された
デジタル信号SDOのドロップアウト区間Ｘの前後に夫々
生ずるデジタルフィルタによって影響を受けた区間Ｙは
拡張区間TAによって完全にカバーされる。
さらに、ドロップアウト補償パルスDOCの拡張区間TAは
デジタル信号SDOの遅延時間に等しいので、デジタル信
号SDOの区間Ｘにおける時間的中心ａとドロップアウト
補償パルスDOCの時間的中心ｂは完全に一致する。
デジタル信号SDOの遅延時間に等しいので、デジタル信
号SDOの区間Ｘにおける時間的中心ａとドロップアウト
補償パルスDOCの時間的中心ｂは完全に一致する。
ドロップアウト補償パルスDOCの拡張区間TAによって区
間Ｙが完全にカバーされ、しかも夫々の時間的中心a,b
が一致することは、ドロップアウトの区間Ｘの大小には
依存せず、不変である。
間Ｙが完全にカバーされ、しかも夫々の時間的中心a,b
が一致することは、ドロップアウトの区間Ｘの大小には
依存せず、不変である。
例えば、第５図に示すようにドロップアウト区間が上述
の場合よりもＸ′に拡がったときでも、遅延回路21の遅
延時間TD及び基準クロックCKOの分周比Ｎは一定である
ので、デジタル信号SDOはTDだけしか遅延されていな
い。また、ドロップアウト補償パルスDOCのパルス幅
も、ＴからＴ′（第５図）に変化するものの、拡張区間
TAそのものは変わらない。さらに、デジタルフィルタに
より影響を受ける区間Ｙもドロップアウトの区間には依
存せず一定である。
の場合よりもＸ′に拡がったときでも、遅延回路21の遅
延時間TD及び基準クロックCKOの分周比Ｎは一定である
ので、デジタル信号SDOはTDだけしか遅延されていな
い。また、ドロップアウト補償パルスDOCのパルス幅
も、ＴからＴ′（第５図）に変化するものの、拡張区間
TAそのものは変わらない。さらに、デジタルフィルタに
より影響を受ける区間Ｙもドロップアウトの区間には依
存せず一定である。
このようなことから、ドロップアウトの区間が変動して
も、パルスDOCのパルス幅Ｔそのものが対応して変動す
るだけであるので、拡張区間TAによって区間Ｙがカバー
される関係は変化せず、従って夫々の時間的中心a,bも
一致し、時間的中心ｂの位相変動はない。
も、パルスDOCのパルス幅Ｔそのものが対応して変動す
るだけであるので、拡張区間TAによって区間Ｙがカバー
される関係は変化せず、従って夫々の時間的中心a,bも
一致し、時間的中心ｂの位相変動はない。
以上説明したように、この考案の構成によれば、Y/C分
離器24を構成するデジタルフィルタによってデジタルデ
ータへの影響が生ずる区間Ｙがドロップアウト区間Ｘの
前後に跨って発生しても、前後に発生する区間Ｙをも完
全にカバーしてドロップアウトの補償を行うことができ
るから、不要なデータ区間のみを正しく置換させること
ができる。
離器24を構成するデジタルフィルタによってデジタルデ
ータへの影響が生ずる区間Ｙがドロップアウト区間Ｘの
前後に跨って発生しても、前後に発生する区間Ｙをも完
全にカバーしてドロップアウトの補償を行うことができ
るから、不要なデータ区間のみを正しく置換させること
ができる。
この場合、区間Ｙはドロップアウト区間が変動しても変
わらないものであるから、拡張区間TAとし少なくともこ
の区間Ｙをカバーできる最小の区間に設定しておけば、
不必要なデジタルデータを多量に置換するおそれもな
い。従来では、ドロップアウト区間が変動しても、その
区間を常にカバーできるように選んであるために、ドロ
ップアウト区間が短い場合に、不必要なデジタルデータ
を多量に置換するおそれがあった。
わらないものであるから、拡張区間TAとし少なくともこ
の区間Ｙをカバーできる最小の区間に設定しておけば、
不必要なデジタルデータを多量に置換するおそれもな
い。従来では、ドロップアウト区間が変動しても、その
区間を常にカバーできるように選んであるために、ドロ
ップアウト区間が短い場合に、不必要なデジタルデータ
を多量に置換するおそれがあった。
また、ドロップアウト区間Ｘの時間的中心ａとドロップ
アウト補償パルスDOCの時間的中心ｂを、ドロップアウ
ト区間の変動に拘わらず常に一致させることができるの
で、時間的中心ｂの位相変動はなく、ドロップアウト補
償後の色再現性も劣化しない。
アウト補償パルスDOCの時間的中心ｂを、ドロップアウ
ト区間の変動に拘わらず常に一致させることができるの
で、時間的中心ｂの位相変動はなく、ドロップアウト補
償後の色再現性も劣化しない。
さらに、パルスDOCの形成回路30において、共通クロクC
Kとして基準クロックCKOを1/Nに分周したものを使用し
たから、少ないフリップフロップで、必要とする拡張区
間TAをもつパルスDOCを形成することができる。そのた
め、基準クロックCKOそのものを使用する場合よりも回
路規模を減少させることができ、その分IC化に好適であ
る。
Kとして基準クロックCKOを1/Nに分周したものを使用し
たから、少ないフリップフロップで、必要とする拡張区
間TAをもつパルスDOCを形成することができる。そのた
め、基準クロックCKOそのものを使用する場合よりも回
路規模を減少させることができ、その分IC化に好適であ
る。
第１図はこの考案に係るドロップアウト補償回路の一例
を使用したTBCの一例を示す系統図、第２図はドロップ
アウト補償パルスの形成回路の一例を示す系統図、第３
図〜第５図はこの考案の動作説明に供する波形図、第６
図〜第８図は夫々従来のドロップアウト補償回路の動作
説明に供する波形図である。 10はTBC、20はドロップアウト補償回路、30はドロップ
アウト補償パルスの形成回路、41〜48はフリップフロッ
プ、33は論理ゲート回路、DOはドロップアウトパルス、
DOCはドロップアウト補償パルス、21は遅延回路であ
る。
を使用したTBCの一例を示す系統図、第２図はドロップ
アウト補償パルスの形成回路の一例を示す系統図、第３
図〜第５図はこの考案の動作説明に供する波形図、第６
図〜第８図は夫々従来のドロップアウト補償回路の動作
説明に供する波形図である。 10はTBC、20はドロップアウト補償回路、30はドロップ
アウト補償パルスの形成回路、41〜48はフリップフロッ
プ、33は論理ゲート回路、DOはドロップアウトパルス、
DOCはドロップアウト補償パルス、21は遅延回路であ
る。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｎ 5/94 Ｃ
Claims (1)
- 【請求項１】時間軸変動がない内部基準クロックに基い
て入力デジタル信号をメモリから読み出すことによって
得た出力デジタル信号と、該出力デジタル信号のドロッ
プアウト部を示すドロップアウトパルスとが供給され、
該ドロップアウトパルスに基いて上記ドロップアウト部
を補償するドロップアウト補償回路において、 上記出力デジタル信号を所定時間遅延する遅延回路と、 上記出力デジタル信号に基いて上記ドロップアウト部を
補償するドロップアウト補償信号を形成するドロップア
ウト補償信号形成回路と、 上記ドロップアウトパルスに基いて、上記ドロップアウ
トパルスの前後が夫々互いに等しい一定の間隔だけ拡張
されたパルス幅を持つドロップアウト補償パルスを形成
するドロップアウト補償パルス形成回路と、 上記ドロップアウト補償パルスが出力されたときに上記
ドロップアウト補償信号を選択出力し、上記ドロップア
ウトパルスが出力されないときは上記遅延回路の出力を
選択出力するスイッチング回路とを具え、 上記ドロップアウト補償パルス形成回路は、上記ドロッ
プアウト補償パルスにおいて拡張される一定の間隔が上
記遅延時間に等しく、上記ドロップアウト部によって影
響される上記出力デジタル信号の部分より大きいドロッ
プアウト補償パルスを出力するドロップアウト補償回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1984191526U JPH0739093Y2 (ja) | 1984-12-18 | 1984-12-18 | ドロツプアウト補償回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1984191526U JPH0739093Y2 (ja) | 1984-12-18 | 1984-12-18 | ドロツプアウト補償回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61105959U JPS61105959U (ja) | 1986-07-05 |
| JPH0739093Y2 true JPH0739093Y2 (ja) | 1995-09-06 |
Family
ID=30748964
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1984191526U Expired - Lifetime JPH0739093Y2 (ja) | 1984-12-18 | 1984-12-18 | ドロツプアウト補償回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0739093Y2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54139506A (en) * | 1978-04-20 | 1979-10-30 | Universal Pioneer Corp | Device for detecting droppout |
| JPS58196613A (ja) * | 1982-05-10 | 1983-11-16 | Nec Corp | 磁気テ−プ記録再生装置 |
-
1984
- 1984-12-18 JP JP1984191526U patent/JPH0739093Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61105959U (ja) | 1986-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2909740B2 (ja) | 位相整合回路 | |
| US4577236A (en) | Apparatus for reproducing a color video signal | |
| US4608609A (en) | Apparatus for recording a color video signal | |
| JPS5914948B2 (ja) | カラ−テレビジヨン信号処理方式 | |
| JPH0739093Y2 (ja) | ドロツプアウト補償回路 | |
| JPS59229779A (ja) | 直・並・直形集積メモリ回路 | |
| US4636877A (en) | Apparatus for reproducing multiple track digital signals and including timing control of read/write operations | |
| JPH0411410Y2 (ja) | ||
| US4695873A (en) | Horizontal line data position and burst phase encoding apparatus and method | |
| US4774594A (en) | Apparatus for reproducing component color video signals time-axis compressed on a recording medium using write clock signals centered between read clock signals | |
| US4760468A (en) | Color video signal recording and reproducing apparatus | |
| US4858009A (en) | Television siganl memory write circuit | |
| JPH0856369A (ja) | デジタルデータのサンプリング位相の変換回路 | |
| US5055917A (en) | Output apparatus for image signals | |
| JP2615810B2 (ja) | クロック選択装置 | |
| JPH07114504B2 (ja) | 周波数変換回路及び周波数変換方法 | |
| JPS61243527A (ja) | ビツトバツフア回路 | |
| JP2623794B2 (ja) | 時間軸誤差補正装置 | |
| JP2522193B2 (ja) | 水平同期信号変換装置 | |
| JP2575221B2 (ja) | Ｐｌｌ回路 | |
| JP2711392B2 (ja) | テレビジョン信号の時間軸圧縮装置 | |
| JPH04207216A (ja) | 非重複２相クロック発生回路 | |
| JPS62198287A (ja) | 映像信号の変換回路 | |
| JPH07101224B2 (ja) | 周波数比較回路 | |
| JPS648511B2 (ja) |