JPH0738673B2

JPH0738673B2 - イメージ・スキャナ制御方法

Info

Publication number: JPH0738673B2
Application number: JP60146919A
Authority: JP
Inventors: 茂樹朝田; 洋柳沢
Original assignee: インタ−ナショナルビジネスマシ−ンズコ−ポレ−ション
Priority date: 1985-07-05
Filing date: 1985-07-05
Publication date: 1995-04-26
Anticipated expiration: 2010-04-26
Also published as: US4703364A; EP0207343B1; KR900002304B1; KR870001722A; DE3686521T2; JPS6213157A; CN86103928A; DE3686521D1; CN86103928B; IN166261B; EP0207343A3; EP0207343A2

Description

【発明の詳細な説明】 A.産業上の利用分野本発明は、画像入力装置であるイメージ・スキヤナを制
御する方法、特に、プロセスタからの読取り信号に同期
して、クロツク・パルスをイメージ・スキヤナのセンサ
部のシフト・レジスタに印加し始めるようにした、イメ
ージ・スキヤナ制御方法に関する。

B.開示の概要本発明は、イメージの走査線のビデオ・データを次々と
転送するために、プロセツサ・ユニツトから送られる読
取信号に同期して、イメージ・センサ部のシフト・レジ
スタへのクロツク・パルスの印加の開始を直接的に制御
する。シフト・レジスタからプロセツサ・ユニツトへの
一走査線のビデオ・データの転送時間は予定の時間と比
較される。もしもこの転送時間が予定の時間を越える
と、フオトダイオード・アレイからシフト・レジスタへ
の次の走査線のビデオ・データの転送は抑制される。シ
フト・レジスタにある一走査線のビデオ・データがプロ
セツサ・ユニツトへ転送され終えた後に、上記次の走査
線のシフト・レジスタへの転送が許容され、フオトダイ
オードに蓄積された上記次の走査線に対する電荷が消失
される。そして上記シフト・レジスタ内の上記次の走査
線のビデオ・データが取除かれる。

また、本発明は、そのシフト・レジスタの動作モード
に、データ読取りサイクルに加えてデータ廃棄サイクル
を設けることにより、他からの割込み等でプロセスサが
シフト・レジスタからビデオ・データを取込み終るのが
所定走査時間を越えることが生じても、そのビデオ・デ
ータを取込み終つた直後にデータ廃棄サイクルを入れ
て、そのセンサ部のフオトセンサで長時間センスされた
高レベルのデータを捨て去り、通常レベルの即ち走査中
の像を正しく表わした画像情報が得られるようにしたも
のである。

さらに、本発明は、ランレングス・カウンタの動作等を
加えることにより、簡単なハードウエア構成でプロセツ
サの処理負担を大きく軽減して、高速の一次元データ圧
縮を可能にしたものである。

C.従来の技術一般に、モータによりセンサとセンスする像との相対的
移動を生じて像を走査的にセンスするイメージ・スキヤ
ナのうち廉価なものでは、その係わるメモリのサイズ制
限やその係わるプロセツサのデータ処理速度及びデータ
伝送速度等の制限に起因して、これらの制限の影響を受
けないようにするために、イメージ・データの読取りに
は開始及び停止の動作が伴なう。また、読取られたイメ
ージ・データは、電荷転送素子特に電荷結合素子（CC
D）で構成したCCDシフト・レジスタからビデオ・データ
として取出されるのであるが、このCCDシフト・レジス
タからビデオ・データを取出すための一定なクロツク・
パルスにより、一旦、CCDシフト・レジスタからビデオ
・データを取出し始めると、１ライン分のビデオ・デー
タは、必ず取出さなければならない。

第６図に、イメージ・スキヤナのセンサ部の１例を示
す。このセンサ部は、フオトダイオード60のアレイとCC
Dシフト・レジスタ61とを有している。フオトダイオー
ド60に蓄えられたイメージ・データは、転送用パルスTP
によりCCDシフト・レジスタ61に転送され、クロツク・
パルスCPによりCCDシフト・レジスタ61からビデオ・デ
ータVDとして取出される。

第７図に、従来のイメージ・スキヤナ制御方法を示す。
ビデオ・データは、周波数一定の発振器70からの一定な
クロツク・パルスにより、一定時間毎に、CCDシフト・
レジスタ71から８ビツトの直列−並列レジスタ72を介し
てバツフア・メモリ74に送られるようになつているた
め、ハードウエアとしてDMAコントローラ73が必要であ
る。また、バツフア・メモリ74は、最低でも２ライン分
の記憶容量が必要である。プロセツサ75は、バツフア・
メモリ74にストアされたビデオ・データを、読取つて処
理する。

もし、DMAコントローラを使用しないのであれば、ソフ
トウエアとしてプログラム・ループで読取りを行なう必
要がある。このプログラム・ループにすると、プロセツ
サは専らビデオ・データの読取りに使用されることにな
り、プロセツサに他の割込みCPUホールド等プログラム
の実行をさまたげるものが入らないようにソフトウエア
に制限を課することになる。また、プログラム・ループ
方式でも、ビデオ・データは、一定なクロック・パルス
によりCCDシフト・レジスタから８ビツトの直列−並列
レジスタを介してプログラム・ループによりバツフア・
メモリに送られてストアされ、プロセツサは、データの
読取り以外の時間にバツフア・メモリにストアされたビ
デオ・データを読取つて処理する。

D.発明が解決しようとする問題点このように、従来のイメージ・スキヤナ制御方法は、プ
ロセツサの直接的な関与なしに、イメージ・データを読
取り、DMA方式あるいはプログラム・ループ方式でバツ
フア・メモリにビデオ・データをストアするものであつ
た。従つて、それは、イメージ・スキヤナにDMAコント
ローラ及びバツフア・メモリ等を設けなければならない
ものであり、イメージ・スキヤナのサイズ及び価格を増
大させている。

E.問題点を解決するための手段本発明の目的は、従来のようなDMA方式及びプログラム
・ループ方式を使用することなく、イメージ・スキヤナ
を制御する方法を提供することである。

このために、本発明のイメージ・スキヤナ制御方法で
は、プロセツサからの読取り信号に同期して、クロツク
・パルスをイメージ・スキヤナのセンス部のシフト・レ
ジスタに印加し始めるようにしている。イメージ・デー
タの読取り動作にプロセツサが直接的に関与して、ビデ
オ・データをプロセツサに取込むことができるので、バ
ツフア・メモリにビデオ・データをストアする必要はな
く、ハードウエアの構成は簡単である。

しかし、そのようなプロセツサの直接的な関与は、次の
ようなことを生じる可能性をもたらす。即ち、プロセツ
サへの他からの割込みでビデオ・データの読取りに中断
が起きて、プロセツサがビデオ・データを読取り終るの
が所定走査時間を越えてしまうことである。このため
に、本発明のイメージ・スキヤナ制御方法では、そのよ
うなことが生じたときには、センサ部のフオトセンサか
らシフト・レジスタへ次走査線のビデオ・データのため
のセンス・データが転送されるのを止めて、ビデオ・デ
ータの読取りをクロツク・パルスの印加により完了さ
せ、転送されのを止められた高レベルのセンス・データ
をシフト・レジスタへ転送してからビデオ・データとし
てシフト・レジスタからクロツク・パルスの印加により
取出した後に廃棄し、次走査線のビデオ・データのため
に再度センス・データを取直してから次走査線のビデオ
・データをシフト・レジスタからクロツク・パルスの印
加により取出すようにしている。

本発明に従う方法は、一走査線のビデオ・データを上記
プロセツサ・ユニツトへ転送するために、上記プロセツ
サ・ユニツトにより発生される読取信号に同期して上記
シフト・レジスタへのクロツク・パルスの印加を開始
し、上記シフト・レジスタから上記プロセツサ・ユニツトへ
の上記一走査線のビデオ・データの転送時間が所定時間
を越えるか否かを調べ、上記一走査線のビデオ・データの転送時間が上記所定時
間を越えることが検出された時に、上記フオトダイオー
ド・アレイから上記シフト・レジスタへの次の走査線の
ビデオ・データの転送を禁止し、上記一走査線のビデオ・データが上記プロセッサ・ユニ
ツトへ転送され終えた後に、上記フオトダイオード・ア
レイから上記シフト・レジスタへの上記次の走査線のビ
デオ・データの転送を許容し、上記シフト・レジスタをリセツトするために上記シフト
・レジスタから上記次の走査線のビデオ・データを除去
し、上記フオトダイオード・アレイから上記シフト・レジス
タへ上記次の走査線のビデオ・データを再転送すること
を含む。

さらに、プロセツサの処理負担を軽減して高速の一次元
データ圧縮を可能にするために、本発明のイメージ・ス
キヤナ制御方法では、次のようなことを行なう。即ち、
プロセツサからの読取り信号に同期して、クロツク・パ
ルスをイメージ・スキヤナのセンサ部のシフト・レジス
タに印加し始めるとともに、イメージ・スキヤナのラン
レングス・カウンタをリセツトしてこのカウンタにもク
ロツク・パルスを印加し始め、シフト・レジスタの出力
データに基づく２値ビデオ・データの２値変化点を検出
して、シフト・レジスタ及びランレングス・カウンタへ
のクロツク・パルスの印加を停止するとともにプロセツ
サに割込みをかけ、ランレングス・カウンタの値をプロ
セツサに与えて処理させ、プロセツサが処理を終了して
使用可能になると、プロセツサに読取り信号を出力させ
ることを行なうのである。

シフト・レジスタへのクロツク・パルスの印加開始は、
発振器のクロツク・パルスを受取るゲート手段をプロセ
ツサからの読取り信号に同期して導通状態にすることに
より行なうと良い。ランレングス・カウンタへのクロツ
ク・パルスの印加開始についても、同様である。また、
シフト・レジスタとして電荷転送素子から成るシフト・
レジスタを用いると良いし、フオトセンサとしてコンデ
ンサを並列に接続したフオトダイオードを用いると良
い。さらに、シフト・レジスタ及びランレングス・カウ
ンタへのクロツク・パルスの印加開始は、プロセツサか
らの読取り信号でラツチ手段をセツトしてこのラツチ手
段の出力信号で前記ゲート手段を導通状態にすることに
より実施できるし、シフト・レジスタ及びランレングス
・カウンタへのクロツク・パルスの印加停止及びプロセ
ツサへの割込みは、前記２値変化点を検出すると同時に
前記ラツチ手段をリセツトしてこのラツチ手段の出力信
号を前記ゲート手段及びプロセツサに与えることにより
実施できる。

F.実施例第１図に、本発明によるイメージ・スキヤナ制御方法の
一実施例を示す。CCDシフト・レジスタ11のクロツク・
パルスは、プロセツサ15からの読取り信号に同期して発
生される。従つて、プロセツサは、読取りコマンドでビ
デオ・データを直接読取ることができる。このために、
イメージ・スキヤナにはDMAコントローラ及びバツフア
・メモリ等のハードウエアは必要でない。

第１図の実施例では、クロツク・パルスは、プロセツサ
15からの読取り信号に同期して、周波数一定の発振器10
からCCDシフト・レジスタ11へ８クロツク単位で与えら
れる。ラツチ手段13は、プロセツサ15からの読取り信号
でセツトされ、ゲート手段14を導通状態にする。クロツ
ク・パルスは、CCDシフト・レジスタに８個与えられる
と、カウンタ16より信号が出されて、この信号がラツチ
手段13をリセツトにする。これにより、ゲート手段14は
不通状態になり、クロツク・パルスは、プロセツサ15か
ら次の読取り信号が出されるまで、CCDシフト・レジス
タには与えられない。

基本的には、このようにしてビデオ・データは８ビツト
の直列−並列レジスタ12を介してプロセツサに直接読取
される。このサイクルは、データ読取りサイクルをな
す。

ところで、プロセツサは、その処理能力を有効に活用す
るため及びプログラム制御の専用制限をなるべく設けな
いようにするため、センサ部が出力したビデオ・データ
を読取つているときに、他からの割込みを受けることが
ある。プロセツサは、割込みを受けると、ビデオ・デー
タの読取りを中断する。このために、ビデオ・データの
読取り動作は、大幅に遅延することになり、１ラインに
ついての所定走査時間内に１ライン分のビデオ・データ
を読取れない可能性が生じてくる。そういう場合には、
転送用パルスを止め、１ライン分のビデオ・データを読
取り終るまで、データ読取りサイクルを続ける。転送ク
ロツクを止めることにより、フオトダイオードは、過充
電状態となつて、センス・データは走査中の像をもはや
正しく表わさないものとなつてしまう。CCDシフト・レ
ジスタへ転送してからビデオ・データとしてCCDシフト
・レジスタから取出した後に捨て、もう一度同じライン
についてデータを取り直す必要がある。その過充電され
たデータを捨てるサイクルは、データ廃棄サイクルをな
す。

第２図に、ｎライン目のビデオ・データをプロセツサが
読取り切れなかつた場合の例を示す。この場合、第２図
から明らかなように、ｎ＋１ライン目についての転送用
パルスは、止められている。また、それに伴なつて、モ
ータの位相パルスも変化しない。この位相パルスは、も
う一度同じｎ＋１ラインについてデータを取り直すため
に、さらに変化しないようになつている。ｎ＋１ライン
では、過充電されたデータを廃棄してもう一度データを
取り直すことが行なわれている。

さらに、第３図に本発明によるイメージ・スキヤナ制御
方法の他の実施例を示す。第３図に示すようなハードウ
エア構成を加えるだけで、高速の一次元データ圧縮、パ
ーシヤル・スキヤン（partial scan）あるいはスケーリ
ング（scaling）といつた、通常ハードウエアで行なう
とバツフア・メモリ及びそれに付随する回路手段が別に
必要となつてサイズの増大を招き、またソフトウエアで
行なうとプロセツサがビデオ・データの処理に費やされ
てプロセツサの処理能力を大部分使つてしまうような処
理が、簡単なハードウエア構成でしかもプロセツサにあ
まり負担をかけずに行なえる。なぜなら、プロセツサが
ビデオ・データを逐一調べてからランレングスを求める
必要はなく、プロセツサは、ランレングス値を受取るだ
けで良いからである。

第３図に示したハードウエア構成は、ランレングス・カ
ウンタ30、ゲート手段31、ラツチ手段32、画素変化検出
手段33及びそのゲート手段34そして画素位置用カウンタ
35から成る。

次に、第３図に示したハードウエア構成の動作について
説明する。まず、プロセツサからの読取り信号により、
ラツチ手段32はセツトされ、ランレングス・カウンタ30
はリセツトされる。ラツチ手段32がセツトされると、ラ
ツチ手段32の出力信号は、ゲート手段31を導通状態にし
て発振器からのクロツク・パルスを通過させ、クロツク
・パルスがセンス部のCCDシフト・レジスタ及びランレ
ングス・カウンタ30に印加される。CCDシフト・レジス
タへのクロツク・パルスの印加により、CCDシフト・レ
ジスタからビデオ・データが出力される。CCDシフト・
レジスタの出力データに基づく２値ビデオ・データは、
画素変化検出手段33に与えられる。画素変化検出手段33
で、２値ビデオ・データに例えば白から黒あるいは黒か
ら白への変化点が見つかると、画素変化検出手段33は、
そのゲート手段34に信号を出力して、ラツチ手段32をリ
セツトにする。ラツチ手段32は、リセツトにされると、
ラツチ手段32の出力信号は、ゲート手段31を不通状態に
して発振器からのクロツク・パルスを通過させないよう
にし、CCDシフト・レジスタ及びランレングス・カウン
タ30へのクロツク・パルスの印加を止めるとともに、プ
ロセツサに割込みを与える。このときに、プロセツサ
は、ランレングス・カウンタ30の値を受取つて、データ
圧縮等の処理を行なう。その処理が終了して、プロセツ
サが使用可能になると、プロセツサは、再び読取り信号
をラツチ手段32及びランレングス・カウンタ30に与え、
ラツチ手段32をセツトするとともに、ランレングシ・カ
ウンタ30をリセツトする。ラツチ手段32のセツトによ
り、クロツク・パルスが、再びCCDシフト・レジスタ及
びランレングス・カウンタ30に印加される。

画素位置用カウンタ35は、１ラインの何画素目のビデオ
・データを読取つているかを知らせるので、パーシヤル
・スキヤン等に使用される。画素位置用カウンタ35は、
１ラインのビデオ・データ読取り終了をも知らせるもの
である。

第４図及び第５図に、一次元データ圧縮を行なう場合の
本発明に基づく方法と従来の方法とを夫々示す。

第４図に示す本発明に基づく方法では、CCDシフト・レ
ジスタへのクロツク・パルスは、プロセツサからの読取
り信号に同期して印加されるので、第５図に示す従来の
ような一定なものになつていない。CCDシフト・レジス
タは、２相駆動されるので、クロツク・パルスの高レベ
ル及び低レベルで夫々１シフトが起きる。左側の０から
７ビツトのビデオ・データのうち、０から４ビツトまで
は、黒が続いているので、クロツク・パルスの印加が続
き、５ビツトで白に変化するので、黒から白への変化が
検出されて（40）、クロツク・パルスの印加停止を指示
し（41）、クロツク・パルスの印加停止が行なわれる
（46）とともに、プロセツサに割込みが与えられる（4
2）。この時、ランレングス値が確定する（43）ので、
プロセツサは、このランレングス値を受取つて処理を行
なう（44）。そして、プロセツサが処理を終えて使用可
能になると、読取り信号を出して（45）、クロツク・パ
ルスの印加を再開させる（46）。左側の５ビツトから６
ビツトにかけてのクロツク・パルスの印加が間延びして
いるのは、クロツク・パルスの印加が中断されてから再
開されるまでに、ランレングス・カウンタの値を用いて
プロセツサが処理する時間が存在するためである。クロ
ツク・パルスの印加が間延びしている他の部分について
も、同様である。

これに対して、第５図に示す従来の方法では、発振器50
からCCDシフト・レジスタには一定なクロツク・パルス
が印加され（51）、CCDシフト・レジスタから出力され
たビデオ・データは、直列−並列変換された後に（5
2）、DMA方式あるいはプロクラム・ループ方式でバツフ
ア・メモリ53にストアされる（54）。それから、バツフ
ア・メモリ53にストアされたビデオ・データは、プロセ
ツサ55に読取られ（56）、プロセツサは読取つたビデオ
・データを逐一調べてからランレングス値を求め、デー
タ圧縮を行なわなければならない。

G.発明の効果以上述べたように、本発明によれば、イメージ・スキヤ
ナのセンサ部のシフト・レジスタから出力されるビデオ
・データは、プロセツサにその入力データとして簡単に
読取られ得る。従つて、先に述べた従来のDMA方式及び
プログラム・ループ方式のような夫々ハードウエア及び
ソフトウエアの面での特別な対処は、何ら必要でない。
しかも、本発明によれば、ハードウエア及びソフトウエ
アがともに簡単になつて、走査中の像を正しく表わした
画像情報が得られる。それ故に、本発明によれば、ハー
ドウエア及びソフトウエアの両面で優れたコストパフオ
ーマンスの良いイメージ・スキヤナを実現することがで
きる。

【図面の簡単な説明】

第１図は、本発明の１実施例を説明するためのブロツク
図、第２図は、本発明の他の実施例を説明するためのタ
イミング図、第３図は、本発明のさらに他の実施例を説
明するためのブロツク図、第４図は、本発明に基づくデ
ータ処理の説明図、第５図は、従来のデータ処理の説明
図、第６図は、イメージ・スキヤナのセンサ部の回路
図、及び第７図は、従来のイメージ・スキヤナ制御方法
を説明するためのブロツク図である。 11……CCDシフト・レジスタ、15……プロセツサ、30…
…ランレングス・カウンタ。

Claims

【特許請求の範囲】

【請求項１】フォトダイオード・アレイ及びシフト・レ
ジスタを有するセンサ部とイメージとを相対的に移動さ
せて上記イメージを逐次的に走査し、上記イメージを表
わすビデオ・データを上記センサ部からプロセッサ・ユ
ニットへ転送するイメージ・スキャナ制御方法におい
て、一走査線のビデオ・データを上記プロセッサ・ユニット
へ転送するために、上記プロセッサ・ユニットにより発
生される読取信号に同期して上記シフト・レジスタへの
クロック・パルスの印加を開始し、上記シフト・レジスタから上記プロセッサ・ユニットへ
の上記一走査線のビデオ・データの転送時間が所定時間
を超えるか否かを調べ、上記一走査線のビデオ・データの転送時間が上記所定時
間を超えることを検出し、上記フォトダイオード・アレ
イから上記シフト・レジスタへの次の走査線のビデオ・
データの転送を禁止し、上記一走査線のビデオ・データを上記プロセッサ・ユニ
ットへ転送した後に、上記フォトダイオード・アレイか
ら上記シフト・レジスタへの上記次の走査線のビデオ・
データの転送を許容し、上記シフト・レジスタをリセットするために上記シフト
・レジスタから上記次の走査線のビデオ・データを除去
し、上記フォトダイオード・アレイから上記シフト・レジス
タへ上記次の走査線のビデオ・データを再転送すること
を特徴とする上記制御方法。
【請求項２】上記シフト・レジスタへの上記クロック・
パルスの印加開始が、発振器のクロック・パルスを受け
取るゲート手段を上記読取信号に同期して導通状態にす
ることによりおこなわれる、特許請求の範囲第（１）項
記載の方法。
【請求項３】上記シフト・レジスタとして電荷転送素子
から成るシフト・レジスタを用いる、特許請求の範囲第
（１）項又は第（２）項記載の方法。
【請求項４】上記フォトセンサとしてコンデンサを並列
に接続したフォトダイオードを用いる、特許請求の範囲
第（１）項、第（２）項又は第（３）項記載の方法。