DE3686521T2 - Ein mit einem prozessor wechselwirkender bildabtaster. - Google Patents

Description

• Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Steuerung eines mit einem Prozessor zusammenarbeitenden Bildabtasters, bei welchem eine Taktimpulsfolge an ein in einer Sensor-Einheit eines Bildabtasters befindliches Schieberegister angelegt wird, um digitalisierte Bilddaten des Schieberegisters an den Prozessor zu übertragen.
• Im allgemeinen sind preiswerte Bildabtaster, die ein Bild durch eine von einem Motor erzeugte Relativbewegung zwischen einem Abtaster und dem abzutastenden Bild abtasten, hinsichtlich der Speichergröße und der Datenverarbeitungs- und Datenübertragungsraten ihrer Prozessoren beschränkt, so daß sich Starts und Stopps beim Lesen von Bilddaten ergeben, um nicht von derartigen Beschränkungen beeinflußt zu werden. Die gelesenen Bilddaten werden von einem CCD-Schieberegister, bestehend aus einer Ladungsübertragungseinheit, genauer einem ladungsgekoppelten Schaltkreis (CCD), als Videodaten aufgenommen. Eine Zeile mit Videodaten wird vom CCD-Schieberegister unter Verwendung festgelegter Impulse aufgenommen.
• Fig. 6 zeigt ein Beispiel der Sensor-Einheit eines Bildabtasters. Die Sensor-Einheit enthält eine Anordnung von Photodioden 60 und ein CCD-Schieberegister 61. In der Photodiode 60 gespeicherte Bilddaten werden durch einen Übertragungsimpuls TP an das CCD-Schieberegister 61 übertragen und durch einen Taktimpuls CP vom CCD-Schieberegister 61 als Videodaten VD aufgenommen.
• Fig. 7 zeigt ein herkömmliches Verfahren zur Steuerung eines Bildabtasters. Da Videodaten von einem CCD-Schieberegisters 71 an einen Pufferspeicher 74 durch ein serielles/paralleles 8-Bit- Register in regelmäßigen Abständen als Antwort auf festgesetzte Taktimpulse eines mit einer konstanten Frequenz arbeitenden Oszillators 70 gesendet werden, wird als Hardware eine Steuerung mit direktem Speicherzugriff (DMA) 73 benötigt. Zusätzlich muß der Pufferspeicher 74 in der Lage sein, mindestens zwei Zeilen zu speichern. Ein Prozessor 75 liest und verarbeitet die im Pufferspeicher 74 gespeicherten Videodaten.
• Falls die DMA-Steuerung nicht anderweitig beschäftigt ist, wird sie mittels einer Programmschleife zum Auslesen benutzt. Wird eine solche Programmschleife angewendet, dann wird der Prozessor ausschließlich zum Lesen der Videodaten benutzt. Der Prozessor liest und verarbeitet im Pufferspeicher gespeicherte Videodaten zu anderen Zeiten als zu jenen, in denen Daten gelesen werden.
• Wie beschrieben dient ein herkömmliches Verfahren zur Steuerung eines Bildabtasters zum Lesen von Bilddaten ohne direkte Beteiligung des Prozessors und zum Speichern von Videodaten im Pufferspeicher mit Hilfe des DMA- oder des Programmschleifenverfahrens. Deshalb müssen eine DMA-Steuerung und ein Pufferspeicher im Bildabtaster vorgesehen werden, welche Größe und Preis des Bildabtasters erhöhen.
• Eine anderes Verfahren zur Steuerung eines Bildabtasters wird beschrieben in COMPUTER DESIGN, Band 16, Nr. 10, Oktober 1977, Seite 166 und 168, "Optical data acquisition system combines video and digital technologies", bei dem der Digitalisierer keinerlei Pufferspeicher zwischen sich und dem Computer benötigt. Bilddaten können digitalisiert und automatisch durch einen einzigen Befehlstakt des Computers an den Computerspeicher übergeben werden, wobei die Datenauswahlrate so programmiert ist, daß sie optimal an die Aufnahmerate des Computers angepaßt ist.
• Es ist die Aufgabe der Erfindung, ein verbessertes Verfahren zur Steuerung eines Bildabtasters ohne die Verwendung herkömmlicher DMA- oder Programmschleifenverfahren bereitzustellen, und welches eingesetzt wird, um die Arbeitsbelastung des Prozessors zu reduzieren und lineare Datenkompression hoher Geschwindigkeit zu ermöglichen.
• Diese Aufgabe wird gemäß den kennzeichnenden Merkmalen des Hauptanspruchs ausgeführt, indem längenabhängige Werte der digitalisierten Daten generiert werden, so wie sie aus dem CCD- Schieberegister gelesen werden, und indem diese Werte dem Prozessor zur Verfügung gestellt werden, wobei auf diese Weise der Prozessor selbst von der zusätzlichen Aufgabe befreit wird, die bei der Datenkompression zu benutzenden Längenwerte zu bestimmen.
• Weitere Vorteile der Erfindung werden in den Unteransprüchen beschrieben
• Zu diesem Zweck ist das Verfahren der Erfindung zur Steuerung des Bildabtasters so entworfen, daß Taktimpulse synchron mit einem Lesesignal eines Prozessors an ein Schieberegister in einer Sensor-Einheit des Bildabtasters angelegt werden. Da die Videodaten vom Prozessor direkt aufgenommen werden können, wobei letzterer direkt am Lesen von Bilddaten teilnimmt, ist es nicht erforderlich, Videodaten im Pufferspeicher zu speichern, wodurch die Hardwarekonfiguration vereinfacht wird.
• Allerdings kann eine solche direkte Teilnahme des Prozessors folgende Effekte bewirken. Wenn der Prozessor-Lauf unterbrochen wird, wird das Auslesen der Videodaten unterdrückt, so daß die Videodaten-Leseoperation des Prozessors die vorbestimmte Abtastzeit überschreitet, bevor sie abgeschlossen wurde. Falls dieses eintritt, stoppt das Verfahren gemäß der Erfindung zur Steuerung des Bildabtasters die Übertragung von Abtast-Daten für die nächste Abtastzeile von einem Photosensor in einer Sensor-Einheit an ein Schieberegister ab. Nachdem die Videodaten dem Schieberegister entnommen wurden, werden die Sensordaten für die nächste Abtastzeile erneut abgefragt.
• Um die Taktimpulse an das Schieberegister anzulegen, wird eine Torschaltung, welche die Taktimpulse eines Oszillators empfängt, in Synchronisation mit einem Lesesignal des Prozessors leitend geschaltet. Ein ähnliches Vorgehen wird benutzt, um das Anlegen von Taktimpulsen an den Längenzähler zu starten. Das Schieberegister enthält vorzugsweise eine Ladungsübertragungseinheit, und eine Photodiode wird vorzugsweise parallel zu einer Kapazität geschaltet, um als Photosensor zu wirken. Das Anlegen der Taktimpulse an das Schieberegister und den Längenzähler wird durch das Setzen eines Verriegelungsmittels ausgelöst als Antwort auf ein Lesesignal des Prozessors und durch Leitendschalten der Torschaltung durch ein Ausgabesignal des Verriegelungsmittels. Das Anlegen der Taktimpulse an das Schieberegister und den Längenzähler wird beendet und der Prozessor-Lauf unterbrochen durch Rücksetzen des Verriegelungsmittels, sobald ein Wechsel im Status der Bilddaten erkannt wird, wobei nachfolgend ein Ausgangssignal des Verriegelungsmittels an die Torschaltung und den Prozessor angelegt wird.
• Zum besseren Verständnis der vorliegenden Erfindung und ihrer Vorteile und Eigenschaften sei die Aufmerksamkeit auf die Beschreibung und die begleitenden Zeichnungen gelenkt. Der Umfang der Erfindung kann aus den beigefügten Ansprüchen ersehen werden.
• Fig. 1 zeigt einen Teil des Verfahrens zur Steuerung eines Bildabtasters gemäß der Erfindung. Taktimpulse an ein CCD- Schieberegister 11 werden synchron mit einem Lesesignal eines Prozessors 15 generiert. Dies ermöglicht es dem Prozessor, auf ein Lesesignal hin Videodaten zu lesen. Dadurch benötigt der Bildabtaster keine Hardware wie z. B. eine DMA-Steuerung und einen Pufferspeicher.
• In Fig. 1 werden die Taktimpulse von einem bei einer konstanten Frequenz arbeitenden Oszillator 10 für das CCD-Schieberegister 11 durch 8 mit dem Lesesignal von Prozessor 15 synchrone Takte bereitgestellt. Ein Verriegelungsmittel 13 wird vom Lesesignal von Prozessor 15 gesetzt, um die Torschaltung 14 leitend zu schalten. Nachdem 8 Taktimpulse an das CCD-Schieberegister angelegt wurden, wird von einem Zähler 16 ein Signal generiert, um das Verriegelungsmittel 13 zurückzusetzen. Dadurch wird die Torschaltung 14 nichtleitend geschaltet, und die Versorgung des CCD-Schieberegisters 13 mit Taktimpulsen wird unterbrochen, bis das nächste Lesesignal vom Prozessor 15 ausgesendet wird.
• Wie vorher beschrieben werden die Videodaten vom Prozessor direkt durch ein serielles-paralleles 8-Bit-Register 12 gelesen. Dieser Zyklus ist ein Datenlesezyklus.
• Der Prozessor-Lauf kann unterbrochen werden, um seine Verarbeitungskapazität effektiv auszunutzen und den Aufwand für die Programmsteuerung so gering wie möglich zu halten. Wenn der Prozessor-Lauf unterbrochen ist, wird das Lesen der Videodaten ausgesetzt. Dies verzögert die Leseoperation für die Videodaten einer bestimmten Zeile innerhalb einer vorgegebenen Abtastzeit wesentlich. In einem solchen Fall wird der Übertragungstakt angehalten und der Datenlesezyklus fortgesetzt, bis die Videodaten einer Zeile gelesen wurden. Bei angehaltenem Übertragungstakt wird die Photodiode überladen, und die Abtast-Daten geben das abzutastende Bild nicht mehr richtig wieder. Es ist erforderlich, die Abtast-Daten nach der Übertragung ins CCD-Schieberegister und der Übernahme als Videodaten aus dem CCD-Schieberegister zu verwerfen und erneut Daten für dieselbe Zeile aufzunehmen.
• Fig. 2 zeigt ein Beispiel, bei dem der Prozessor daran scheitert, alle Videodaten für die n-te Zeile zu lesen. In einem solchen Fall wird der Übertragungsimpuls für die (n+1)-te Zeile angehalten. Ein Phasentaktimpuls für einen Motor erfährt keine Änderung, so daß die Daten für die (n+1)-te Zeile erneut aufgenommen werden können.
• Fig. 3 zeigt einen anderen Teil des Verfahrens zur Steuerung eines Bildabtasters gemäß der Erfindung. Durch den bloßen Zusatz einer Hardwarekonfiguration, wie in Fig. 3 gezeigt, ist es möglich, eine einfache Hardwarekonfiguration zu verwenden. Eine solche Konfiguration belastet den Prozessor nicht sehr, sie ermöglicht eine lineare Datenkompression hoher Geschwindigkeit (Lauflängenmethode/Datenkompression) und verarbeitet die Videodaten mittels Software. Der Prozessor empfängt nur Längenwerte und wird nicht dazu verwendet, solche Werte zu bestimmen.
• Die in Fig. 3 gezeigte Hardwarekonfiguration besteht aus einem Längenzähler 30, einer Torschaltung 31, einem Verriegelungsmittel 32, einem Mittel zur Erkennung eines Bildelementwechsels 33, einer Torschaltung 34 und einem Bildelementpositionszähler 35.
• Die Hardwarekonfiguration von Fig. 3 wird im folgenden beschrieben. Zuerst setzen Lesesignale vom Prozessor das Verriegelungsmittel 32 und den Längenzähler 30 zurück. Nachdem das Verriegelungsmittel 32 gesetzt wurde, schaltet sein Ausgangssignal die Torschaltung 31 leitend und erlaubt, daß Taktimpulse vom Oszillator passieren und an das CCD-Schieberegister in der Sensor- Einheit und den Längenzähler 30 angelegt werden. Das Anlegen der Taktimpulse an das CCD-Schieberegister veranlaßt das CCD-Schieberegister, die Videodaten auszugeben. Die binären Videodaten beruhen auf den Ausgangssignalen des CCD-Schieberegisters, die zu dem Mittel zur Erkennung von Bildelementwechseln 33 geleitet werden. Wenn das Mittel zur Erkennung von Bildelementwechseln 33 eine Änderung des Binärstatus erkennt, z. B. von Weiß nach Schwarz oder von Schwarz nach Weiß, wird ein Signal an die Torschaltung 34 ausgegeben, um das Verriegelungsmittel 32 zurückzusetzen. Nachdem das Verriegelungsmittel 32 zurückgesetzt wurde, verhindert ihr Ausgangssignal, daß Taktimpulse passieren, indem die Torschaltung 31 nichtleitend geschaltet wird, um das Anlegen von Taktimpulsen an das CCD-Schieberegister und den Längenzähler 30 anzuhalten und den Prozessor-Lauf zu unterbrechen. Zu diesem Zeitpunkt empfängt der Prozessor den Wert des Längenzählers 30, um eine Verarbeitungsoperation, beispielsweise eine Datenkompression, auszuführen. Wenn der Prozessor nach Abschluß dieser Operation verfügbar wird, gibt er erneut ein Lesesignal an das Verriegelungsmittel 32 und den Längenzähler 30 aus, um das Verriegelungsmittel 32 zu setzen und den Längenzähler 30 zurückzusetzen. Das Setzen des Verriegelungsmittels 32 bewirkt, daß die Taktimpulse wieder an das CCD-Schieberegister und den Längenzähler 30 angelegt werden.
• Der Bildelementpositionszähler 35 wird für teilweises Abtasten u.ä. benutzt, da er anzeigt, ab welchem Bildelement einer Zeile die Videodaten gelesen werden. Der Zähler 35 meldet außerdem, daß eine Zeile mit Videodaten gelesen wurde.
• Fig. 4 und 5 zeigen ein Verfahren gemäß der Erfindung beziehungsweise ein herkömmliches Verfahren zur Ausführung linearer Datenkompress ion.
• Gemäß dem in Fig. 4 gezeigten Verfahren der Erfindung werden die Taktimpulse für das CCD-Schieberegister synchronisiert zu einem Lesesignal vom Prozessor angelegt, so daß sie nicht wie bei dem konventionellen Verfahren nach Fig. 5 ständig aktiv sind. Das CCD-Schieberegister arbeitet am hohen und niedrigen Pegel des Taktimpulses. Da sich in den Videodaten (0tes bis 7tes Bit von links) Schwarz vom 0ten zum 4ten Bit erstreckt, bleiben die Taktimpulse angelegt. Der Übergang nach Weiß im 5ten Bit wird erkannt 40, gefolgt von Haltebefehlen 41 und Anlegen von 46, Taktimpulsen und einer Unterbrechung des Prozessor-Laufs 42. Da zu dieser Zeit 43 ein Längenwert feststeht, empfängt der Prozessor diesen Wert zur Verarbeitung 44. Sobald der Prozessor nach Abschluß der Verarbeitung verfügbar wird, gibt er das Lesesignal 45 aus, um das Anlegen der Taktimpulse 46 wieder zu beginnen. Das Anlegen der Taktimpulse erfolgt bei dem 5ten und 6ten Bit von links langsam, da der Prozessor zwischen Unterdrückung und erneutem Anlegen der Taktimpulse Verarbeitungsoperationen unter Verwendung des Wertes des Längenzählers ausführt. Dies bezieht sich ebenfalls auf die anderen Bereiche, in denen die Taktimpulse langsam sind.
• Bei dem in Fig. 5 gezeigten herkömmlichen Verfahren werden Taktimpulse 51 von einem Oszillator 50 ständig an das CCD- Schieberegister angelegt, und die vom CCD-Schieberegister ausgegebenen Videodaten werden seriell-parallel umgewandelt 52, bevor sie mit dem DMA- oder Programmschleifenverfahren 54 in einem Pufferspeicher 53 gespeichert werden. Anschließend werden die im Pufferspeicher 53 gespeicherten Videodaten vom Prozessor 56 gelesen, der einen Längenwert ermittelt, indem er die Videodaten nacheinander einzeln überprüft, und eine Datenkompression ausführt.

Claims (7)

1. Verfahren zur Steuerung eines mit einem Prozessor (15) zusammenarbeitenden Bildabtasters, bei welchem eine Taktimpulsfolge an ein in einer Sensor-Einheit des Bildabtasters befindliches Schieberegister (11) angelegt wird, um digitalisierte Bilddaten des Schieberegisters an den Prozessor zu übertragen, gekennzeichnet durch die Verfahrensschritte:

Rücksetzen eines Längenzählers (30) durch ein Lesesignal des Prozessors (15) und Starten der an das Schieberegister (11) und den Längenzähler (30) anzulegenden Taktimpulse;

Anzeigen eines Wechsels des Binärstatus der übertragenen digitalisierten Bilddaten;

Anhalten der an das Schieberegister (11) und den Längenzähler (30) angelegten Taktimpulse;

Übertragung des Wertes des Längenzählers zum Prozessor für die Kompression der Bilddaten auf der Grundlage dieses Wertes und des Wechsels des Binärstatus der Bilddaten, und

Ausgeben eines neuen Lesesignales durch den Prozessor, wenn dieser nach der Kompression der Bilddaten wieder zur Verfügung steht, um so eine synchrone Zusammenarbeit von Prozessor und Bildabtaster zu erzielen.

2. Verfahren nach Anspruch 1, bei dem das Anlegen der Taktimpulsfolge an das Schieberegister (11) durch eine Torschaltung (14) gestartet wird, welche Taktimpulse von einem Oszillator (10) empfängt und durch die Lesesignale leitend geschaltet wird.

3. Verfahren nach Anspruch 1 oder 2, bei dem das Schieberegister (11) aus einem Ladungsverschiebeelement besteht.

4. Verfahren nach einem der Ansprüche 1 bis 3, gekennzeichnet durch die Verfahrensschritte:

Abstoppen der Übertragung der abgetasteten Bilddaten der nächsten Abtastzeile von einem Photosensor zum Schieberegister (11), wenn der Prozessor-Lauf (15) zur Durchführung einer anderen Operation unterbrochen wird; und

ein erneutes Aufnehmen der Abtast-Daten.

5. Verfahren nach Anspruch 4, bei dem eine parallel zu einer Kapazität geschaltete Photodiode als Photosensor benutzt wird.

6. Verfahren nach Anspruch 1, bei dem das Anlegen der Taktimpulse an das Schieberegister (11) und den Längenzähler (30) gestartet wird durch Setzen einer Verriegelungsschaltung (32) durch das Lesesignal und durch Leitendschalten der Torschaltung (31) durch ein Ausgangssignal dieser Verriegelungsschaltung (32).

7. Verfahren nach Anspruch 6, in dem das Anlegen der Taktimpulse an das Schieberegister (11) und den Längenzähler (30) gestoppt und der Prozessor-Lauf (15) unterbrochen wird durch Rücksetzen der Verriegelungsschaltung (32), wenn ein Wechsel im Binärstatus der Bilddaten angezeigt wird, wobei anschließend ein Ausgangssignal von der Verriegelungsschaltung (32) an die Torschaltung (31) und den Prozessor (15) angelegt wird.